专利名称：具有两个参考时钟的转接驱动器及其操作方法
技术领域：
技术领域是电子组件的定时方案。
背景技术：
对于一些当前的服务器刀片，存储容量是有限的。可以用来增加具有这样的服务 器刀片的系统的存储容量的一种体系架构涉及接近服务器刀片安装存储刀片。服务器刀片 和存储刀片通过x4 PCI-Express (PCIe)链路进行通信。然而，和刀片一起使用的底板不支 持公共参考时钟。此外，因为当前的x86时钟体系架构实施具有多个输出频率的低成本晶 体加时钟(Crystal plus Clock)发生器，服务器以及服务器刀片系统上的时钟源趋于具有 大的相位抖动。此外，大部分芯片供应商实施低成本的数字CDR(时钟数据恢复)电路，其 在高相位抖动环境中可能不能正常工作。由于在当前刀片体系架构上使用的分开的参考时钟(refclk)，不能支持SSC(扩 展频谱时钟控制，spread-spectrum-clocking)。任何使用扩展频谱时钟控制的这种尝试很 可能将使得这些体系架构易于发生故障。
发明内容
公开了一种具有两个参考时钟的转接驱动器(redriver)。该转接驱动器将诸如存 储刀片之类的外部部件耦合到诸如服务器刀片上的北桥或根复合体之类的集线器(hub)。 转接驱动器包括入站弹性缓冲器，所述入站弹性缓冲器具有用于转接驱动器和外部部件 之间的入站弹性缓冲器接口的分开参考时钟；用于北桥和该转接驱动器之间的入站弹性缓 冲器接口的公共参考时钟；以及入站解码器/解扰器、入站扰码器/编码器、和入站线性移 位寄存器。该转接驱动器还包括出站弹性缓冲器，所述出站弹性缓冲器具有用于转接驱 动器和外部部件之间的出站弹性缓冲器接口的该分开参考时钟；用于北桥和转接驱动器之 间的出站弹性缓冲器接口的该公共参考时钟；以及出站解码器/解扰器、出站扰码器/编码 器、和出站线性移位寄存器。最后，转接驱动器包括耦合到该转接驱动器的外部部件侧和转 接驱动器的北桥侧的时钟恢复逻辑。还公开了一种使用多个非公共参考时钟的转接驱动器。该转接驱动器具有入站数 据部分和出站数据部分。该转接驱动器包括入站弹性缓冲器，其包括用于调整入站数据以 补偿非公共参考时钟的装置；以及出站弹性缓冲器，其包括用于调整出站数据以补偿非公 共参考时钟的装置。该转接驱动器还包括耦合到转接驱动器的第一侧的公共参考时钟、耦 合到转接驱动器的第二侧的低抖动参考时钟、以及耦合到转接驱动器的第一和第二侧的时 钟恢复逻辑。
详细的描述将参考附图，在该附图中相同的数字指代相同的项，并且在该附图 中
5
图IA和IB说明多刀片体系架构的实施例；图2说明在扩展频谱时钟控制的情况下所允许的频率变化；图3说明使用两个参考时钟的多刀片体系架构的实施例；图4说明双参考时钟转接驱动器体系架构的实施例；图5说明对于快速恢复时钟而言与双参考时钟转接驱动器体系架构一起使用的 弹性缓冲器操作的实施例；图6说明对于慢恢复时钟而言弹性缓冲器操作的实施例；图7-图9说明两个参考时钟体系架构的可替换应用；以及图10是说明用于操作具有两个参考时钟的计算机系统部件的方法的实施例的流 程图。
具体实施例方式如本文所使用的那样，计算机系统包含任意数量的体系架构，所述体系架构例如 包括刀片服务器系统、刀片存储系统、笔记本计算机以及其插接站、PCI-Express扩展系统 以及可使用不具有公共参考时钟的设备的任何其它计算系统。在图4和图7-9中提供了这 种体系架构的示例。如本文所使用的那样，计算机还包含包括计算机系统的部件的部分或 子集。如本文所使用的那样，参考时钟包括低级系统时钟、低抖动时钟以及嵌入在数据流中 的时钟。如本文所使用的那样，信号调节器包括信号放大器、转接驱动器以及类似的设备。像以高数据传输率操作的PCI Express之类的高速、串行差分协议的出现已经导 致某些体系架构(尤其在有损传输应用中)中的信号完整性问题。信号调节器可以用于通 过使用例如均衡化和预加强/去加强技术来调整并校正信号电平衰减和噪声(抖动)，以使 得接收端具有用高速信号协议(例如PCI Express)来递送低误比特率所需的裕度。一种 这样的信号调节器是转接驱动器。在同步数字系统(尤其是包含微处理器的那些系统)的设计中使用扩展频谱时钟 控制，以便降低这些系统生成的电磁干扰(EMI)的频谱密度。同步数字系统是由时钟信号 驱动的系统，因为其周期性质，该时钟信号具有不可避免的窄频谱。实际上，完美的时钟信 号将使其所有能量集中在单个频率及其谐波处，并且因此将辐射具有无限谱密度的能量。 实际的同步数字系统在于时钟频率及其谐波上扩展的若干窄带上辐射电磁能量，从而导致 在某些频率处可能超过电磁干扰的调节限制的频谱。为了避免这样的EMI发射问题，使用扩展频谱时钟控制来重新整形系统的电磁发 射以符合电磁兼容性(EMC)规定。扩展频谱时钟控制分配能量以使得它落入大量的接收机 的频带中，而不会将足够的能量放入任何一个频带中而超过规定的限制。然而，对于设计者 来说，扩展频谱时钟控制可能产生挑战，因为修改系统时钟有时钟/数据未对准的风险。通过缓慢地来回将系统时钟的频率调制少的量来实现扩展频谱时钟控制。PCI Express规范允许向下扩展频谱时钟控制，也就是说，可以以30Khz到33Khz范围的调制率 将数据率从标称数据率频率调制+0%到_0.5%。参见图2。然而，PCI Express规范仍需 要发射机和接收机时钟彼此处于+/_300ppm内，即使启用扩展频谱时钟控制也是如此。这 样的需求在具有非公共参考时钟的系统中不能被保证。PCI Express使用源同步定时体系架构。在源同步定时体系架构中，从始发设备的驱动器传送数据和时钟二者。接收设备恢复时钟以允许数据的同步。PCI Express使用 这样的方案，其中使用IBM的8B/10B编码表将转发时钟嵌入到数据流中。这种编码机制确 保数据流将具有足够数量的0到1以及1到0的转变以允许恢复时钟。这种机制消除了 最小化时滞(skew)的需要，而是改为产生了双时钟域(domain)。也就是说，由于所允许的 600ppm容限带，由PCI Express连接彼此连接的两个设备可以并且很有可能将以稍微不同 的频率操作。为了增加刀片式体系架构中的SAS存储容量，提供邻接任何C类服务器刀片安装 的存储刀片产品。服务器刀片和存储刀片之间的通信是通过x4 PCI Express链路。在图 IA和IB中分别示出两种可能的PCIExpress链路配置(直接的和间接的)。在图IA中，半 高C类服务器刀片10耦合到存储刀片20。当PCI Express总线18经由连接16和26直 接从服务器刀片10上的北桥(NB) 14连接到存储刀片20上的SAS控制卡24时建立直接链 路。还在卡10和20上分别示出了时钟12和22。注意，时钟12和22是非公共参考时钟， 当启用扩展频谱时钟控制时该事实可以导致系统故障。在图IB中，邻接存储刀片20安装全高C类服务器刀片30。C类服务器刀片30上 的PCI Express总线38从北桥14连接到转接驱动器芯片32，并且然后从该转接驱动器芯 片32连接到存储刀片20上的SAS控制卡24。转接驱动器芯片32的使用计及了由于PCI Express总线38较长的迹线长度而引起的附加信号损失。在夹层卡34上安放转接驱动器 芯片32。两个刀片20和30分别使用非公共参考时钟22和12。为了解决在服务器/存储刀片应用中由扩展频谱时钟控制造成的问题，本文所公 开的体系架构提供了两个参考时钟。在图3中示出了这种体系架构的示例，其中存储刀片 100联接(mate)到服务器刀片120。服务器刀片120可以是任何类型的服务器刀片，包括 例如C类服务器刀片。存储刀片包括PCI Express卡24、连接器26和低抖动时钟110。低 抖动时钟通常具有低于IOOppm(百万分率)的相位抖动。相比之下，低成本时钟具有多于 300ppm的相位抖动。利用低抖动时钟，不仅相位抖动低，而且低抖动时钟抗功率噪声调制， 并且时钟频率非常稳定。注意，不使用公共参考时钟的任何刀片不能适应扩展频谱时钟控 制。这是因为通常安装在PCI设备中的弹性缓冲器仅可以补偿恢复时钟和本地时钟之间的 600ppm，并且因此不能与可以具有高达5600ppm时滞的扩展频谱时钟控制一起使用。服务器刀片120包括北桥14、PCI Express链路130、连接器16、安放在卡150上 的转接驱动器200、以及与该转接驱动器200的北桥侧耦合的时钟140。如图3所示，北桥 14使用与转接驱动器200的北桥侧共用的参考时钟(时钟140)。虽然北桥14不具有可以 调整排出(drain)率和填充率以便适应扩展频谱时钟控制的弹性缓冲器，但是转接驱动器 200确实具有这样的弹性缓冲器，如将参考图4-6所讨论的那样。通过在转接驱动器200和 北桥14之间使用公共参考时钟，可以将扩展频谱时钟控制的益处应用于北桥14。耦合到转接驱动器200的存储刀片侧的是低抖动时钟210。该低抖动参考时钟210 和低抖动参考时钟110具有相同的电路设计。因为上述体系架构，转接驱动器200利用两 个时钟体系架构来操作，即公共参考时钟体系架构140和分开参考时钟体系架构210。这两 个参考时钟体系架构的使用支持两个设备之间的时钟频率的(细微)差别，所述两个设备 例如启用扩展频谱时钟控制的一个设备(例如北桥14)和利用正常的时钟进行时钟控制的 另一个设备(例如存储刀片100)；或者每一个都用扩展频谱时钟控制而进行时钟控制的两个设备。如上面提到的那样，在同步定时体系架构中，公共时钟源向总线上的所有设备供 应时钟，并且该时钟用于使得设备的收发机能够为进出的数据计时(clock data in and out)。该体系架构要求时钟正好同时到达每个设备。然而，允许少量的管脚到管脚时滞，这 意味着时钟迹线的长度必须匹配以最小化设备之间的时滞。随着时钟速度的增加，所允许 的管脚到管脚时滞降低了，这使得时钟迹线的匹配路由更难以实现。通过使用两个参考时钟体系架构(即公共参考时钟体系架构和分开参考时钟体 系架构)，对于要流经转接驱动器200的数据，该数据将必须穿过公共参考时钟和分开参考 时钟之间的边界。在图3中由平分转接驱动器200的虚线象征性地指示该边界。为了越过 (transition)该边界，转接驱动器200包括在其入站和出站侧的弹性缓冲器。通过使用一 个时钟体系架构来将所接收到的数据存放在弹性缓冲器中并且使用另一个时钟体系架构 来从该弹性缓冲器取出该数据来实现对该边界的桥接。因为这两个参考时钟可以以细微不 同的频率运行，并且可以为北桥14启用扩展频谱时钟控制，所以弹性缓冲器可能经历上溢 或下溢错误状态。为了消除这些错误，弹性缓冲器的填充率和排出率可以被调整。一种用 于调整填充率和排出率的方式涉及在PCI Express体系架构中使用的特殊符号的添加或移 除。这些符号被称为SKP符号，并且可在SKP有序集中找到。SKP有序集被用来维持发射机 和接收机之间的同步，并且防止上溢或下溢错误状态。接收机可以丢弃SKP字符。SKP有序 集包括单个COM符号接着是三个SKP符号。随后将讨论用于调整填充率和排出率的其它方 式。从两个设备之间所允许的最大频率容限(即600ppm)导出传送SKP有序集合的速 率。在该水平下，这两个设备的本地时钟每1666个周期移位一个时钟周期。因此，发射机 必须将SKP有序集合调度成比每1666个时钟周期更频繁地发送。PCI Express规范将SKP 有序集合传输之间的周期限定成处于1180个符号时间和1538个符号时间之间。在接收到 SKP有序集合后，弹性缓冲器可以插入或移除SKP符号以补偿两个时钟域之间的频率差。图4更详细地说明具有两个参考时钟的转接驱动器。在图4中，示出耦合存储刀 片100和北桥14的转接驱动器200。然而，该转接驱动器200可以用于其它应用中，例如包 括耦合任何两个刀片类型。转接驱动器200包括通过其将数据从存储刀片100传送到北桥 14的入站弹性缓冲器220以及通过其传送来自北桥14的数据的出站弹性缓冲器240。如 可以从图4中看到的那样，包括入站和出站弹性缓冲器220/240的转接驱动器200的北桥 侧使用公共参考时钟140。该公共参考时钟140可以将扩展频谱时钟控制启用。转接驱动 器200的存储刀片侧使用分开的低抖动时钟210。该低抖动参考时钟210不使用扩展频谱 时钟控制。存储刀片100还使用分开的低抖动参考时钟110，其也不允许扩展频谱时钟控 制。参考时钟110、140和210具有标准的100MHz时钟源，其被用作锁相环(PPL)的输入以 生成用于内部逻辑和CDR(时钟数据恢复)的较高频率时钟。例如，PLL 145可以将100MHz 时钟转换成2. 5GHz。来自存储刀片100的数据160以标称2. 5GHz进入入站弹性缓冲器220，并且退出 入站弹性缓冲器220的数据165以标称2. 5GHz退出。类似地，数据170以标称2. 5GHz进入 出站弹性缓冲器240，并且数据175以标称2. 5GHz退出出站弹性缓冲器240。入站数据160 具有由时钟恢复电路216恢复的嵌入时钟。时钟恢复电路216使用本地时钟B信号215，
8基于低抖动参考时钟210从PLL 212的输出导出所述本地时钟B信号215。本地时钟B信 号215还用于对从出站弹性缓冲器240出来的数据计时。出站数据170具有由时钟恢复电 路141恢复的嵌入时钟。时钟恢复电路141使用本地时钟A信号145，基于公共参考时钟从 PLL 142的输出导出所述本地时钟A信号145。本地时钟A信号145还用于对从入站弹性 缓冲器220出来的数据计时。因为存储刀片100不使用扩展频谱时钟控制而北桥14确实使用扩展频谱时钟控 制(当被启用时)，所以入站数据160将总是处于比入站数据165更快的时钟。相反，出站 数据170将总是处于比出站数据175更慢的时钟。发射机(TX)和接收机(RX)之间的时钟 频率差可以多达5600ppm。为了适应这些时钟差，入站弹性缓冲器220和出站弹性缓冲器 240必须能够使用当前PCI Express弹性缓冲器不可用的步骤来调整它们的填充率和排出 率。注意，在其中使用转接驱动器200来耦合常见类型的存储刀片的应用中，扩展频 谱时钟控制的使用可以引起附加的时钟差。在图7中示出这样的体系架构。图5说明对于快速恢复时钟来说与图4的转接驱动器200 —起使用的弹性缓冲器 操作的实施例。弹性缓冲器220接收入站数据流并且提供经过修改的入站数据流。弹性缓 冲器220可以被操作为使得它通常是半满的，或正好低于跳变点(trip point)A。对于快 速恢复时钟的情况，当弹性缓冲器内容到达跳变点A，因为弹性缓冲器220位于中间点并且 因此不能改变SKP有序集合，所以在PCI Express链路处于活动状态的情况下(即在该链 路已被加电并且经过了链路训练状态的情况下)该弹性缓冲器220内的缓冲器逻辑首先从 入站数据流移除空闲数据。如果PCI Express链路处于训练状态，则缓冲器逻辑将移除整 个训练有序集合。注意，在重置之后在所有PCI Express链路上自动出现链路训练，而不需 要软件介入。大多数链路训练状态涉及16-符号训练有序集合的传输。每个部件的接收 机使用该集合来获得比特锁定、符号锁定和通道至通道时滞。这些集合的交换有助于在链 路的每一端的部件协商链路号、通道号、数据率等等。当完成训练时，链路进入其中可以交 换事务层分组(TLP)的活动状态。如果弹性缓冲器内容到达跳变点B，则缓冲器逻辑将从 入站数据流移除所选择的数据链路层分组(DLLP)。PCI Express被设计成使得包含在每个 DLLP中的信息也包含在后续相同类型的DLLP中，以使得在运送中被破坏或丢失的DLLP对 链路性能具有最小的影响。然而，如果丢失相同类型的多个连续DLLP，则将出现性能降低 (它可引起事务重放和/或禁止新事务的发布)。DLLP开始于未加扰的“SDP”成帧符号接 着是DLLP类型字节。弹性缓冲器220内的缓冲器逻辑可以被设计成移除四个DLLP类型， 具体为应答、邮递性信用更新(Posted Credit Updates)、非邮递性信用更新(Non-posted Credit Updates)以及完成信用更新。本文所述的灵活缓冲器使用信号量(semaphore)来 防止删除多个相同类型的DLLP。例如，快速恢复时钟可能使得缓冲器逻辑丢弃邮递性信用 更新DLLP。当这发生时，内部邮递性信用更新信号量被设置成防止该逻辑丢弃另一个邮递 性信用更新，直到(相同虚拟信道)的另一个邮递性信用更新通过为止。第二更新包含与 先前分组相同数目的信用，外加它可能包含附加的信用。使第二分组通过移除了出站邮递 性循环中的潜在瓶颈。最后，如果弹性缓冲器220的内容到达跳变点C，则缓冲器逻辑丢弃 来自入站数据流的事务层分组(TLP)。缓冲器逻辑通过寻找TLP开始成帧符号(STP)，并且 丢弃每个符号直到它检测到END符号为止来完成此操作。这将使得发射机因为后续TLP的
9否定应答(Nak)或因为应答(Ack)超时而重放该TLP。移除的TLP的序列号被存储在本地 寄存器中以与未来出站Ack分组相比。当出站Ack验证被丢弃的TLP已成功地重放时，TLP 处置(disposal)逻辑在下一次弹性缓冲器填充超过跳变点C时重置其自身。这防止可能 严重损害链路性能的过度TLP重放。对于慢恢复时钟的情况，PCI Express规范要求将SKP符号添加到SKP有序集合。 在图6中示出了这样的情景。在跳变点E处，与典型弹性缓冲器(例如与弹性缓冲器220 的上游和下游部件相关联的弹性缓冲器)相关联的缓冲器逻辑将SKP符号添加到缓冲器内 容。类似地，在跳变点E处，与弹性缓冲器220相关联的缓冲器逻辑将SKP有序集合添加到 数据流。注意，因为转接驱动器200是中间缓冲器而不是链路上的最后接收机，所以转接驱 动器200不能改变SKP有序集合的大小。然而，在某些情况下，即使添加SKP符号也不足以 防止使弹性缓冲器220变空。当PCI Express链路处于活动状态时，PCI Express规范允 许将逻辑空闲数据添加到数据流。相应地，在跳变点F处，由于该链路处于活动状态，缓冲 器逻辑将空闲数据添加到退出弹性缓冲器220的数据流。为了允许添加SKP有序集合并且减去DLLP和TLP，转接驱动器200包括典型的PCI Express部件，例如如在图6中示出的10/8b解码器221、解扰器222、线性反馈移位寄存器 (LSFR) 223、SKP/空闲插入模块225、扰码器226、8b/10b编码器227、以及出站线性反馈移 位寄存器(LSFR) 229。解码器221将10比特入站符号转变成8比特字节，并且解扰器222 使用LSFR 223来将字节转变成未加扰的字节。这时，可以针对前面提到的成帧符号来分析 数据流。注意，SKP有序集合未被添加到任何其它有序集合或分组的中间。在操纵数据流 之后，扰码器226使用出站LFSR 229来再次对这些字节加扰，并且8b/10b编码器227将8 比特字节转变回10比特符号。图5和图6说明入站弹性缓冲器220的操作。入站弹性缓冲器220是双参考时钟 弹性缓冲器体系架构。出站弹性缓冲器240也是双参考时钟体系架构的缓冲器，并且从所 有相关方面来说用于防止出站弹性缓冲器240的上溢和下溢的体系架构和方法类似于可 应用于入站弹性缓冲器220的体系架构和方法。图7-9说明使用转接驱动器以确保经过多个连接和变化长度的迹线长度的信号 连续性和保真度的计算机系统的实施例。图10是说明用于操作诸如图3的计算机系统之类的具有双参考时钟体系架构的 计算机系统的方法500的实施例的流程图。在图10中，从块501处开始，转接驱动器200 接收入站数据流(从数据流是从存储刀片100发出的这个意义上来说是入站)，该入站数据 流具有恢复时钟。在块505中，与入站弹性缓冲器220相关联的缓冲器逻辑记录该恢复时 钟。在块510处，入站弹性缓冲器220确定相对于系统时钟140来说该恢复时钟是否是快 的。如果该恢复时钟是快的，则该方法500移动到块515，并且检查链路来了解该链路是否 是活动的。如果该链路是活动的，方法500移动到块520。如果该链路是不活动的，则该方 法500移动到块516以确定该链路是否处于“配置空闲”训练子状态。如果该链路不处于 “配置空闲”，则在块518中，与缓冲器220相关联的缓冲器逻辑移除训练有序集合。如果该 链路处于“配置空闲”子状态，则该方法500移动到块517并且与入站缓冲器220相关联的 缓冲器逻辑从入站数据流移除空闲数据。这时，该逻辑将入站数据转发到NB(块560)。块 517或518之后，方法500移动到块560。在块520中，与入站缓冲器220相关联的缓冲器逻辑确定该恢复时钟是否仍太快。如果该恢复时钟仍太快，则该方法500移动到块525，并且 缓冲器逻辑移除DLLP符号并且设置相应的信号量。然后，该方法500移动到块530。在块 530中，缓冲器逻辑再次确定该恢复时钟是否太快。如果该恢复时钟仍太快，则在块535中， 缓冲器逻辑从数据流中移除TLP分组，并且设置TLP信号量。然后，该方法移动到块560。返回到块530，如果恢复时钟不太快，则该方法500移动到块560。返回到块520， 如果恢复时钟不太快，则该方法500移动到块560。返回到块510，如果恢复时钟不太快，则该方法500移动到块540，并且与入站灵活 缓冲器220相关联的缓冲器逻辑确定该恢复时钟是否太慢。如果该恢复时钟不太慢，则该 方法移动到块560。如果该恢复时钟太慢，则该方法500移动到块545，并且检查链路来了 解该链路是否是活动的。如果该链路是活动的，则该方法500移动到块546，并且将空闲数 据添加到入站数据流。如果该链路不是活动的，则在块547中缓冲器逻辑将SKP符号添加 到入站数据流。然后该方法移动到块550，并且缓冲器逻辑再次检查以了解恢复时钟是否太 慢。如果该恢复时钟仍太慢，则该方法500移动到块555，并且缓冲器逻辑将空闲数据添加 到入站数据流。然后该方法移动到块560，并且入站数据流被传送到北桥14。
1权利要求
一种具有两个参考时钟的转接驱动器，该转接驱动器通过PCIExpress链路将外部部件耦合到集线器，所述转接驱动器包括入站弹性缓冲器，其包括用于所述转接驱动器和所述外部部件之间的入站弹性缓冲器接口的分开参考时钟，用于所述集线器和所述转接驱动器之间的入站弹性缓冲器接口的公共参考时钟，以及入站解码器/解扰器、入站扰码器/编码器、以及入站线性移位寄存器；出站弹性缓冲器，其包括用于所述转接驱动器和所述外部部件之间的出站弹性缓冲器接口的分开参考时钟，用于所述集线器和所述转接驱动器之间的出站弹性缓冲器接口的公共参考时钟，以及出站解码器/解扰器、出站扰码器/编码器、以及出站线性移位寄存器；以及耦合到所述转接驱动器的外部部件侧和所述转接驱动器的集线器侧的时钟恢复逻辑。
2.根据权利要求1所述的转接驱动器，其中所述入站弹性缓冲器还包括缓冲器逻辑和 上溢跳变点，所述上溢跳变点包括第一上溢跳变点，其中当到达所述第一上溢跳变点并且链路处于不活动状态时，所述 缓冲器逻辑从数据流移除空闲数据和整个训练集合之一；第二上溢跳变点，其中当到达所述第二上溢跳变点时，所述缓冲器逻辑从所述数据流 移除DLLP分组；以及第三上溢跳变点，其中当到达所述第三上溢跳变点时，所述缓冲器逻辑从所述数据流 移除事务层分组。
3.根据权利要求2所述的转接驱动器，还包括DLLP信号量，其中当从所述数据流移除 特定类型的DLLP分组时，所述缓冲器逻辑设置对应的DLLP信号量，由此防止进一步移除该 类型的DLLP分组。
4.根据权利要求2所述的转接驱动器，还包括事务层分组信号量，其中当移除事务层 分组时，设置事务层分组信号量。
5.根据权利要求4所述的转接驱动器，还包括存储所移除的事务层分组的序列号的本 地寄存器，由此当所移除的事务层分组被还原时，从所述本地寄存器删除所存储的序列号 并且重置事务层分组信号量。
6.根据权利要求2所述的转接驱动器，其中所述入站弹性缓冲器还包括第一下溢跳变点，其中当到达所述第一下溢跳变点时，所述缓冲器逻辑将SKP符号添 加到退出所述入站弹性缓冲器的数据流；以及第二下溢跳变点，其中当到达所述第二下溢跳变点时，所述缓冲器逻辑将空闲数据添 加到退出所述入站弹性缓冲器的数据流。
7.根据权利要求1所述的转接驱动器，其中所述出站弹性缓冲器还包括 缓冲器逻辑；上溢跳变点，其中当到达所述上溢跳变点时，所述缓冲器逻辑移除空闲数据、训练集 合、DLLP分组和事务层分组中的一个或多个；以及下溢跳变点，其中当到达所述下溢跳变点时，所述缓冲器逻辑将SKP符号和空闲数据 添加到退出所述出站弹性缓冲器的数据流。
8.根据权利要求1所述的转接驱动器，其中所述转接驱动器被安装在服务器刀片上，并且其中使用所述PCI Express链路将存储刀片耦合到所述服务器刀片。
9.根据权利要求1所述的转接驱动器，其中所述转接驱动器被安装在第一服务器刀片 上，并且其中使用所述PCI Express链路将第二服务器刀片耦合到所述第一服务器刀片，所 述第二服务器刀片包括第二双时钟转接驱动器。
10.根据权利要求1所述的转接驱动器，其中所述分开参考时钟由IOOMHz低抖动时钟 驱动。
11.根据权利要求1所述的转接驱动器，其中所述总线是启用了扩展频谱时钟控制的 北桥，并且其中所述外部部件是禁用了扩展频谱时钟控制的存储刀片。
12.一种使用两个参考时钟的转接驱动器，所述转接驱动器具有入站数据部分和出站 数据部分，所述信号调节器，包括入站弹性缓冲器，其包括用于调整入站数据以补偿所述两个参考时钟的装置； 出站弹性缓冲器，其包括用于调整出站数据以补偿所述两个参考时钟的装置； 耦合到所述转接驱动器的第一侧的公共参考时钟； 耦合到所述转接驱动器的第二侧的分开的低抖动参考时钟；以及 耦合到所述转接驱动器的第一和第二侧的时钟恢复逻辑，其中耦合到所述转接驱动器 的第一侧的时钟恢复逻辑使用所述公共参考时钟，并且耦合到所述转接驱动器的第二侧的 时钟恢复逻辑使用所述分开的低抖动参考时钟。
13.根据权利要求12所述的转接驱动器，其中所述入站弹性缓冲器包括 入站弹性缓冲器恢复时钟域；以及入站弹性缓冲器公共参考时钟域。
14.根据权利要求13所述的转接驱动器，其中用于调整入站数据以补偿所述两个参考 时钟的装置包括入站解码器/解扰器； 入站扰码器/编码器；以及入站线性移位寄存器，所有都耦合到所述入站弹性缓冲器系统时钟域。
15.根据权利要求14所述的转接驱动器，其中用于调整入站数据以补偿分开的参考时 钟的装置还包括缓冲器逻辑和上溢跳变点，所述上溢跳变点包括第一上溢跳变点，其中当到达所述第一上溢跳变点时，所述缓冲器逻辑从入站数据流 移除空闲数据和训练集合之一；第二上溢跳变点，其中当到达所述第二上溢跳变点时，所述缓冲器逻辑从所述数据流 移除DLLP分组；以及第三上溢跳变点，其中当到达所述第三上溢跳变点时，所述缓冲器逻辑从所述数据流 移除事务层分组。
16.根据权利要求12所述的转接驱动器，其中所述出站弹性缓冲器包括 出站弹性缓冲器公共参考时钟域；以及出站弹性缓冲器低抖动参考时钟域。
17.根据权利要求16所述的转接驱动器，其中用于调整出站数据以补偿非公共参考时 钟的装置包括出站解码器/解扰器；出站扰码器/编码器；以及出站线性移位寄存器，所有都耦合到所述出站弹性缓冲器低抖动时钟域。
18.根据权利要求17所述的转接驱动器，其中用于调整出站数据以补偿分开的参考时 钟的装置包括缓冲器逻辑；上溢跳变点，其中当到达所述上溢跳变点时，所述缓冲器逻辑移除空闲数据、DLLP分 组、和事务层分组中的一个或多个；以及下溢跳变点，其中当到达所述下溢跳变点时，所述缓冲器逻辑将SKP符号和空闲数据 添加到退出所述出站弹性缓冲器的数据流。
19.一种用于操作具有转接驱动器的计算机系统的方法，所述转接驱动器具有两个参 考时钟，所述方法包括根据入站数据流恢复时钟； 将所恢复的时钟与系统时钟相比较； 如果所恢复的时钟太块则从所述入站数据流移除空闲数据和训练集合之一，以及如果所恢复的时钟仍太快， 则从所述入站数据流移除DLLP分组，以及如果所恢复的时钟仍太快， 则从所述入站参考流移除TLP分组； 如果所恢复的时钟太慢则将SKP符号添加到所述入站数据流，以及如果所恢复的时钟仍太慢， 则将空闲数据添加到所述入站数据流。
20.根据权利要求17所述的方法，还包括 当移除所述DLLP分组时设置DLLP信号量；以及 当移除所述TLP分组时设置TLP信号量。
全文摘要
双参考时钟体系架构的转接驱动器包括入站弹性缓冲器和出站弹性缓冲器。传送到北桥和从北桥接收的数据使用公共参考时钟体系架构。传送到外部刀片和从外部刀片接收的数据使用分开的参考时钟体系架构。该入站弹性缓冲器包括入站弹性缓冲器恢复时钟域，入站弹性缓冲器公共参考时钟域，以及入站解码器/解扰器，入站扰码器/编码器，和入站线性移位寄存器。该出站弹性缓冲器包括出站弹性缓冲器公共参考时钟域，出站弹性缓冲器低抖动时钟域，以及出站解码器/解扰器，出站扰码器/编码器，和出站线性移位寄存器。
文档编号G06F1/06GK101946219SQ200880127260
公开日2011年1月12日 申请日期2008年2月20日 优先权日2008年2月20日
发明者C·K·赛德斯, H·M·赖, P·V·布劳内尔 申请人:惠普开发有限公司