一种基板及其制作方法、显示器件的制作方法
【技术领域】
[0001]本发明涉及显示技术领域，特别是涉及一种基板及其制作方法、显示器件。
【背景技术】
[0002]在显不基板上，用于传输信号的信号线的线宽通常较小，一般为30um、25um、20um，当电压非常大的静电进入到信号线中时，会对信号线造成静电击穿，形成断路，造成信号无法进行传递。因此，为了避免此种情况的发生，一般会在显示基板的边缘位置设计接地(GND)走线，目的就是为了能够快速的释放静电。
[0003]通常GND走线的线宽是300um?400um，当然GND走线的线宽越大越好，这样的话电阻就会非常的低，能够快速的将静电释放出去。然而GND走线的线宽设计的很宽时，会带来一个较大的风险，那就是金属走线设置在有机绝缘材料上时，会产生GND走线附着力不佳，甚至脱落的现象，造成GND走线剥落。这样信号线上的静电就无法快速的进行排除，就会造成信号线被静电击穿，形成断路等现象。
【发明内容】
[0004]本发明提供一种基板及其制作方法、显示器件，用以解决在增加基板上的接地走线的线宽，减小传输电阻时，会造成接地走线容易剥落的问题。
[0005]为解决上述技术问题，本发明实施例中提供一种基板，包括信号线和接地走线，所述接地走线用于释放所述信号线上的静电，所述接地走线上具有多个镂空区域。
[0006]本发明实施例中还提供一种显示器件，包括如上所述的基板。
[0007]本发明实施例中还提供一种基板的制作方法，包括形成信号线和接地走线的步骤，所述接地走线用于释放所述信号线上的静电，形成接地走线的步骤包括:
[0008]在接地走线上形成多个镂空区域。
[0009]本发明的上述技术方案的有益效果如下:
[0010]上述技术方案中，通过在接地走线上制作多个镂空区域，能够增加接地走线的附着力，并保证接地走线具有一定的线宽，减小传输电阻，快速释放信号线上累积的静电，保证基板的性能，提尚显不器件的显不质量。
【附图说明】
[0011]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0012]图1表示本发明实施例中接地走线的结构示意图一；
[0013]图2表示本发明实施例中接地走线的结构示意图二 ；
[0014]图3表示本发明实施例中接地走线的结构示意图三；
[0015]图4表示本发明实施例中接地走线的结构示意图四；
[0016]图5表示本发明实施例中接地走线的结构示意图五；
[0017]图6表示本发明实施例中接地走线的结构示意图六；
[0018]图7表示本发明实施例中接地走线的结构示意图七；
[0019]图8为图4沿A-A方向的剖视图。
【具体实施方式】
[0020]在基板的制作过程中，如:阵列基板、彩膜基板，会引入静电，当电压非常大的静电进入信号线中，会对信号线造成静电击穿，形成断路，造成信号无法传递，严重影响基板的性能。为了避免上述情况，会在基板的边缘设计接地走线。将所述接地走线与所述信号线连接，或利用尖端放电原理，来释放信号线上累积的静电。较低的传输电阻，有利于接地走线快速释放静电。现有技术中通过增加接地走线的线宽来降低其电阻值，但这样却会降低接地走线的附着力，容易发生接地走线剥落的现象。
[0021]本发明提供一种基板及其制作方法，用以在降低接地走线电阻值的同时，保证接地走线具有较强的附着力，防止发生接地走线剥落的现象。
[0022]所述基板的制作方法包括在接地走线上形成多个镂空区域的步骤，使得形成的基板上具有多个镂空区域，所述镂空区域能够减小对应其所在区域的接地走线的线宽，从而增加接地走线的附着力，防止发生接地走线剥落的现象。
[0023]下面将结合附图和实施例，对本发明的【具体实施方式】作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
[0024]结合图1-图7所示，本发明实施例中的基板包括信号线(图中未示出)和接地走线1，接地走线I可以通过与所述信号线连接的方式，或利用尖端放电原理，来释放所述信号线上的静电。接地走线I上具有多个镂空区域10，镂空区域10的设置能够减小其所在区域对应的接地走线I的线宽，增加接地走线I的附着力，防止发生接地走线剥落的现象。还可以适当增加接地走线I的线宽，降低接地走线I的电阻，提高静电释放的速度。
[0025]其中，接地走线I的材料可以为Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金(如=Mo-Al-Mo)。
[0026]本发明的技术方案通过在接地走线I上设置多个镂空区域10，能够保证接地走线I同时具有较低的传输电阻和较高的附着力。
[0027]其中，镂空区域10可以从接地走线I的一端延伸至另一端，如图1和图2所示。
[0028]本发明实施例中设置在接地走线I的延伸方向上，多个镂空区域10间隔分布，相对于镂空区域10从接地走线I的一端延伸至另一端，能够减小接地走线I的电阻，同时，还能够保证接地走线I具有较高的附着力，兼顾了接地走线I的电阻和附着力。
[0029]设定接地走线I的延伸方向为列方向，则可以设置接地走线I上具有至少一列镂空区域10，且每列的多个镂空区域10间隔分布，以降低接地走线I的电阻。在实际应用过程中，至于镂空区域10的列数，可以根据接地走线I的线宽设置一至两列镂空区域10即可。当然最好设置两列镂空区域10，使得提高接地走线I附着力的作用更加显著。
[0030]为了简化制作工艺，本发明实施例中接地走线I上的多个镂空区域10的形状一致，具体可以为但不局限于多边形、圆形或椭圆形。例如:镂空区域10的形状为多边形，结合图1-图7所示。
[0031]进一步地，设置接地走线I的边界线为直线，如图3和图4所示，以减小接地走线I的线长，降低电阻。当然，接地走线I的边界线也可以为折线、曲线等其他形状，例如:图5中的接地走线I的边界线为折线。
[0032]显然，接地走线I上镂空区域越多，其附着力越好，但是接地走线I的电阻值越大。为了兼顾接地走线I的电阻和附着力，本发明实施例中对多个不同【具体实施方式】中接地走线I的电阻值进行了模拟，且所述多个【具体实施方式】中，接地走线I的线长和最大线宽一致，每个【具体实施方式】中镂空区域10的形状一致。
[0033]图1中，接地走线I的边界线为直线，其上具有2个镂空区域10，镂空区域10从接地走线I的一端延伸至另一端；图2中，接地走线I的边界线为直线，其上具有8个镂空区域10，镂空区域10从接地走线I的一端延伸至另一端；图3中，接地走线I的边界线为直线，其上具有两列镂空区域10，每列的多个镂空区域10间隔分布，镂空区域10的形状为矩形；图4中，接地走线I的边界线为直线，其上具有两列镂空区域10，每列的多个镂空区域10间隔分布，镂空区域10的形状为平行四边形；图5中，接地走线I的边界线为折线，其上具有两列镂空区域10，每列的多个镂空区域10间隔分布，镂空区域10的形状为矩形；图6中，接地走线I的边界线为直线，其上具有三列镂空区域10，每列的多个镂空区域10间隔分布，镂空区域10包括一个菱形和两个三角形；图7中，接地走线I的边界线为直线，其上具有三列镂空区域10，每列的多个镂空区域10间隔分布，镂空区域10包括一个大三角形和两个小三角形。
[0034]以接地走线I的线长为40mm，方块电阻Rs = 0.3 Ω / □为例，模拟的结果是图1到图7中接地走线I的电阻值分别为:343Ω，590Ω，380Ω，420Ω，482Ω，555Ω，540Ω。当接地走线I上不设置镂空区域10时，电阻值为300 Ω。通过电阻值的模拟以及接地走线I的附着力的模拟，图3和图4的技术方案在防止静电击穿和防止接地走线I剥落的综合效果比较好。
[0035]基于上述模拟结果，作为一个优选的实施方式，设置接地走线I包括两列镂空区域10，镂空区域10的形状为多边形，且接地走线I的边界线为直线，使得接地走线I能够同时具有较低的传输电阻和较高的粘附性，防止静电击穿和防止接地走线I剥落的综合效果更好。
[0036]为了进一步降低接地走线I的电阻值，优选地，设置接地走线I包括至少两个并联的子接地走线(例如图8中的11和12)，使得接地走线I的电阻值小于任何一个子接地走线11电阻值，结合图4和图8所示。所述至少两个子接地走线11、12为不同层结构，且每个子接地走线11、12上均具有多个镂空区域10，镂空区域10的设置能够增加每个子接地走线11、12的附着力，从而可以适当增加子接地走线11、12的线宽，降低子接地走线11、12的电阻，进而降低接地走线I的电阻，快速释放静电，并能够防止发生子接地走线11、12剥落的现象。
[0037]需要说明的是，也可以设置图1-图3以及图5-图7中的接地走线I包括至少两个并联的子接地走线。本发明实施例中只是以图4示意的【具体实施方式】来举例说明。
[0038]具体的，子接地走线11、12之间设置有平坦层14，所述至少两个子接地走线11、12可以通过平坦层14中的过孔15电性连接，实现并联，结合图4和图8所示。平坦层14能够为子接地走线提供平坦的表面。
[0039]其中，子接地走线11、12上的镂空区域10可以从子接地走线的一端延伸至另一端，参见图1和图2所示。
[0040]本发明实施例中设置在子接地走线的延伸方向上，多个镂空区域10间隔分布，相对于镂空区域10从子接地走线的一端延伸至另一端，能够降低子接地走线11、12的电阻，同时，还能够保证子接地走线11、12具有较高的附着力，兼顾了接地走线I的电阻和附着力。
[0041]设定子接地走线的延伸方向为列方向，则可以设置子接地走线上具有至少一列镂空区域10，且每列的多个镂空区域10间隔分布，以降低子接地走线的电阻。在实际应用过程中，镂空区域10的列数可以根据子接地走线11、12的线宽设置一至两列镂空区域即可。当然最好设置两列镂空区域10，提高子接地走线11、12附着力的作用更加显著。
[0042]其中，每个子接地走11、12上镂空区域10的列数、个数和形状可以一致也可以不一致。
[0043]为了简化制作工艺，本发明实施例中子接地走11、12上的多个镂空区域1的形状一致，具体可以为但不局限于多边形、圆形或椭圆形。
[0044]进一步地，设置子接地走线11、12的边界线为直线，以减小子接地走线的线长，降低电阻。当然，子接地走线11、12的边界线也可以为折线、曲线等其他形状