晶片封装体及其制造方法
【技术领域】
[0001 ]本发明是有关一种晶片封装体及其制造方法。
【背景技术】
[0002]在各项电子产品要求多功能且外型尚须轻薄短小的需求之下，各项电子产品所对应的晶片，不仅其尺寸微缩化，当中的布线密度亦随之提升，因此后续在制造晶片封装体的挑战亦渐趋严峻。其中，晶圆级晶片封装是晶片封装方式的一种，是指晶圆上所有晶片生产完成后，直接对整片晶圆上所有晶片进行封装制程及测试，完成之后才切割制成单颗晶片封装体的晶片封装方式。
[0003]传统的指纹感测装置(finger print sensor)会将电容感测电极与指纹感测晶片封装于同一层中，但此制程涉及多道图案化制程与材料沉积制程，不仅耗费生产成本，还需较长的制程时间，因此，业界急需更为简化与快速的晶片封装技术。
【发明内容】
[0004]本发明的一态样是提供一种晶片封装体，包含一基板，具有相对的一第一表面与一第二表面;一电容感测层位于第二表面上，电容感测层具有相对于第二表面的一第三表面，并包含多个电容感测电极位于该第二表面上，与多条金属导线位于电容感测电极上；以及一运算晶片位于第三表面上，并电性连接至电容感测电极。
[0005]本发明的另一态样是提供一种晶片封装体，包含一基板，具有相对的一第一表面与一第二表面;一电容感测层位于第一表面下，电容感测层具有相对于第一表面的一第三表面，并包含多个电容感测电极位于第三表面上，与多条金属导线位于此些电容感测电极上；以及一运算晶片位于电容感测层上，并电性连接至电容感测电极。
[0006]本发明的另一态样是提供一种晶片封装体的制造方法，包含下列步骤:先提供一基板，其中基板具有相对的一第一表面与一第二表面。接着形成一电容感测层于第二表面上，电容感测层具有相对于第二表面的一第三表面。形成电容感测层的步骤包含形成多个电容感测电极于第二表面上，再形成多条金属导线于此些电容感测电极上。最后形成一运算晶片于第三表面上以使运算晶片电性连接至些电容感测电极。
[0007]本发明的另一态样是提供一种晶片封装体的制造方法，包含下列步骤:先提供一基板，其中基板具有相对的一第一表面与一第二表面。接着形成一电容感测层于第一表面下，电容感测层具有相对于第二表面的一第三表面。形成电容感测层的步骤包含形成多条金属导线于第一表面下，再形成多个电容感测电极于此些金属导线下。最后形成一运算晶片于电容感测层下以使运算晶片电性连接至容感测电极。
[0008]本发明不仅能够大幅节省制程的时间与机台的成本，且能够提升晶片封装体侦测时的准确度。
【附图说明】
[0009]为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的详细说明如下。
[0010]图1绘示本发明部分实施方式的一种晶片封装体的俯视图；
[0011]图2绘示本发明部分实施方式中，图1的晶片封装体沿着A-A剖线的剖面图；
[0012]图3绘示本发明部分实施方式中，图1的晶片封装体沿着A-A剖线的剖面图；
[0013]图4绘示本发明部分实施方式中，图1的晶片封装体沿着A-A剖线的剖面图；
[0014]图5绘示本发明部分实施方式中，图1的晶片封装体沿着A-A剖线的剖面图；
[0015]图6A-6G绘示图2的晶片封装体在制程各个阶段的剖面图；
[0016]图7A-7H绘示图3的晶片封装体在制程各个阶段的剖面图；以及
[0017]图8A-8H绘示图4的晶片封装体在制程各个阶段的剖面图。
[0018]其中，附图中符号的简单说明如下:
[0019]100、200、300、400、500:晶片封装体
[0020]210、310、410、510:基板
[0021]212、312、412、512:第一表面
[0022]214、314、414、514:第二表面
[0023]220、320、420、520:电容感测层
[0024]222、322、422、522:第三表面
[0025]224、324、424、524:电容感测电极
[0026]226、326、426、526:金属导线
[0027]228、328、428、528:绝缘材料
[0028]229a:第一导电垫
[0029]229b:第二导电垫
[0030]120、230a、330a、430a、530a:第一外部导电连结
[0031]230b、330b、430b、530b:第二外部导电连结
[0032]110、240、340、440、540:运算晶片
[0033]315、515:穿孔
[0034]316、416、516:绝缘层
[0035]317、417、517:重布局线路层
[0036]318、418、518:保护层
[0037]319a、620a、419、519:第一开口
[0038]319b、620b:第二开口
[0039]450、550:凹陷
[0040]460、560:阻隔层
[0041]600、700、800:基板
[0042]610、710、810:孔洞
[0043]630、730、830:切割道。
【具体实施方式】
[0044]以下将以图式揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些已知惯用的结构与元件在图式中将以简单示意的方式绘示。
[0045]请先参阅图1，图1绘示本发明部分实施方式的一种晶片封装体100的俯视图。如图1所示，晶片封装体100具有一运算晶片110，以及多个第一外部导电连结120围绕着运算晶片110。在本发明的部分实施例中，运算晶片110为一指纹感测晶片，其能读取指纹波峰与波谷聚集而产生的不同电容，再以指纹辨识演算法(Fingerprint Algorithm)进行运算。
[0046]请继续参阅图2，图2绘示本发明部分实施方式中，图1的晶片封装体沿着A-A剖线的剖面图。如图2所示，一晶片封装体200包含一基板210、一电容感测层220、多个第一外部导电连结230a与多个第二外部导电连结230b、以及一运算晶片240。基板210具有相对的一第一表面212与第二表面214，其中第一表面212作为指纹感测面。在本发明的部分实施例中，基板210的材质为高介电系数材料，例如:玻璃、蓝宝石、氮化铝、或其组合，但并不以此为限。其他合适的高介电系数材料亦可用于制备基板210。
[0047]电容感测层220位于基板的第二表面214上，并具有相对于第二表面214的一第三表面222。电容感测层220包含多个电容感测电极224，以及多条金属导线226位于此些电容感测电极224上，并电性连接至电容感测电极224。此外，电容感测层220中还包含绝缘材料228以避免电容感测电极224或金属导线226之间产生错误的电性连接。在本发明的部分实施例中，绝缘材料228的材质为氧化硅、氮化硅、氮氧化硅或其它合适的绝缘材料。在本发明的其他部分实施例中，电容感测电极224与金属导线226的材质为铝、铜、镍、或任何合适的导电材料。
[0048]此些电容感测电极224位于基板210的第二表面214上，并作为金属-绝缘层-金属(metal-1nsulator-metal，MIM)电容器的下电极。更详细的说，当使用者的手指触碰基板210的第一表面212时，手指作为金属-绝缘层-金属电容器的上电极，而指纹上的波峰与波谷因与电容感测电极224之间的距离不同，因此会分别与电容感测电极224之间产生不同电容值。虽然图2所绘示的电容感测电极224直接接触基板210的第二表面214，但不以此为限。在本发明的其他实施例中，电容感测电极224并未直接接触基板210的第二表面214，而有部分的绝缘材料228位于电容感测电极224与第二表面214之间。
[0049]第一外部导电连结230a位于电容感测层220中的金属导线226上，而第二外部导电连结230b同样位于电容感测层220中的金属导线226上。其中，第一外部导电连结230a的尺寸大于第二外部导电连结230b，且第一外部导电连结230a围绕第二外部导电连结230b。在本发明的部分实施例中，第一外部导电连结230a与第二外部导电连结230b直接接触金属导线 226。
[0050]在本发明的其他部分实施例中，电容感测层220还包含多个第一