，以及形成第二外部导电连结230b于第二开口620b中的金属导线226上。
[0085]最后请参阅图6G，形成一运算晶片240于外部导电连结230b上，使运算晶片240通过第二外部导电连结230b、第二导电垫229b以及金属导线226电性连接至电容感测电极224。并沿着切割道630切割基板600与电容感测层220，以分离基板600上的多个运算晶片240，形成如图2所示的晶片封装体200。
[0086]请继续参阅图7A-7H以进一步理解本发明其他部分实施方式的晶片封装体制造方法，图7A-7H绘示图3的晶片封装体在制程各个阶段的剖面图。
[0087]请先参阅图7A，先提供一基板700，基板700具有相对的一第一表面312与第二表面314。在此需先说明，基板700在切割后可形成多个图3所示的基板310。之后，先形成电容感测层320于第一表面312下。与第6A-6G图不同的是，第7A-7G图中电容感测层340的制备先形成金属导线326于基板700的第一表面312下，形成金属导线326的方法可利用例如是溅镀、蒸镀、电镀或无电镀的方式来沉积导电材料于第一表面312下，接着使用微影蚀刻方式图案化导电材料以形成金属导线326。
[0088]请继续参阅图7B，形成绝缘材料328以覆盖金属导线326。可利用沉积方式形成绝缘材料328，接着再以微影蚀刻的方式形成孔洞710以暴露金属导线326。此些孔洞710使金属导线326可电性连接至后续形成的电容感测电极324。此处所述的微影蚀刻包含下述步骤:先形成一光阻层于绝缘材料328上，利用一光罩图案化光阻层后，蚀刻未被光阻层保护的绝缘材料328以形成孔洞710暴露金属导线326，接着再移除光阻层。在本发明的其他部分实施例中，绝缘材料328可选用感光性高分子，其可直接在照光后进行蚀刻，而省略了光阻层的使用。
[0089]接着请参阅图7C，可重复进行图7A与图7B的步骤以形成多层的金属导线326与绝缘材料328，在此对于重复的步骤不再详述。接着在金属导线326下形成电容感测电极324，形成电容感测电极324的方法可利用例如是溅镀、蒸镀、电镀或无电镀的方式来沉积导电材料于金属导线326与绝缘材料328上，接着使用微影蚀刻方式图案化导电材料以形成电容感测电极324。此处所述的微影蚀刻包含下述步骤:先形成一光阻层于导电材料上，利用一光罩图案化光阻层后，蚀刻未被光阻层保护的导电材料以形成电容感测电极324，接着再移除光阻层。在形成电容感测电极324后即可完成形成电容感测层320于基板700的第一表面312下的步骤。
[0090]在本发明的部分实施例中，在形成电容感测层320后，可再沉积高介电系数材料于电容感测层320下，以形成高介电系数材料层。
[0091]请继续参阅图7D，形成一穿孔315自基板700的第二表面314朝第一表面312延伸，以暴露金属导线326。形成穿孔315的方式例如可以是以微影蚀刻，但不以此为限。
[0092]接着请参阅图7E，在形成穿孔315后，先形成一绝缘层316于第二表面314上与穿孔315中，接着使用微影蚀刻方式移除部分的绝缘层316，以将金属导线326于穿孔315中暴露出来。接着再形成一重布局线路层317于绝缘层316上，且部分的重布局线路层317位于穿孔315中并接触金属导线326。在此步骤中，可利用例如是溅镀、蒸镀、电镀或无电镀的方式来沉积导电材料于绝缘层316与穿孔315中的金属导线326上，以形成重布局线路层317。
[0093]请继续参阅图7F，形成一保护层318于重布局线路层317上，并图案化保护层318以形成多个第一开口 319a与多个第二开口 319b以暴露重布局线路层317。可通过刷涂环氧树脂的材料于重布局线路层317上，以形成保护层318。接着，再图案化保护层318以形成第一开口 319a与第二开口 319b，使部分的重布局线路层317于保护层318的第一开口 319a与第二开口 319b中暴露出来。
[0094]请继续参阅图7G，形成多个第一外部导电连结330a于第一开口 319a中，以及形成多个第二外部导电连结330b于第二开口 319b中。其中，第一外部导电连结330a的尺寸大于第二外部导电连结330b。
[0095]最后请参阅图7H，形成一运算晶片340于第二外部导电连结330b上，使运算晶片340通过第二外部导电连结330b、重布局线路层317以及金属导线326电性连接至电容感测电极324。并沿着切割道730切割基板700与电容感测层320，以分离基板800上的多个运算晶片340，形成如图3所示的晶片封装体300。
[0096]请接续参阅图8A-8H以进一步理解本发明其他部分实施方式的晶片封装体制造方法，图8A-8H绘示图4的晶片封装体在制程各个阶段的剖面图。
[0097]请先参阅图8A，先提供一基板800，基板800具有相对的一第一表面412与第二表面414。在此需先说明，基板800在切割后可形成多个图4所示的基板410。之后，先形成电容感测层420于第一表面412下。图8A先形成金属导线426于基板800的第一表面412下，形成金属导线426的方法可利用例如是溅镀、蒸镀、电镀或无电镀的方式来沉积导电材料于第一表面412下，接着使用微影蚀刻方式图案化导电材料以形成金属导线426。
[0098]请继续参阅图SB，形成绝缘材料428以覆盖金属导线426。可利用沉积方式形成绝缘材料428，接着再以微影蚀刻的方式形成孔洞810以暴露金属导线426。此些孔洞810使金属导线426可电性连接至后续形成的电容感测电极424。此处所述的微影蚀刻包含下述步骤:先形成一光阻层于绝缘材料428上，利用一光罩图案化光阻层后，蚀刻未被光阻层保护的绝缘材料428以形成孔洞810暴露金属导线426，接着再移除光阻层。在本发明的其他部分实施例中，绝缘材料428可选用感光性高分子，其可直接在照光后进行蚀刻，而省略了光阻层的使用。
[0099]接着请参阅图SC，可重复进行图8A与图SB的步骤以形成多层的金属导线426与绝缘材料428，在此对于重复的步骤不再详述。接着在金属导线426上形成电容感测电极424，形成电容感测电极424的方法可利用例如是溅镀、蒸镀、电镀或无电镀的方式来沉积导电材料于金属导线426与绝缘材料428上，接着使用微影蚀刻方式图案化导电材料以形成电容感测电极424。此处所述的微影蚀刻包含下述步骤:先形成一光阻层于导电材料上，利用一光罩图案化光阻层后，蚀刻未被光阻层保护的导电材料以形成电容感测电极424，接着再移除光阻层。在形成电容感测电极424后即可完成形成电容感测层420于基板800的第一表面412下的步骤。
[0100]在本发明的部分实施例中，在形成电容感测层420后，可再沉积高介电系数材料于电容感测层420下，以形成高介电系数材料层。
[0101]请继续参阅图8D，形成一凹陷450自基板800的第二表面414朝第一表面412延伸，以暴露金属导线426。形成凹陷450的方式例如可以是以微影蚀刻，但不以此为限。
[0102]接着请参阅图SE，在形成凹陷450后，先形成一绝缘层416于第二表面414上与凹陷450中，接着使用微影蚀刻方式移除部分的绝缘层416，以将金属导线426于凹陷450中暴露出来。接着再形成一重布局线路层417于绝缘层416上，且部分的重布局线路层417位于凹陷450中并接触金属导线426。在此步骤中，可利用例如是溅镀、蒸镀、电镀或无电镀的方式来沉积导电材料于绝缘层416与凹陷450中的金属导线426上，以形成重布局线路层417。
[0103]请继续参阅图8F，形成一保护层418于第二表面414上的重布局线路层417上，并图案化保护层418以形成多个第一开口 419以暴露位于第二表面414上的重布局线路层417。可通过刷涂环氧树脂系的材料于重布局线路层417上，以形成保护层418。接着，再图案化保护层418以形成第一开口 419，使部分的重布局线路层417从保护层418的第一开口 419中暴露出来。
[0104]请继续参阅图SG，形成多个第一外部导电连结430a于第一开口419中，以及形成多个第二外部导电连结430b于凹陷450中以接触凹陷450中的重布局线路层417。其中，第一外部导电连结430a的尺寸大于第二外部导电连结430b。
最后请参阅图8H，形成一运算晶片440于第二外部导电连结430b上，使运算晶片440通过第二外部导电连结430b、重布局线路层417以及金属导线426电性连接至电容感测电极424。此外，更使用注模方式将环氧树脂系的材料填入凹陷450中，以形成覆盖运算晶片440与第二外部导电连结430b的阻隔层460。最后沿着切割道830切割基板80