专利名称：电阻式存储器装置及电阻式随机存取存储器堆叠结构的制作方法
技术领域：
本发明涉及半导体集成电路装置，特别涉及具有缓冲层的电阻式存储器 装置以增加存储器装置的电阻率。
背景技术：
随着传统的存储器单元(memory cell)结构的发展己逼近尺寸极限，已有 大量的学术研究研发许多种类的存储器单元结构，例如，可变电阻式(variable resistive element type)存储器单元，如磁阻式随机存取存储器(magnetic random access memory, MRAM)， 电阻式随机存取存储器(resistive random access memory, RRAM)，以及类似的装置已持续获得重视。在可变电阻存储器单元 中，储存状态的差异会随着记忆晶体管(memory transistor)的临界电压 (thresholdvoltage)的差异而显现。在电阻存储器当中，由于RRAM的操作电 压低、存取时间快，以及耐久力佳，故RRAM在小尺寸的应用上为一个不 错选择。
RRAM单元的基本构成要件为可变电阻器(variable resistor)。可变电阻器 可程序化成具有高电阻值或低电阻值(在双态存储器电路当中(two-state memory circuit))，或之间任何的电阻值(在多重态存储器电路中(multi-state memory circuit)) 。 RRAM单元中不同的电阻值表示RRAM电路中所储存的 数据。RRAM所具有的优点为电路简单(可应用在更小的元件当中)、电阻 存储器单元的非挥发特性，以及记忆状态的稳定性。
由于电阻器为无源元件(passive component),其不会主动地影响附近的电 子元件，因此基本的RRAM单元可仅只是可变电阻器，其可设置在交叉点 电阻器网状系统(cross point resistor network)中以形成交叉点存储器阵列 (cross point memory array)。为避免干扰或产生寄生电流路径，RRAM单元可 再包含二极管，而这样的组合有时被称为1R1D (或1D1R)交叉点存储器单 元。而为得到更好的存取效果，RRAM单元可包含存取晶体管(accesstransistor),而这样的组合有时被称为1R1T (或1T1R)交叉点存储器单元。 RRAM单元的电阻状态(resistance state)起源于RRAM电路的储存(写 入)或感测(读取)理论。电阻状态一词与存储器电阻器的电阻值有关(因 此电阻状态可称之为存储器电阻器的电阻值)，但是要感测存储器电阻器的 电阻值常意味着要感测横跨存储器电阻器的电压值，或感测通过存储器电阻 器的电流值(因此电阻状态也可称之为通过存储器电阻器的电流值)。
在RRAM单元的传统制造过程中，介电层如三明治结构般的被夹在顶 部电极层以及底部电极层之间。RRAM单元中其中一个构造上的例子以硫属 化合物合金(chalcogenide alloy)作为介电材料。上述的RRAM单元一般被称 为相变化存储器(phase change memory, PCM)单元。硫属化合物合金可显现两 种不同稳定的可逆性结构状态，那就是具有高电阻值的非结晶状态，以及具 有较低电阻值的多晶状态。由电流所造成的电阻加热(resistive heating)作用可 用来改变硫属化合物材料的相态。
其它RRAM结构包含利用(水锰矿(manganite))超巨磁阻(Colossal magnetoresistive, CMR)材料作为如三明治结构般被夹在电极层间的介电材 料。其它种类的RRAM元件包含电脉冲造成的电阻(electric-pulse-induced resistance, EPIR)元件。EPIR效应包含在对如Pr^CaxMn03(PCMO)的薄氧化 层施予短且低的电压脉冲下，使薄氧化层的电阻值具有可逆性的改变。利用 对CMR材料施予电压脉冲(voltage pulse)的方式，数据可被储存(或写入) 至上述RRAM元件。其中通过使用固定电流源，可感测跨于CMR材料的电 阻，或是通过使用固定电压源，可感测通过于CMR材料的电流，以感测(或 读取)数据。然而，上述介电材料如三明治结构般被夹在两层电极层间的典 型结构，常导致传统的RRAM单元的电阻率(resistance ratio, Ron/R^)相对较 低，并且在某些应用上常难以进行感测。因此有需要为这些种类RRAM单 体提供增大的电阻率。
发明内容
本发明的目的在于提供一种具有缓冲层的电阻式存储器装置，增加存储 器装置的电阻率，以克服上述的传统RRAM在某些应用上常难以进行感测 的缺陷。为达到上述目的，本发明提供一种电阻式存储器装置，包含第一电极 层，形成于基底上；第一缓冲层，形成于该第一电极层上，其晶格结构具有 第一位向；介电层，形成于该第一缓冲层上，其晶格结构与该第一缓冲层的 具有第一位向的晶格结构相同，其中以该介电层形成于该第一缓冲层上的电 阻率大于另一以该介电层形成于该第一电极层上的电阻率；以及第二电极
层，形成于该介电层上。
如上所述的电阻式存储器装置，其中该第一电极层以及该第二电极层包 含铂。
如上所述的电阻式存储器装置，其中该第一缓冲层的位向由其形成的工 艺所控制。
如上所述的电阻式存储器装置，其中该介电层的晶格结构及位向于其形 成工艺的过程中自动对准于该第一缓冲层的晶格结构及位向。
如上所述的电阻式存储器装置，其中还包含形成于该介电层上的第二缓 冲层，其中该第二电极层形成于该第二缓冲层上。
如上所述的电阻式存储器装置，其中该第二缓冲层的晶格结构及位向于 其形成工艺的过程中自动对准于该介电层的晶格结构及位向。
如上所述的电阻式存储器装置，其中该介电层包含超巨磁阻材料。
如上所述的电阻式存储器装置，其中该超巨磁阻材料包含Rr1-xCaxMnO3材料。
如上所述的电阻式存储器装置，其中该第一缓冲层包含镍酸镧。 如上所述的电阻式存储器装置，其中该电阻式存储器装置是电阻式随机 存取存储器堆叠层。
本发明还提供一种电阻式随机存取存储器堆叠结构，包含第一电极层， 形成于基底上；第一缓冲层，形成于该第一电极层上，其中该第一缓冲层具 有第一位向的晶格结构，且该晶格结构由其形成工艺所控制；介电层，包含 超巨磁阻材料且形成于该第一缓冲层上，该介电层的晶格结构中的位向于其 形成工艺的过程中，自动对准于该第一缓冲层的晶格结构及位向，其中以该 介电层形成于该第一缓冲层上的电阻率，大于另一以该介电层形成于该第一 电极层上的电阻率；第二缓冲层，形成于该介电层上，且该第二缓冲层的晶 格结构及位向于其形成工艺的过程中，自动对准于该介电层的晶格结构及位向；以及第二电极层，形成于该第二缓冲层上。
如上所述的电阻式随机存取存储器堆叠结构，其中超巨磁阻材料包含
PiVxCaxMn03材料。
如上所述的电阻式随机存取存储器堆叠结构，其中该第一缓冲层包含镍 酸镧。
如上所述的电阻式随机存取存储器堆叠结构，其中该第一电极层以及该 第二电极层包含铂。
因此，本发明可增加介电层与一层或同时两层缓冲层间的同调性，从而 改善RRAM堆叠层的电阻率。
图1显示在本发明的一个实施例中用于电阻式随机存取存储器单体结构 内的RRAM堆叠层及其制造方式。
图2为形成图1中所显示的RRAM堆叠层的制造过程。
图3显示在中间介电层与底部和顶部电极层间不具有缓冲层的传统的 RRAM堆叠层的电流对电压的曲线的迟滞现象。
图4显示直接形成于铂(Pt)电极层上且仅有一层上缓冲层直接形成于 PCMO介电层上的RRAM堆叠层的电流对电压的曲线的迟滞现象。
图5显示仅有一层下缓冲层，而PCMO介电层直接形成于其上，且铂(Pt) 电极层直接形成于介电层上的RRAM堆叠层的电流对电压的曲线的迟滞现 象。
图6显示同时具有下及上缓冲层且如三明治结构般的夹住PCMO介电层 的RRAM堆叠层的电流对电压的曲线的迟滞现象。
图7显示本发明实施例中各种RRAM堆叠层随着设定电压值(V(voltage)) 的不同所表现出的电阻值(R(ohm))的关系图。
图8显示直接形成于LNO缓冲层上的PCMO介电层随着X-光入射角度 (2 Theta(deg))改变所对应出的X-光绕射强度(I(cps))的关系图。
并且，上述附图中的各附图标记说明如下
100RRAM 堆叠层
110a 底部电极层110b 顶部电极层
120 介电层
130a 下缓冲层
130b 上缓冲层
具体实施例方式
请参考图1所示的实施例，其显示使用于电阻式随机存取存储器 (resistive random access memory, RRAM)单体结构的RRAM堆叠层100，及其 依据在此公开的原则进行工艺的方式。如之前所了解的，RRAM堆叠层100 包含底部及顶部电极层110a， 110b。在一个示范实施例中，底部及顶部电极 层110a， 110b可由导电材料组成。例如，底部及顶部电极层110a， 110b可 由铂(platinum， Pt)或是任何有益的导电材料所组成。
RRAM堆叠层100也包含介于底部及顶部龟极层110a， 110b之间的中 间介电层120。在代表的实施例中，中间介电层120由超巨磁阻(Colossal magnetoresistive, CMR)材料所构成。在具体实施例中，介电层120由介电材 料Pr^CaJVIn03(PCMO)所组成。当然，也可使用任何对应用于RRAM堆叠 层100有益处的介电材料。
另外，依据所揭示的原则，所显示的RRAM堆叠层100也包含上、下 缓冲层130a， 130b。更具体的来说，下缓冲层130a设置于介于底部电极层 110a及中间介电层120之间的位置，而上缓冲层130b设置于介于中间介电 层120及顶部电极层110b之间的位置。在图1所显示的实施例中，缓冲层 130a， 130b均由镍酸镧(LaNiO3,LNO)材料所形成。利用在电极层110a， 110b 与介电层120之间插入LNO缓冲层130a， 130b的方法，RRAM堆叠层100 的电阻率被高度地提升。例如，如以下更详细的说明，利用如上所述的独特 的堆叠层结构进行测试，结果可得到比传统的电极层/介电层/电极层RRAM 堆叠层结构超过将近100倍的电阻率。RRAM堆叠层100的电阻率之所以能 够获得改善的原因，相信是因为改善了 LNO缓冲层130a， 130b与PCMO介 电层120之间的界面同调性(interface coherence)所致。在经过测试分析后， 一个发明实施例中具有LNO缓冲层的RRAM堆叠层，其缓冲层与PCMO介 电层之间的界面具有比在传统不具有LNO缓冲层的RRAM堆叠层中介于金属电极层与PCMO介电层之间的界面更平坦的表面型态图(topography)。
图2说明形成图1中所显示的RRAM堆叠层的制造过程。工艺起始于 利用如上所述的导电材料形成底部电极层110a。接着下一步，直接在底部电 极层110a上形成底部缓冲层130a。如之前所论述的，虽然缓冲层以LNO作 说明，但也可使用任何能够提供如上所述使界面获得改善的材料。接着下一 步，直接在下缓冲层130a上形成中间介电层120。在此实施例中，PCMO介 电材料再次被使用。
一旦中间介电层120形成，工艺的下一步可直接在中间介电层120上形 成上缓冲层130b。然而，需要注意的是，所公开的构造并不需要同时形成下 及上缓冲层130a、 130b以得到改进的RRAM堆叠层。即使仅形成两层缓冲 层中的其中一层，也至少可使介电层的表面的表面形貌图获得改进，而能够 增加最终完成的RRAM堆叠层100的电阻率。在形成上缓冲层130b后，如 果需要，工艺的下一步为直接在上缓冲层130b上形成顶部电极层110b。 一 旦形成所要的RRAM堆叠层100后，基底可通过如传统的黄光技术予以图 案化以及蚀刻，以形成最终的RRAM堆叠层100。需要注意的是，上述所讨 论的制造过程包含为简化说明而在本文中省略的额外的步骤。
如上所述，所形成的RRAM堆叠层的增加的电阻率是由于在中间介电 层的周围形成缓冲层所致。利用改进这些材料层之间的同调性，这些界面的 平滑表面形貌图可增加电阻率。因此，尽管在此所公开的例子是利用LNO 缓冲层形成于PCMO介电层上，也可使用其它材料形成于PCMO介电层上。 但更明确的说，可以通过形成工艺(如沉积工艺)控制缓冲层沿位向 (orientation)形成于底部电极层上。接着，具有与缓冲层相同的晶格结构的介 电层的位向也自动对准于缓冲层，并直接形成于邻接缓冲层的位置。若 RRAM堆叠层中有使用上缓冲层，则上缓冲层所使用的材料与下缓冲层相 同，且其位向自动对准于介电层。利用上述的制造方式，可增加介电层与一 层或同时两层缓冲层间的同调性，因此RRAM堆叠层的电阻率获得改善。
图3至图6显示不同RRAM堆叠层中电流对电压的曲线(current-voltage curve)的迟滞现象(hysteresis)。明确的说，图3显示在中间介电层与底部和顶 部电极层间不具有缓冲层的传统的RRAM堆叠层的电流对电压的曲线的迟 滞现象。图4显示直接形成于铂(Pt)电极层上，且仅有一层上缓冲层直接形成于PCMO介电层上的RRAM堆叠层的电流对电压的曲线的迟滞现象。图 5显示仅有一层下缓冲层，而PCMO介电层直接形成于其上，且鉑(Pt)电极 层直接形成于介电层上的RRAM堆叠层的电流对电压的曲线的迟滞现象。 图6显示同时具有下及上缓冲层且如三明治结构般的夹住PCMO介电层的 RRAM堆叠层的电流对电压的曲线的迟滞现象。各个迟滞曲线(hysteresis curve)的结果显示至少具有下缓冲层所形成的RRAM堆叠层的电阻率是增加 的，特别是有关于图6中同时具有下及上缓冲层的RRAM堆叠层的迟滞曲 线。
图7显示各种RRAM堆叠层随着设定电压值(V(voltage))的不同所表现 出的电阻值(R(ohm))的关系图，其另外显示了在此所公开那些具有一下缓冲 层或同时具有两层缓冲层所形成的RRAM堆叠层的电阻率(Ron/Roff)的改善 情况(更明确的说，这些图为对应图3至图6中各个RRAM堆叠层的实施 例的迟滞曲线)。
图8显示直接形成于LNO缓冲层上的PCMO介电层随着X-光入射角度 (2 Theta(deg))改变所对应出的X-光绕射强度(I(cps))的关系图。这些图说明了 利用在底部电极上形成一下LNO缓冲层且直接在缓冲层上形成PCMO介电 层的工艺方式，可得以控制PCMO介电层的位向并因而改善其结晶性 (crystallinity)。明确的说，如图8所显示的，当PCMO介电层形成于LNO缓 冲层上时，PCMO介电层所具有的晶格位向(001)为较佳的位向，但是当 PCMO介电层形成于铂电极层上时，PCMO介电层具有不规则的晶格位向(如 位向(llO)及(lll))。另夕卜，这些结果显示PCMO介电层会随着LNO缓冲层 的位向不同而做相同的改变，即使不是较佳的位向(例如，在位向为(002) 的LNO缓冲层上的PCMO介电层的位向为(002))。
虽然本发明已以较佳实施例公开如上，但是其并非用以限定本发明，任 何本领域技术人员在不脱离本发明的精神和范围内，当可做改动与修饰，因 此本发明的保护范围当视随附的权利要求所界定的范围为准。
权利要求
1.一种电阻式存储器装置，包含第一电极层，形成于基底上；第一缓冲层，形成于该第一电极层上，其晶格结构具有第一位向；介电层，形成于该第一缓冲层上，其晶格结构与该第一缓冲层的具有第一位向的晶格结构相同，其中以该介电层形成于该第一缓冲层上的电阻率大于另一以该介电层形成于该第一电极层上的电阻率；以及第二电极层，形成于该介电层上。
2. 如权利要求1所述的电阻式存储器装置，其中该第一电极层以及该第 二电极层包含铂。
3. 如权利要求1所述的电阻式存储器装置，其中该第一缓冲层的位向由 其形成的工艺所控制。
4. 如权利要求1所述的电阻式存储器装置，其中该介电层的晶格结构及 位向于其形成工艺的过程中自动对准于该第一缓冲层的晶格结构及位向。
5. 如权利要求1所述的电阻式存储器装置，其中还包含形成于该介电层 上的第二缓冲层，其中该第二电极层形成于该第二缓冲层上。
6. 如权利要求5所述的电阻式存储器装置，其中该第二缓冲层的晶格结 构及位向于其形成工艺的过程中自动对准于该介电层的晶格结构及位向。
7. 如权利要求1所述的电阻式存储器装置，其中该介电层包含超巨磁阻 材料。
8. 如权利要求7所述的电阻式存储器装置，其中该超巨磁阻材料包含 PiVxCaxMn03材料。
9. 如权利要求8所述的电阻式存储器装置，其中该第一缓冲层包含镍酸镧。
10. 如权利要求1所述的电阻式存储器装置，其中该电阻式存储器装置 是电阻式随机存取存储器堆叠层。
11. 一种电阻式随机存取存储器堆叠结构，包含 第一电极层，形成于基底上；第一缓冲层，形成于该第一电极层上，其中该第一缓冲层具有第一位向 的晶格结构，且该晶格结构由其形成工艺所控制；介电层，包含超巨磁阻材料且形成于该第一缓冲层上，该介电层的晶格 结构中的位向于其形成工艺的过程中自动对准于该第一缓冲层的晶格结构 及位向，其中以该介电层形成于该第一缓冲层上的电阻率大于另一以该介电 层形成于该第一电极层上的电阻率；第二缓冲层，形成于该介电层上，且该第二缓冲层的晶格结构及位向于 其形成工艺的过程中自动对准于该介电层的晶格结构及位向；以及第二电极层，形成于该第二缓冲层上。
12. 如权利要求11所述的电阻式随机存取存储器堆叠结构，其中超巨磁 阻材料包含Pr^CaJVIn03材料。
13. 如权利要求12所述的电阻式随机存取存储器堆叠结构，其中该第一 缓冲层包含镍酸镧。
14. 如权利要求11所述的电阻式随机存取存储器堆叠结构，其中该第一 电极层以及该第二电极层包含铂。
全文摘要
本发明提供一种电阻式存储器装置及电阻式随机存取存储器堆叠结构，该电阻式存储器装置包含第一电极层，形成于基底上；第一缓冲层，形成于该第一电极层上，其晶格结构具有第一位向；介电层，形成于该第一缓冲层上，其晶格结构与该第一缓冲层的具有第一位向的晶格结构相同，其中以该介电层形成于该第一缓冲层上的电阻率，大于另一以该介电层形成于该第一电极层上的电阻率；以及第二电极层，形成于该介电层上。本发明可增加介电层与一层或同时两层缓冲层间的同调性，从而改善RRAM堆叠层的电阻率。
文档编号G11C11/56GK101295763SQ20081000512
公开日2008年10月29日 申请日期2008年1月22日 优先权日2007年4月25日
发明者吴泰伯, 张文渊, 李自强, 邓端理 申请人:台湾积体电路制造股份有限公司