专利名称：纳米晶体器件编程/擦除的方法
技术领域：
本发明涉及一种提高纳米晶体器件耐用性的编程/擦除的方法。
背景技术
目前存储器技术正向提高集成度以及缩小元件尺寸的方向发展，用户使用存储 器时，经常要对存储器进行保存和删除信息并更新资料，因此，就涉及到存储器的编程 (Program)和擦除(Erase)问题。除要求存储器具有高存储能力，低功耗及高可靠性外，对 存储器的耐久性(Endurance)也提出了高要求，所述耐久性即存储器可以经受编程/擦除 循环(P/E cycling)的总次数。例如，闪存一般要求耐久性在1万次到10万次以上，有些 特殊应用(如智能卡，微控制器)甚至要求高于100万次的耐久性。
通常，存储器都是由晶体单元组织成的，请参阅图1，图1是一种现有技术的纳米 晶体(Nanocrystal)的结构示意图。所述纳米晶体包括衬底11、设置于所述衬底11的漏极 12、源极13、隧穿氧化层(Tunneling Oxide) 14、栅极18以及设置与所述栅极18和所述隧 穿氧化层14之间的多晶硅(Polysilicon)层17、高温氧化物(High Temperature Oxide, HT0)层16、电荷捕获层15。优选的，所述电荷捕获层15是氮化硅内嵌纳米硅晶体(Si-NCs) 层。
当对所述纳米晶体进行编程时，在所述栅极18上施加偏压Vgp、所述漏极12上施 加偏压Vdp、所述源极13上施加偏压Vsp、所述衬底11上施加偏压Vsp。在偏压作用下，即 会产生大的沟道电流，且所述漏极12或者所述源极13端被高沟道电场所加速而产生热电 子，其动能足可克服所述隧穿氧化层14的能量阻碍，再加上所述栅极18上施加的偏压，使 得热电子从所述漏极12或者所述源极13端注入所述电荷捕获层15中，从而在接近所述漏 极12或者所述源极13端上方的电荷捕获层15中局部性地存储。
当对所述纳米晶体进行擦除时，在所述栅极18上施加偏压Vge、所述漏极12上施 加偏压Vde、所述源极13上施加偏压Vse、所述衬底11上施加偏压Vse。在偏压作用下，所 述衬底11与所述栅极18之间形成电压差，从而建立一个大的电场，并可以利用负栅极电压 F-N隧穿效应使电子从所述电荷捕获层15中拉出至沟道中。
请参阅图2，图2是现有技术的纳米晶体的编程控制电压和擦除控制电压的示意 图。由图可见，在一个编程或者擦除周期内，所述编程控制电压或者擦除控制电压保持不变 (mono pulse)，即在编程或者擦除开始的时间时，会产生较大的瞬间沟道电场。当对所述纳 米晶体的编程/擦除循环次数增加时，所述纳米晶体的编程阈值电压(Vtp)和擦除阈值电 压(Vte)快速升高，如图3所示，所述纳米晶体的耐用性较差。发明内容
本发明的目的在于提供一种能够提高耐用性的纳米晶体器件编程/擦除的方法。
一种纳米晶体器件编程/擦除的方法，所述纳米晶体器件的编程控制电压或者擦 除控制电压幅值渐变升高。
本发明优选的一种技术方案，所述纳米晶体器件的编程控制电压或者擦除控制电 压幅值呈阶梯状渐变升高。
本发明优选的一种技术方案，所述纳米晶体器件的编程控制电压或者擦除控制电 压幅值线性渐变升高。
本发明优选的一种技术方案，所述纳米晶体器件为纳米晶体存储器。
本发明优选的一种技术方案，所述纳米晶体为半导体或金属纳米晶。
与现有技术相比，本发明的方法将纳米晶体器件的编程控制电压或者擦除控制电 压渐变升高，从而使得施加在所述纳米晶体的沟道电场渐变升高，当对所述纳米晶体的编 程/擦除循环次数增加时，所述纳米晶体的编程阈值电压和擦除阈值电压保持稳定，从而 提高了所述纳米晶体的耐用性。
图1是一种现有技术的纳米晶体的结构示意图。
图2是现有技术的纳米晶体的编程控制电压和擦除控制电压的示意图。
图3是现有技术的纳米晶体的编程阈值电压和擦除阈值电压随编程/擦除循环次 数的变化趋势图。
图4是本发明的纳米晶体的编程控制电压和擦除控制电压的示意图。
图5是本发明的纳米晶体的编程阈值电压和擦除阈值电压随编程/擦除循环次数 的变化趋势图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步 的详细描述。
本发明的纳米晶体器件的编程控制电压或者擦除控制电压渐变升高。请参阅图4， 图4是本发明的纳米晶体的编程控制电压和擦除控制电压的示意图。所述纳米晶体器件的 编程控制电压或者擦除控制电压呈阶梯状渐变升高。当对所述纳米晶体进行编程时，在所 述栅极18上施加偏压Vgp、所述漏极12上施加偏压Vdp、所述源极13上施加偏压Vsp、所述 衬底11上施加偏压Vsp。通常，所述衬底偏压Vsp为0，所述源极13偏压Vsp或者所述漏 极12偏压Vdp中的一个为0，因此，所述栅极18与所述源极13或者所述栅极18与所述漏 极12之间形成编程控制电压，所述编程控制电压呈阶梯状渐变升高，如图所示。在所述偏 压作用下，编程开始一段时间内，所述源极13端产生较小的沟道电场，电子在所述较小的 沟道电场下加速，然后，所述偏压作用阶段性逐步增大，所述源极13端产生的沟道电场也 阶段性逐步增大，最终使得热电子从所述漏极12或者所述源极13端注入所述电荷捕获层 15中，从而在接近所述漏极12或者所述源极13端上方的电荷捕获层15中局部性地存储。
当对所述纳米晶体进行擦除时，在所述栅极18上施加偏压Vge、所述漏极12上施 加偏压Vde、所述源极13上施加偏压Vse、所述衬底11上施加偏压Vse。通常，所述衬底偏 压Vsp、所述源极13偏压Vsp、所述漏极12偏压Vdp为0，因此，所述栅极18与所述衬底11 之间形成擦除控制电压，所述擦除控制电压呈阶梯状渐变升高。在所述擦除控制电压作用 下，所述衬底11与所述栅极18之间逐步形成较大的电压差，从而逐步建立一个大的电场，并可以利用负栅极电压F-N隧穿效应使电子从所述电荷捕获层15中拉出至沟道中。
与现有技术相比，本发明的方法将纳米晶体器件的编程控制电压或者擦除控制电 压渐变升高，即在一个编程或者擦除周期内，所述编程控制电压或者擦除控制电压分阶段 逐步升高(multiple stress)，从而降低了编程/擦除初期隧穿氧化层上的瞬态电场，同时 保持相当的存储窗口。当对所述纳米晶体的编程/擦除循环次数增加时，所述纳米晶体的 编程阈值电压和擦除阈值电压保持稳定，如图5所示，从而提高了所述纳米晶体的耐用性。
在上述的纳米晶体器件编程/擦除的方法中，所述纳米晶体器件的编程控制电压 或者擦除控制电压呈阶梯状渐变升高，但并不限于上述实施方式所述，所述纳米晶体器件 的编程控制电压或者擦除控制电压也可线性渐变升高。
本发明的纳米晶体器件编程/擦除的方法也可以应用在其他晶体器件的编程/擦 除过程中，并不限于上述实施方式所述。
本发明的纳米晶体器件可以为闪存、智能卡，微控制器或者其他具有存储功能的 晶体存储器。
本发明的纳米晶体可以为半导体或金属纳米晶。
在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应 当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。
权利要求
1.一种纳米晶体器件编程/擦除的方法，其特征在于，所述纳米晶体器件的编程控制 电压或者擦除控制电压幅值渐变升高。
2.如权利要求1所述的纳米晶体器件编程/擦除的方法，其特征在于，所述纳米晶体器 件的编程控制电压或者擦除控制电压幅值呈阶梯状渐变升高。
3.如权利要求1所述的纳米晶体器件编程/擦除的方法，其特征在于，所述纳米晶体器 件的编程控制电压或者擦除控制电压幅值线性渐变升高。
4.如权利要求1到3中任意一项所述的纳米晶体器件编程/擦除的方法，其特征在于， 所述纳米晶体器件为纳米晶体存储器。
5.如权利要求1到3中任意一项所述的纳米晶体器件编程/擦除的方法，其特征在于， 所述纳米晶体为半导体或金属纳米晶。
全文摘要
本发明涉及一种纳米晶体器件编程/擦除的方法，所述纳米晶体器件的编程控制电压或者擦除控制电压幅值渐变升高。本发明的纳米晶体器件编程/擦除的方法能够提高纳米晶体器件的耐用性。
文档编号G11C16/34GK102034539SQ201010519468
公开日2011年4月27日 申请日期2010年10月25日 优先权日2010年10月25日
发明者孔蔚然, 张博, 曹子贵, 王永 申请人:上海宏力半导体制造有限公司