专利名称：存储器及其读取方法
技术领域：
本发明属于半导体领域，尤其涉及一种嵌入式存储器及其读取方法。
背景技术：
半导体存储器中最小的存储单位是由一个双稳态半导体电路或一个MOS晶体管构成的存储位，存储位中可存储一个二进制代码。由若干个存储位组成一个存储单元区域，然后再由许多存储单元区域以及其它配合单元组成一个存储器。所述配合单元包括位线和字线，以及位线和字线的地址译码器。通过地址译码器控制字线和位线而选中某个存储位进行读写操作，以读出或者存入数据。其中，字线提供写入信号，位线提供选中信号。以常见的闪存(FLASH)存储器为例，闪存(FLASH)存储器中包含由若干行字线和若干列位线组成的网格，其中每根字线和位线的交汇处均有一个闪存存储晶体管构成的存储位。具体的，每个闪存存储晶体管为一个栅极中带有浮栅的MOS晶体管，该MOS晶体管的阈值电压可通过在其栅极上施加电场而被反复改变。对应于浮栅中存在的电荷量的不同，闪存存储晶体管的阈值电压不同。当浮栅中的电子聚集时，闪存存储晶体管的阈值电压就会升高，习惯上认为此时闪存存储晶体管存储的值为“ I ”。当浮栅中电子被释放后，闪存存储晶体管的阈值电压会降低，此时存储单元区域被认为存储的值为“O”。更多闪存相关的情况可以参考专利公开号为CN101771074A的中国专利。为了将闪存存储器的存储位中的存储的数据读出来，可通过检测闪存存储晶体管的浮栅中通过电流或电压的大小来判断。以电流为例，比如若浮栅中通过的电流的峰值在15 u A 20 u A左右浮动，谷值在0 ii A飞ii A左右浮动。可以设定IOyA为基准值，则当电流小于10 y A时，判断存储位中写入的值为“0”，当电流大于10 y A时，判断存储位中写入的值为写入“I”。为了支持这种方式的判断，闪存存储器内除了作为真正的存储外部数据功能的主存储区域，还会包括敏感放大器和基准值区域。主存储区域连接字线被写入外部信号，基准值区域提供固定基准信号(其通常为电流或电压)。敏感放大器感测主存储区域的存储位中通过的电荷量，并将其转化成电流或电压的输出信号，再与基准值区域输出的电流或电压比较，若主存储区域的信号大于基准信号，则将所比较的主存储区域的存储位存储的值读为“1”，反之则将所存储的值读为“O”。在上述读取方法中，若基准值区域直接提供固定的电流或电压作为基准电流或基准电压，则需要所有存储位产生的电流或电压必须在所有情况下(包括温度、工艺变化和电压)都在固定的电流或电压之上或之下。这对制作存储器的工艺要求是非常苛刻的。尤其当存储容量超过I兆比特时，由于大容量闪存单元特性变化较大，需要一个能与存储单元区域同时变化的基准(基准电流或基准电压)。现有技术中有以下几种办法来提供读取存储单元区域的存储值时的基准电流或者基准电压一种办法是采用一定比例的NMOS或PMOS来模拟存储位的属性，由所述匪OS或PMOS产生的电流或电压作为基准值与存储位进行比较判断。但是由于存储位加工工艺与普通NMOS或PMOS不同，这样的模拟有很大的局限性。
另一种办法是在存储器中提供一部分存储位作为基准值存储区域来产生电流和电压作为基准电流或基准电压。在现有技术中，主要有两种存储器的架构适用于这种方式一种存储器的架构是在存储器中设置基准值存储区域和主存储区域，两者具有相同结构的存储位，但是是各自分开的存储区域。这种方式中，由于基准值存储区域和主存储区域是分开的，在工艺控制中，难以保证两个区域的结构完全相同，也就难以保证在通过电流的时候，两者对电流的浮动因素是一致的。换言之，难以保证基准值的大小相对于写入电流的恒定。另一种存储器的架构是在主存储区域中，选取每一根字线上的由固定位置的位线(Bit Line)控制的存储位作为基准值存储区域。这种方式中，相对于上一种方式来说，能够保证两个区域的结构完全相同。并且，每一根字线相连的存储位中，都能有划入基准值存储区域的存储位。这样能够保证每次写入操作的时候，都有相对较恒定的基准值作为写入信号的判断标准。但是这种方式中，由于每次写入操作都涉及到基准值存储区域，可能会引起基准值的改变，从而影响芯片的性能，如读取速度、可靠性等方面。需要提供一种读取存储器的解决方案，能提供相对较恒定的基准值作为写入信号的判断标准，同时更好的提高存储器读取的效率和稳定性。
发明内容
本发明解决的问题是现有的存储器中，不能兼顾提供恒定的基准值作为写入信号的判断标准和具有较高的读取效率与稳定性的问题。为解决上述问题，本发明提供了一种存储器，包括存储单元区域，分为主存储区域和基准值存储区域，主存储区域和基准值存储区域均包括若干存储位；若干条互相交叉的字线和位线，所述每条字线和每条位线的交叉处连接一个存储位，所述字线分为主存储字线和基准值字线，所述主存储字线将外部写入信号存入主存储区域的存储位，所述基准值字线将基准信号存入基准值存储区域的存储位；读出单元，所述读出单元测量所述主存储区域的存储位的存储值以及与所测量的所述主存储区域的存储位对应的基准值存储区域的存储位的存储值的平均值，并比较测量得到的所述主存储区域的存储位的存储值与所述基准值存储区域的存储位的存储值的平均值的大小，从而读出主存储区域的存储位的存储值。可选的，所述存储器为闪存存储器，每个存储位由闪存晶体管构成。可选的，包括所述闪存晶体管具有浮栅，所述存储值为浮栅中通过的电荷量；所述读出单元包括敏感放大器和转换单元，所述敏感放大器测量所述浮栅中通过的电荷量，所述转换单元将所述电荷量转化为电压信号或者电流信号。可选的，所述基准值字线为2 8条。可选的，所述基准值字线为最靠近读出单元的至少两条连续的字线。可选的，所述存储器还包括控制电路单元。本发明的技术方案还提供了一种如上所述的存储器的读取方法，包括
所述读出单元判断所述主存储区域的存储位的存储值大于基准值存储区域的存储位的存储值，则判断所述主存储区域的存储位的值为“ I” ；所述读出单元判断所述主存储区域的存储位的存储值小于基准值存储区域的存储位的存储值，则判断所述主存储区域的存储位的值为“O”。可选的，所述基准值字线为偶数条；判断第偶数条所述主存储字线连接的存储位时，使用第偶数条所述基准值字线连接的存储位输出的基准值；判断第奇数条所述主存储字线所连的存储位时，使用第奇数条基准值字线的连接的存储位输出的基准值的平均值。可选的，所述基准值字线为a条，所述a大于等于2，对应的，将所述主存储字线分为a个连续不重复的部分，每条基准值字线对应一个部分的主存储字线；判断某条主存储字线连接的存储位的值时，使用其对应的基准值字线连接的存储位输出的基准值的平均值。与现有技术相比，本发明具有以下优点本发明提供一种存储器的结构和存储器的读取方法，所述存储器中包括主存储区域和用于产生读取电路参考点的基准值存储区域，其中基准值存储区域采用与主存储区域在一起的一个独立的基准扇区，这样所述基准值存储区域与主存储区域随工艺和温度做相同趋势的变化，特性可以保持一致。而又由于所述基准值存储区域是独立的，其在实际使用中不会被反复改写，因此产生的电路参考点是不会随时间改变的，建立在这种存储区域划分方式上的存储器读取方法能保证存储器准确稳定的工作。并且，所述电路参考点是取多个基准单元的平均值来产生的，这样电路参考点的大小能始终处于大容量闪存单元特性变化范围的中间，可以大大减少对工艺的要求和电路设计的复杂性。
图1是本发明的实施例中提供的一种存储器的结构示意图；图2是本发明的实施例中提供的一种存储晶体管的结构示意图；图3是本发明的实施例中提供的一种存储器中的读出单元对存储值的处理过程的不意图；图4是本发明的实施例中提供的一种将存储值转换成电流信号进行比较的电路示意图；图5是本发明的实施例中提供的一种将存储值转换成电压信号进行比较的电路示意图。
具体实施例方式为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。本发明提供的一种存储器的结构如图1所示，其包括存储单元区域(未标示)、存储单元区域外围的位线(未标示)和字线、控制电路单元和读出单元。其中存储单元区域包括主存储区域和基准值存储区域，所述存储单元区域由若干存储位(未图示)构成。所述存储单元区域的外围具有η条字线和m条位线，字线为WL1、WL2、WL3、……、孔11，位线为乩1、81^2、81^3、……,BLm0字线和位线互相交叉，每条字线和每条位线的交叉处连接一个存储位。所述字线分为主存储字线和基准值字线，设定字线中的2至8条作为基准值字线，其它的为主存储字线。主存储字线和位线交叉处所连接的存储位构成主存储区域，基准值字线和位线交叉处所连接的存储位构成基准值存储区域。所述主存储字线将外部写入信号存入主存储区域，所述基准值字线将基准信号存入基准值存储区域。本实施例中存储单元区域包括呈阵列排列的若干个快闪(Flash)存储晶体管。具体的，所述存储晶体管如图2所示，其包括位于半导体基底100中的漏极2和源极3，以及位于半导体基底100表面的叠栅结构4,自半导体基底100表面起,从下至上，所述叠栅结构4依次为栅介质层40、浮栅41、薄氧化层42和控制栅43。所述漏极2连接字线WL，所述叠栅结构4中的控制栅43连接至位线BL，所述源极3通过一个电容接地，所述源极也可以是连接驱动。所述字线WL提供高压，所述位线BL提供低压。当外部信号通过字线WL写入数据时，电荷注入浮栅。一般情况下，认为向浮栅中注入电荷或者注入较多的电荷表示写入“1”，没有注入电荷或者注入较少的电荷表不“O”。由于浮栅中的电荷的多少决定了存储MOS阈值电压的大小，在固定的偏置电流或电压下，所述浮栅的电荷量不同，会使得所述存储位会表现出不同的电压或电流。为了将存储位中的存储数据(“O”和“I”)读取出来，一般采用敏感放大器来感测存储位中的电流或电压，并根据感测到的存储位中的电流或电压与参考电流或参考电压的相对关系来判断存储位中的存储数据是什么(“O”或“I”)。所述读出单元测量所述主存储区域的存储位的存储值和对应的基准值存储区域的存储位中存储值的平均值，并比较两者的大小。其中，所述被测量的主存储区域的存储位和基准值存储区域的存储位具有对应关系，在读取某条主存储字线连接的存储位的值时，读取其对应的基准值字线连接的存储位(一般为多个存储位)输出的基准值的平均值。比如若所述基准值字线为a条，所述a大于等于2，对应的，将所述主存储字线分为a个连续不重复的部分，每条基准值字线对应一个部分的主存储字线；判断某条主存储字线连接的存储位的值时，使用其对应的基准值字线连接的存储位输出的基准值的平均值。
或者，所述基准值字线为偶数条；判断第偶数条所述主存储字线连接的存储位时，使用第偶数条所述基准值字线连接的所有存储位输出的基准值的平均值；判断第奇数条所述主存储字线所连的存储位时，使用第奇数条基准值字线的连接的所有存储位输出的基准值的平均值。在本实施例中，所述读出单元包括敏感放大器和转换单元,所述读出单元对存储值的处理过程如图3所示，其包括电荷量获取、电荷量转换、转换值比较和读值输出，具体过程为在所述电荷量获取阶段通过敏感放大器获取得到主存储区域的存储位的存储值和所对应的基准值存储区域的存储位的存储值的平均值，再通过转换单元将两个值转换为电流或者电压，然后比较两个区域对应的电流或者电压的大小，根据比较结果得到读值且输出读值。在本实施例中，所述存储值为闪存晶体管的浮栅中的电荷量。获取到电荷量后，分别将主存储区域和基准值存储区域的闪存晶体管的浮栅中的电荷量转化成电流或者电压信号，然后将两者比较，根据比较值输出读值(“O”或“I”)。其中，一种实现将存储值转换成电流信号后进行比较的电路如图4所示，其包括PMOS晶体管M1UPM0S晶体管M12、NM0S晶体管M13，电流比较器100，以及电流源Iref。主存储区域的闪存晶体管CLl的浮栅中的电荷量和基准值存储区域的闪存晶体管的浮栅中的电荷量分别表现为流经闪存晶体管CLl的电流Icell和电流源的基准电流Iref。其中，基准值存储区域的电流为所读取的基准值存储区域内的存储位的电流的平均值，可把基准电流看做为固定不变的，故表现为电流源Iref。PMOS晶体管Mil、PMOS晶体管M12构成一个电流镜，其输入输出比为1:1，即电流Icell等于12。其中，电流镜的作用为把闪存晶体管CLl的电流镜像过来与基准电流比较。NMOS晶体管M13的栅极用于输入偏置电压，其作用相当于在闪存晶体管CLl的漏极加固定电压以产生电流。电流比较器100对电流Icell(等于12)和电流源的基准电流Iref进行比较。如果流经闪存晶体管CLl的电流Icell(等于12)大于电流源的基准电流Iref，则判断闪存晶体管CLl保存的数据值为1，输出电压VOUTl输出为I ;如果流经闪存晶体管CLl的电流Icell (等于12)小于电流源的基准电流Iref，则判断闪存晶体管CLl的保存的数据值为0，输出电压VOUTl输出为O。—种实现将存储值转换成电压信号的电路如图5所示，包括电阻R11、电阻R12，电压比较器200，以及电流源Iref。同前面类似的，主存储区域的闪存晶体管CL2的浮栅中的电荷量和基准值存储区域的闪存晶体管的浮栅中的电荷量分别表现为流经闪存晶体管CL2的电流Icell和电流源的基准电流Iref。所述电阻Rll和电阻R12的阻值相等。电压比较器200对电流Icell和电流源的基准电流Iref进行比较。具体地说，如果流经闪存晶体管CL2的电流Icell大于电流源的基准电流Iref，电压比较器200的负极输入端电压小于正极输入端电压，则判断闪存晶体管CL2保存的数据值为1，输出电压V0UT2输出为I ;如果流经闪存晶体管CL2的电流Icell小于电流源的基准电流Iref，电压比较器的负极输入端电压大于正极输入端电压，则判断闪存晶体管CL2的保存的数据值为0，输出电压V0UT2输出为I。所述控制电路单元为存储器各个部分提供需要的电源信号。继续参考图2所示，所述控制电路单元分别向基准值字线、主存储字线、位线和读出单元提供电源信号。具体的，其由存储器中的功能电路模块来实现，可以是存储器内部结构中的一块或者多块结构共同实现。本发明还提供了一种对上述存储器的读取方法，其包括将存储单元区域分为主存储区域和基准值存储区域，所述划分是由划分存储器的字线为主存储字线和基准值字线来进行的。所述主存储区域由主存储字线将外部写入信号存入，所述基准值存储区域由基准值字线将基准信号存入。设定所述基准值字线为a条，所述a为大于等于2的自然数，对应的，将所述主存储字线分为a个连续不重复的区域，每条基准值字线对应一个主存储字线部分；选择最靠近所述敏感放大器的a条字线作为基准值字线，这样建立时间快，可以提高芯片读速度。判断某区域主存储字线连接的存储位的值时，使用其对应的基准值字线连接的存储位输出的基准值的平均值作为电路参考点。具体的，在本实施例中，将所述主存储字线按照排列顺序分为第奇数条的区域和第偶数条的区域。设定所述基准值字线为偶数条，本实施例中为2条；判断第奇数条所述主存储字线所连的存储位时，使用基准值字线的第I行连接的存储位输出的基准值的平均值；
判断第偶数条所述主存储字线连接的存储位时，使用所述基准值字线的第2行连接的存储位输出的基准值的平均值。所述根据不同主存储字线选择不同的基准值字线连接的存储位来比较的设定是通过控制电路进行的。所述读出单元判断所述主存储区域的存储位的存储值大于所对应的基准值存储区域的存储位的存储值的平均值，则判断所述主存储区域的存储位的值为“I” ；所述读出单元判断所述主存储区域的存储位的存储值小于所对应的基准值存储区域的存储位的存储值的平均值，则判断所述主存储区域的存储位的值为“O”。大容量闪存单元特性变化较大，需要一个能与主存储区域的存储晶体管同时变化的基准。本发明在上述实施例中提供了一种存储器的结构和存储器的读取方法，所述存储器中包括主存储区域和用于产生读取电路参考点的基准值存储区域，其中基准值存储区域采用与主存储区域在一起的一个独立的基准扇区，这样所述基准值存储区域与主存储区域的存储晶体管随工艺和温度做相同趋势的变化，特性可以保持一致。由于所述基准值存储区域又是独立的，其在实际使用中不会被反复改写，因此产生的电路参考点是不会随时间改变的，建立在这种存储区域划分方式上的存储器读取方法能保证存储器准确稳定的工作。并且，所述电路参考点是取多个基准单元的平均值来产生的，这样电路参考点的大小能始终处于大容量闪存单元特性变化范围的中间，可以大大减少对工艺的要求和电路设计的复杂性。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.一种存储器，其特征在于，包括 存储单元区域，分为主存储区域和基准值存储区域，主存储区域和基准值存储区域均包括若干存储位； 若干条互相交叉的字线和位线，每条字线和每条位线的交叉处连接一个存储位，所述字线分为主存储字线和基准值字线，所述主存储字线将外部写入信号存入主存储区域的存储位，所述基准值字线将基准信号存入基准值存储区域的存储位； 读出单元，所述读出单元测量所述主存储区域的存储位的存储值以及与所测量的所述主存储区域的存储位对应的基准值存储区域的存储位的存储值的平均值，并比较测量得到的所述主存储区域的存储位的存储值与所述平均值的大小，从而读出主存储区域的存储位的值。
2.如权利要求1所述的存储器，其特征在于，所述存储器为闪存存储器，每个存储位由闪存晶体管构成。
3.如权利要求2所述的存储器，其特征在于，包括 所述闪存晶体管具有浮栅，所述存储值为浮栅中通过的电荷量； 所述读出单元包括敏感放大器和转换单元，所述敏感放大器测量所述浮栅中通过的电荷量，所述转换单元将所述电荷量转化为电压信号或者电流信号。
4.如权利要求1所述的存储器，其特征在于，所述基准值字线为21条。
5.如权利要求1所述的存储器，其特征在于，所述基准值字线为最靠近读出单元的至少两条连续的字线。
6.如权利要求1所述的存储器，其特征在于，所述存储器还包括控制电路单元。
7.一种存储器的读取方法，所述存储器为如权利要求1至6中任一项所述的存储器，其特征在于，所述读取方法包括 若所述读出单元判断所述主存储区域的存储位的存储值大于所述平均值，则判定所述主存储区域的存储位的值为“I” ； 若所述读出单元判断所述主存储区域的存储位的存储值小于所述平均值，则判定所述主存储区域的存储位的值为“O”。
8.如权利要求7所述的读取方法，其特征在于，所述基准值字线为偶数条； 判断第偶数条所述主存储字线连接的存储位时，使用第偶数条所述基准值字线连接的所有存储位输出的基准值的平均值； 判断第奇数条所述主存储字线所连的存储位时，使用第奇数条基准值字线的连接的所有存储位输出的基准值的平均值。
9.如权利要求7所述的读取方法，其特征在于，所述基准值字线为a条，所述a大于等于2，对应的，将所述主存储字线分为a个连续不重复的部分，每条基准值字线对应一个部分的主存储字线； 判断某条主存储字线连接的存储位的值时，使用其对应的基准值字线连接的所有存储位输出的基准值的平均值。
全文摘要
一种存储器及其读取方法，所述存储器包括存储单元区域，分为包括若干存储位的主存储区域和基准值存储区域；若干条互相交叉的字线和位线，每个交叉处连接一个存储位，所述字线分为将外部写入信号存入主存储区域的存储位的主存储字线和将基准信号存入基准值存储区域的存储位的基准值字线；读出单元，所述读出单元测量所述主存储区域的存储位的存储值以及与所测量的所述主存储区域的存储位对应的基准值存储区域的存储位的存储值的平均值，并比较两者的大小，从而读出主存储区域的存储位的存储值。这样所述基准值存储区域与主存储区域随工艺和温度做相同趋势的变化，特性可以保持一致，并且可以大大减少对工艺的要求和电路设计的复杂性。
文档编号G11C7/12GK103065668SQ20121056799
公开日2013年4月24日 申请日期2012年12月24日 优先权日2012年12月24日
发明者肖军 申请人:上海宏力半导体制造有限公司