技术特征：
1.一种含有至少一堆叠在一半导体衬底(0)上第一存储层(10)的紧凑型三维存储器（3D-MC），该第一存储层的特征在于含有：一连续且导电的第一x地址线(11a)；一将该第一x地址线(11a)与该半导体衬底(0)耦合的接触通道孔(13ac或5a)；一连续且导电的y地址线(12a)，一第一存储器件(1aa)形成在该y地址线(12a)与该第一x地址线(11a)的交叉处；一连续且导电的第一控制线(17a)，一第一开关器件(3aa)形成在该第一控制线(17a)与该第一x地址线(11a)的交叉处，并介于该第一存储器件(1aa)和该接触通道孔(13ac或5a)之间；该第一开关器件(3aa)在第一模式下阻挡该第一x地址线(11a)中的电流流动，在第二模式下允许该第一x地址线(11a)中的电流流动。2.根据权利要求1所述的存储器，其特征还在于：该第一存储器件(1aa)是一二端口器件。3.根据权利要求1所述的存储器，其特征还在于：该第一开关器件(3aa)是一三端口器件。4.根据权利要求1所述的存储器，其特征还在于含有：一位于该第一存储层(10)中、连续且导电、与该第一x地址线(11a)基本平行但分开的第二x地址线(11c)，该第二x地址线(11c)通过该接触通道孔(13ac)与该半导体衬底(0)耦合；一位于该第一存储层(10)中、连续且导电的第二控制线(17b)，一第二开关器件(3cb)形成在该第二控制线(17b)与该第二x地址线(11c)交叉处；该第二开关器件(3cb)在第三模式下阻挡该第二x地址线(11c)中的电流流动，在第四模式下允许该第二x地址线(11c)中的电流流动。5.根据权利要求4所述的存储器，其特征还在于：相邻所述接触通道孔(13ac,13eg)之间含有至少一互连线。6.根据权利要求1所述的存储器，其特征还在于含有：一位于高于该第一存储层(10)的第二存储层(20)中、连续且导电、与该第一x地址线(11a)基本平行的第三x地址线(21a)，该第三x地址线(21a)通过该接触通道孔(5a)与该半导体衬底(0)耦合；一位于该第二存储层(20)中、连续且导电的第三控制线(27)，一第三开关器件(4a)形成在该第三x地址线(21a)与该第三控制线(27)交叉处；该第三开关器件(4a)在第五模式下阻挡该第三x地址线(21a)中的电流流动，在第六模式下允许该第三x地址线(21a)中的电流流动。7.根据权利要求1所述的存储器，其特征还在于：该第一x地址线(11a)在与该y地址线(12a)的交叉处含有重掺杂的半导体材料(110)，在与该第一控制线(17a)的交叉处含有轻掺杂的半导体材料(160)。8.根据权利要求1所述的存储器，其特征还在于：该第一x地址线(11a)在与该y地址线(12a)的交叉处含有一高层导体薄膜(112)和一低层半导体薄膜(116)，在与该第一控制线(17a)的交叉处含有该低层半导体薄膜(116)。9.根据权利要求1所述的存储器，其特征还在于：该第一x地址线(11a)在与该y地址线(12a)的交叉处含有金属材料(110)，在与该第一控制线(17a)的交叉处含有半导体材料(160)。10.根据权利要求1所述的存储器是一三维掩膜编程只读存储器（3D-MPROM），其特征还在于：所述开关器件的中间膜(180)是所有3D-MPROM存储器件(12a-12d)中最薄的存储膜(130a)。