1.一种非易失性存储单元的控制方法，包括：
于一非易失性存储单元的一电荷捕捉介电层上施加一电荷密度来改变该非易失性存储单元的一浮栅的一第一电荷密度，藉以控制该非易失性存储单元的写入与擦除；
其中，该电荷密度比位于该电荷捕捉介电层的一第二电荷密度还大，且该浮栅和该非易失性存储单元皆是平面结构。
2.根据权利要求1所述的非易失性存储单元的控制方法，更包括以该写入操作通过改变该第一电荷密度，使其从一净正电荷密度值(net positive charge density value)变成一更负值(more negative)，来增加该非易失性存储单元的一阈值电压(threshold voltage)。
3.根据权利要求1所述的非易失性存储单元的控制方法，更包括该擦除操作通过改变该第一电荷密度，使其变成具有更正值(more positive)的一净正电荷密度值，来降低该非易失性存储单元的一阈值电压。
4.根据权利要求1所述的非易失性存储单元的控制方法，更包括：在该擦除操作和该写入操作任一者之前，以一初始写入操作(initial program operation)改变该非易失性存储单元的一初始状态(initial state)，使该电荷捕捉介电层具有该第二电荷密度。
5.根据权利要求1所述的非易失性存储单元的控制方法，更包括：在该擦除操作和该写入操作任一者之前，以一初始擦除操作(initial erase operation)改变该非易失性存储单元的一初始状态，使该电荷捕捉介电层具有该第二电荷密度。
6.根据权利要求1所述的非易失性存储单元的控制方法，更包括：在该擦除操作和该写入操作任一者之前，在该非易失性存储单元上进行一初始写入操作，使该电荷捕捉介电层具有一负值电荷密(negative charge density)，并使该浮栅具有一非负值电荷密度(nonnegative charge density)。
7.根据权利要求1所述的非易失性存储单元的控制方法，更包括：在该非易失性存储单元上进行一初始擦除操作，使该电荷捕捉介电层具有一负值电荷密，并使该浮栅具有一正值电荷密度(positive charge density)。
8.根据权利要求1所述的非易失性存储单元的控制方法，其中该非易失性存储单元包括：
一半导体基材，具有位于该半导体基材中具有一源极区和一漏极区的一表面，其中该源极区和该漏极区被一通道区所分离；
多层叠层结构(multilayer stack)，位于通道区上方，且该多层叠层结构包括位于该半导体基材的该表面上方，且位于该通道区上方，的一第一隧穿势垒结构(tunneling barrier)；位于该隧穿势垒结构上方，且位于该通道区上方的一浮栅；以及
一电荷捕捉介电层，位于该浮栅的上方，且位于通道区上方；以及
一上方导体层，位于该多层叠层结构上方，且位于该通道区上方。
9.根据权利要求8所述的非易失性存储单元的控制方法，其中该电荷捕捉介电层是该多层叠层结构中唯一的一电荷捕捉层。
10.根据权利要求1所述的非易失性存储单元的控制方法，其中该非易失性存储单元上的该写入操作和该擦除操作，改变该非易失性存储单元的该电荷捕捉介电层的该第二电荷密度不超过50％。
11.根据权利要求1所述的非易失性存储单元的控制方法，更包括：在该非易失性存储单元上进行一额外的写入操作，通过施加具有一第二写入电压强度(voltage magnitude)的一第二写入偏压安排(bias arrangement)来改变该电荷捕捉介电层的该第二电荷密度，其中该第二写入电压强度大于该写入操作的一第一写入电压强度。
12.根据权利要求1所述的非易失性存储单元的控制方法，更包括：在该非易失性存储单元上进行一额外的写入操作，通过施加具有一第二写入持续时间(program duration)的一第二写入偏压安排来改变该电荷捕捉介电层的该第二电荷密度，其中该第二写入持续时间大于该写入操作的一第一写入持续时间。
13.根据权利要求1所述的非易失性存储单元的控制方法，更包括：在该非易失性存储单元上进行一额外的擦除操作，通过施加具有一第二擦除电压强度的一第二擦除偏压安排来改变该电荷捕捉介电层的该第二电荷密度，其中该第二擦除电压强度大于该擦除操作的一第一擦除电压强度。
14.根据权利要求1所述的非易失性存储单元的控制方法，更包括： 在该非易失性存储单元上进行一额外的擦除操作，通过施加具有一第二擦除持续时间(program duration)的一第二擦除偏压安排来改变该电荷捕捉介电层的该第二电荷密度，其中该第二擦除持续时间大于该擦除操作的一第一擦除持续时间。
15.一种非易失性存储单元，包括：
一半导体基材，具有一表面与位于该半导体基材中且被一通道区所分离的一源极区和一漏极区；
一多层叠层结构，位于该通道区上方，该多层叠层结构包括位于该半导体基材的该表面上方，且位于该通道区上方的一第一隧穿势垒结构；位于该隧穿势垒结构上方且位于该通道区的上方的一浮栅；以及位于该浮栅上方，且位于该通道区的上方的一电荷捕捉介电层；其中，该浮栅和该电荷捕捉介电层是平面结构；
一上方导体层，位于该多层叠层结构上方，且位于该通道区的上方；以及
控制电路，通过于该电荷捕捉介电层上施加比一第二电荷密度还大的一电荷密度，来使该写入操作与该擦除操作改变该浮栅的一第一电荷密度，进而控制该非易失性存储单元上的一写入操作和一擦除操作。
16.根据权利要求15所述的非易失性存储单元，其中被该控制电路所控制的该写入操作，是通过改变该第一电荷密度，使其从一净正电荷密度值变成一更负值，来增加该非易失性存储单元的一阈值电压。
17.根据权利要求15所述的非易失性存储单元，其中被该控制电路所控制的该擦除操作，是通过改变该第一电荷密度，使其变成具有更正值的一净正电荷密度值，来降低该非易失性存储单元的一阈值电压。
18.根据权利要求15所述的非易失性存储单元，其中该非易失性存储单元在该擦除操作和该写入操作任一者之前，具有一初始状态；且此一控制电路在该擦除操作和该写入操作任一者之前，控制一初始写入操作以改变该非易失性存储单元的该初始状态，使得该电荷捕捉介电层具有该第二电荷密度。
19.根据权利要求15所述的非易失性存储单元，其中该非易失性存储单元在该擦除操作和该写入操作任一者之前，具有一初始状态；且此一 控制电路在该擦除操作和该写入操作任一者之前，控制一初始擦除操作以改变该非易失性存储单元的该初始状态，使得该电荷捕捉介电层具有该第二电荷密度。
20.根据权利要求15所述的非易失性存储单元，其中该非易失性存储单元在该擦除操作和该写入操作任一者之前，具有一初始状态；且此一控制电路在该擦除操作和该写入操作任一者之前，控制一初始写入操作，使该电荷捕捉介电层具有一负值电荷密度，并使该浮栅具有一非负值电荷密度。
21.根据权利要求15所述的非易失性存储单元，其中该非易失性存储单元在该擦除操作和该写入操作任一者之前，具有一初始状态；且此一控制电路在该擦除操作和该写入操作任一者之前，控制一初始擦除操作，使该电荷捕捉介电层具有一负值电荷密度，并使该浮栅具有一正值电荷密度。
22.根据权利要求15所述的非易失性存储单元，其中该电荷捕捉介电层是该多层叠层结构中唯一的一电荷捕捉层。