技术特征：
技术总结
本发明的非易失性存储装置包括：多条位线；多条字线；存储单元阵列，其具有多个存储单元，各个所述存储单元包括非易失性存储元件，并且多个所述存储单元分别被布置在所述多条位线与所述多条字线的多个交叉部处；基准电压生成电路，其生成读出基准电压，所述读出基准电压充当用于判别存储于所述存储单元上的数据值的基准；读出电路，其在电流限制型预定读出用电流被施加至所述位线的状态下检测来自所述存储单元的读出电压的相对于所述读出基准电压的值，由此读取存储于所述存储单元上的所述数据值；以及地址补偿电路，其根据所述多个存储单元之中的将要在所述读出电路中被读取的所述存储单元的安置位置来改变所述读出基准电压。
技术研发人员：森阳太郎;北川真
受保护的技术使用者：索尼半导体解决方案公司
技术研发日：2015.09.29
技术公布日：2017.08.18