几何增强电阻式随机存取存储器(RRAM)单元及其形成方法与流程

本发明涉及非易失性存储器，并且更具体地涉及电阻式随机存取存储器。

背景技术：

电阻式随机存取存储器(rram)是一种非易失性存储器。通常，rram存储器单元各自包括夹在两个导电电极之间的电阻介电材料层。介电材料通常是绝缘的。然而，通过在电介质层上施加合适电压，可形成穿过介电材料层的导电路径(通常称为细丝)。细丝一旦形成，便可通过在介电层上施加适当的电压将其“复位”(即，断开或破裂，导致在rram单元上的高电阻状态)和置位(即，重新形成，导致在rram单元上的较低电阻状态)。低电阻状态和高电阻状态可用于根据电阻状态来指示“1”或“0”的数字信号，从而提供可存储一些信息的可编程非易失性存储器单元。

图1示出了rram存储器单元1的常规配置。存储器单元1包括夹在分别形成顶部电极3和底部电极4的两个导电材料层之间的电阻介电材料层2。

图2a至图2d示出介电材料层2的切换机构。具体地讲，图2a示出了在制造之后处于其初始状态的电阻介电材料层2，其中层2表现出相对高的电阻。图2b示出了通过在层2上施加合适电压形成穿过层2的导电细丝7。细丝7是穿过层2的导电路径，使得该层表现出在细丝上的相对低的电阻(由于细丝7的相对高的导电性)。图2c示出了通过施加在层2上的“复位”电压引起的细丝7中的破裂8的形成。破裂8的区域具有相对高的电阻，使得层2表现出在该区域上的相对高的电阻。图2d示出了通过施加在层2上的“置位”电压引起的破裂8的区域中细丝7的恢复。恢复的细丝7意味着层2表现出在该细丝上的相对低的电阻。分别处于图2b和图2d的“形成”或“置位”状态下的层2的相对低的电阻可表示数字信号状态(例如“1”)，而处于图2c的“复位”状态下的层2的相对高的电阻可表示不同的数字信号状态(例如“0”)。rram单元1可重复地“复位”和“置位”，从而形成理想的可编程非易失性存储器单元。

rram存储器单元的缺点之一是形成细丝所需的电压和电流相对高(并且可显著高于置位和复位存储器单元所需的电压)。因此需要一种要求更低电压和电流来形成单元细丝的rram存储器单元。

技术实现要素：

上述问题和需求由如下存储器设备解决，该存储器设备包括导电材料的第一电极、导电材料的第二电极和包括在锐角处彼此相交的第一细长部分和第二细长部分的过渡金属氧化物材料层，其中第一细长部分和第二细长部分中的每一个设置在第一电极和第二电极之间并与其电接触。

一种制造存储器设备的方法包括形成导电材料的第一电极，形成导电材料的第二电极，以及形成过渡金属氧化物材料层，该层包括在锐角处彼此相交的第一细长部分和第二细长部分，其中第一细长部分和第二细长部分中的每一个设置在第一电极和第二电极之间并与其电接触。

一种编程和擦除存储器设备的方法，该存储器设备具有导电材料的第一电极、导电材料的第二电极和过渡金属氧化物材料层，该层包括在锐角处彼此相交的第一细长部分和第二细长部分以及延伸穿过过渡金属氧化物材料层的导电细丝，其中第一细长部分和第二细长部分中的每一个设置在第一电极和第二电极之间并与其电接触。该方法包括通过施加在第一电极和第二电极上的第一电压来使细丝破裂，使得过渡金属氧化物材料层在第一电极和第二电极之间提供第一电阻，并且通过施加在第一电极和第二电极上的第二电压来恢复破裂的细丝，使得过渡金属氧化物材料层在第一电极和第二电极之间提供低于第一电阻的第二电阻。

通过查看说明书、权利要求书和附图，本发明的其他目的和特征将变得显而易见。

附图说明

图1是常规的电阻式随机存取存储器(rram)单元的侧剖视图。

图2a是常规rram单元的电阻介电层在制造之后处于其初始状态的侧剖视图。

图2b是常规rram单元的电阻介电层处于其形成状态的侧剖视图。

图2c是常规rram单元的电阻介电层处于其复位状态的侧剖视图。

图2d是常规rram单元的电阻介电层处于其置位状态的侧剖视图。

图3是本发明的电阻式随机存取存储器(rram)单元的侧剖视图。

图4a至图4c是示出形成rram单元的步骤的侧剖视图。

图5a至图5c是示出形成rram单元的替代实施例的步骤的侧剖视图。

图6a是本发明的rram单元处于其初始状态的侧剖视图。

图6b是本发明的rram单元处于其形成状态的侧剖视图。

图6c是本发明的rram单元处于其复位状态的侧剖视图。

图6d是本发明的rram单元处于其置位状态的侧剖视图。

具体实施方式

本发明是具有电极和电阻介电层的几何增强的rram单元，其以降低形成单元导电细丝所需的电压的方式配置。已经发现，通过在电阻介电层中两个电极之间的点处提供锐角，显著降低了有效形成细丝所需的电压和电流。

图3示出了本发明的rram存储器单元10的总体结构，其包括具有分别以直角相交的细长的第一部分12a和第二部分12b的电阻介电层12。具体地讲，第一部分12a是细长的并且水平延伸，并且第二部分12b是细长的并且垂直延伸，使得两个部分12a和12b在锐角12c处相交(即，电阻介电层12具有“l”形状)。第一电极14设置在水平层部分12a的上方和垂直层部分12b的左侧。第二电极16设置在水平层部分12a的下方和垂直层部分12b的右侧。因此，第一层部分12a和第二层部分12b中的每一个均设置在电极14和16之间并与其电接触。电极14和16可由诸如w、al、cu、ti、pt、tan、tin等的适当导电材料形成，并且电阻介电层12由过渡金属氧化物诸如hfox、taox、tiox、wox、vox、cuox或这些材料的多层等制成。或者，电阻介电层12可为具有一层或多层过渡金属氧化物子层的离散子层的复合层(例如层12可以是多层：设置在taox层和hfox层之间的hf层)。已经发现，由于锐角12c处增强的电场，在锐角12c处穿过层12形成细丝可以比电介质层12为平面的情况下更低的电压发生。

图4a至图4c示出了形成本发明的rram存储器单元10和相关电路的步骤。该过程开始于在衬底18上形成选择晶体管。该晶体管包括形成于衬底18中的源极区20/漏极区22和设置在其间的沟道区上并与之绝缘的栅极24。在漏极22上形成导电块26和28以及导电插塞30，如图4a所示。

导电材料层32形成于插塞30上(例如使用本领域公知的光刻技术)。然后在导电材料层32的仅一部分上形成导电材料块34。层32和块34相交的拐角可以通过等离子体处理来削尖。然后，过渡金属氧化物层36沉积在层32上和块34的垂直部分上。之后是导电材料沉积和cmp回蚀刻以在层36上形成导电材料块38。所得结构示于图4b中。

在导电块38上形成导电插塞40。导电线(例如位线)42形成于插塞40上并连接到该插塞。所得结构示于图4c中。层32和块34形成下电极16，层36形成电阻介电层12，并且块38形成rram单元10的上电极14。

图5a至图5c示出了形成本发明的rram存储器单元10和相关电路的替代实施例的步骤。该过程开始于按如上所述方式在衬底18上形成选择晶体管(在衬底18中形成的源极区20/漏极区22，以及设置在其间的沟道区上并与之绝缘的栅极24)。在漏极22上形成导电块44，如图5a所示。

在块44上形成导电材料层46。过渡金属氧化物层48沿着块46的一个垂直侧表面并且远离块46沉积在块46上。随后通过沉积和cmp回蚀刻而形成导电材料层50。所得结构示于图5b中。因此，存在材料46的尖锐尖端拐角46a，其指向层48/50的另一尖锐尖端拐角交叉部。这增强了顶部拐角46a处的局域场，从而降低了所需的形成电压。

在导电层50上形成导电插塞52。导电线(例如位线)54形成于插塞52上并连接到该插塞。所得结构示于图5c中。层46形成下电极16，层48形成电阻介电层12，并且层50形成rram单元10的上电极14。

作为非限制性例子，图6a中示出了处于其原始状态的rram单元10。电极14和16由cu形成，并且电阻介电层12由hfox形成。为了形成穿过如图6b所示的锐角12c的导电细丝56，在电极14和16上施加约3-6v的电压差。为了通过在细丝56中形成破裂58来复位rram单元10，如图6c所示，施加在电极14和16上的约1-4v的电压差。为了通过去除细丝56中的破裂58来置位rram单元10，如图6d所示，施加在电极16和14上的约1-4v的电压差(即，相对于形成和复位电压为反极性)。

应当理解，本发明不限于上述的和在本文中示出的实施方案，而是涵盖落在所附权利要求书的范围内的任何和所有变型形式。举例来说，本文中对本发明的提及并不意在限制任何权利要求或权利要求术语的范围，而是仅参考可由这些权利要求中的一项或多项权利要求涵盖的一个或多个特征。上文所述的材料、工艺和数值的例子仅为示例性的，而不应视为限制权利要求。另外，根据权利要求和说明书显而易见的是，并非所有方法步骤都需要以所示出或所声称的精确顺序执行，而是需要以允许本发明的rram存储器单元的适当形成的任意顺序来执行。最后，单个材料层可以被形成为多个这种或类似材料层，反之亦然。

应当指出的是，如本文所用，术语“在…上面”和“在…上”均包括性地包括“直接在…上”(之间没有设置中间材料、元件或空间)和“间接在…上”(之间设置有中间材料、元件或空间)。类似地，术语“相邻”包括“直接相邻”(之间没有设置中间材料、元件或空间)和“间接相邻”(之间设置有中间材料、元件或空间)，“被安装到”包括“被直接安装到”(之间没有设置中间材料、元件或空间)和“被间接安装到”(之间设置有中间材料、元件或空间)，并且“被电耦接到”包括“被直接电耦接到”(之间没有将元件电连接在一起的中间材料或元件)和“被间接电耦接到”(之间有将元件电连接在一起的中间材料或元件)。例如，“在衬底上方”形成元件可包括在两者间无中间材料/元件的情况下直接在衬底上形成该元件，以及在两者间有一种或多种中间材料/元件的情况下间接在衬底上形成该元件。