[相关申请]
本申请享有以日本专利申请2016-161058号(申请日：2016年8月19日)为基础申请的优先权。本申请是通过参照该基础申请而包含基础申请的全部内容。
实施方式涉及一种半导体存储装置及存储器系统。
背景技术：
作为半导体存储装置，已知有nand(notand，与非)型闪存。
技术实现要素：
实施方式提供一种能够使动作高速化的半导体存储装置及存储器系统。
实施方式的半导体存储装置包含：多个第1及第2存储器单元；第1及第2字线，分别连接在多个第1及第2存储器单元；以及控制电路，分别响应从外部接收的第1及第2指令集执行读取动作。控制电路能够在读取动作时执行第1及第2读取序列。在第1读取序列中，使用互不相同的第1至第3电压分别读取数据。在第2读取序列中，使用基于第1读取序列的结果的电压读取数据。在基于第1指令集的多个第1存储器单元的读取动作中，连续地执行第1及第2读取序列。在继多个第1存储器单元的读取动作后的基于第2指令集的多个第2存储器单元的读取动作中，执行使用了基于多个第1存储器单元的读取动作中的第1读取序列的结果的电压的第2读取序列。
附图说明
图1是第1实施方式的存储器系统的框图。
图2是第1实施方式的半导体存储装置的框图。
图3是第1实施方式的半导体存储装置所具备的存储器单元阵列的电路图。
图4是第1实施方式的半导体存储装置所具备的存储器单元的阈值分布。
图5是第1实施方式的半导体存储装置所具备的读出放大器模块的电路图。
图6是第1实施方式的半导体存储装置中的读取动作的说明图。
图7是第1实施方式的半导体存储装置中的读取动作的说明图。
图8是第1实施方式的存储器系统中的读取动作的流程图。
图9是第1实施方式的存储器系统中的读取动作的波形图。
图10是第1实施方式的存储器系统中的读取动作的指令序列。
图11是第1实施方式的存储器系统中的读取动作的指令序列。
图12是第1实施方式的存储器系统中的读取动作的指令序列。
图13是第2实施方式的存储器系统中的读取动作的流程图。
图14是第2实施方式的存储器系统中的读取动作的波形图。
图15是第3实施方式的存储器系统中的读取动作的流程图。
图16是第3实施方式的存储器系统中的读取动作的波形图。
图17是第4实施方式的存储器系统中的读取动作的流程图。
图18是第4实施方式的存储器系统中的读取动作的波形图。
图19是第5实施方式的存储器系统中的写入动作的流程图。
图20是第5实施方式的存储器系统中的读取动作的流程图。
图21是第5实施方式的存储器系统中的读取动作的波形图。
图22是第5实施方式的存储器系统中的写入动作的流程图。
图23是第5实施方式的存储器系统中的写入动作的流程图。
图24是第5实施方式的存储器系统中的写入动作的指令序列。
图25是变化例的存储器系统中的写入动作的波形图。
图26是变化例的存储器系统中的写入动作的波形图。
图27是变化例的存储器系统中的读取动作的流程图。
图28是变化例的存储器系统中的读取动作的波形图。
图29是变化例的存储器系统中的读取动作的指令序列。
图30是变化例的存储器系统中的读取动作的指令序列。
图31是变化例的存储器系统中的读取动作的指令序列。
具体实施方式
以下，参照附图对实施方式进行说明。所参照的附图为示意图。在以下的说明中，对于具有相同功能及构成的要素，附注共用的参照符号。构成参照符号的数字后的字母用于对通过包含相同数字的参照符号进行参照且具有相同构成的要素彼此进行区别。在无须将由包含相同数字的参照符号所表示的要素相互区别的情况下，这些要素是通过仅包含数字的参照符号来进行参照。
[1]第1实施方式
以下，对第1实施方式的半导体存储装置及存储器系统进行说明。
[1-1]构成
[1-1-1]存储器系统1的构成
首先，使用图1对存储器系统的构成进行说明。在图1中示出存储器系统的框图。如图1所示，存储器系统1具备半导体存储装置10及控制器20。
半导体存储装置10是非易失地存储数据的nand型闪存。半导体存储装置10的构成的详细内容在下文中进行叙述。
控制器20响应来自外部的未图示的主机设备的命令，而命令半导体存储装置10进行读取、写入及删除等。另外，控制器20管理半导体存储装置10中的存储器空间。
如图1所示，控制器20具备处理器(cpu)21、内置存储器(ram)22、ecc电路23、nand接口电路24、缓冲存储器25及主机接口电路26。
处理器21对控制器20整体的动作进行控制。例如处理器21响应从主机设备接收的写入命令，发布基于nand接口的写入命令。该动作在读取及删除的情况下也相同。
内置存储器22例如为dram(dynamicrandomaccessmemory，动态随机存取存储器)等半导体存储器，且被用作处理器21的作业区域。内置存储器22保存用来管理半导体存储装置10的固件或各种管理表等。
ecc电路23进行数据的错误订正(ecc：errorcheckingandcorrecting，错误检查与订正)处理。具体来说，ecc电路23在写入数据时基于写入数据产生奇偶校验。然后，ecc电路23在读取数据时根据奇偶校验产生校验子来检测错误，并对所检测出的错误进行订正。
nand接口电路24与半导体存储装置10连接，并负责与半导体存储装置10的通信。例如nand接口电路24与半导体存储装置10之间发送及接收输入输出信号i/o。例如，控制器20发送至半导体存储装置10的输入输出信号i/o包含指令cmd、地址信息add及写入数据dat，控制器20从半导体存储装置10接收的输入输出信号i/o包含状态信息sts及读取数据dat。
缓冲存储器25暂时保存控制器20从半导体存储装置10及主机设备接收的数据等。
主机接口电路26经由未图示的主机总线与主机设备连接，并负责与主机设备的通信。例如，主机接口电路26将从主机设备接收的命令及数据分别传输至处理器21及缓冲存储器25。
[1-1-2]半导体存储装置10的构成
接下来，使用图2对半导体存储装置10的构成进行说明。在图2中示出半导体存储装置10的框图。如图2所示，半导体存储装置10具备存储器单元阵列11、读出放大器模块12、行解码器13、输入输出电路14、寄存器15、逻辑控制电路16、定序器17、就绪/忙碌控制电路18及电压产生电路19。
存储器单元阵列11具备区块blk0～blkn(n为1以上的自然数)。区块blk是与比特线及字线建立关联的多个非易失性存储器单元的集合，例如成为数据的删除单位。各存储器单元能够通过应用mlc(multi-levelcell，多级单元)方式存储多比特的数据。
读出放大器模块12将从存储器单元阵列11读取的数据dat经由输入输出电路14输出至控制器20。另外，读出放大器模块12将经由输入输出电路14从控制器20接收的写入数据dat传输至存储器单元阵列11。
另外，读出放大器模块12具备计数器ct及设置在每条比特线的多个读出放大器单元(未图示)。计数器ct对所读取的数据的整合数进行计数，并将该计数结果传输至定序器17。关于读出放大器单元的详细内容在下文中进行叙述。
行解码器13选择与进行读取动作及写入动作的对象的存储器单元对应的字线。然后，行解码器13对选择字线及非选择字线分别施加所需的电压。
输入输出电路14与控制器20之间发送及接收例如8比特宽的输入输出信号i/o(i/o1～i/o8)。例如，输入输出电路14将从控制器20接收的输入输出信号i/o所包含的写入数据dat传输至读出放大器模块12。另外，输入输出电路14将从读出放大器模块12传输来的读取数据dat作为输入输出信号i/o发送至控制器20。
寄存器15包含状态寄存器15a、地址寄存器15b、指令寄存器15c。状态寄存器15a保存状态信息sts。另外，状态寄存器15a根据定序器17的指示将该状态信息sts传输至输入输出电路14。地址寄存器15b从输入输出电路14接收地址信add，并保存该地址信息add。并且，地址寄存器15b将地址信息add所包含的列地址信号ca及行地址信号ra分别传输至读出放大器模块12及行解码器13。指令寄存器15c从输入输出电路14接收指令cmd，并保存该指令cmd。并且，指令寄存器15c将指令cmd传输至定序器17。
逻辑控制电路16从控制器20接收各种控制信号以控制输入输出电路14及定序器17。作为该控制信号，例如使用芯片使能信号/ce、指令锁存使能信号cle、地址锁存使能信号ale、写入使能信号/we、读取使能信号/re及写入保护信号/wp。信号/ce是用来使半导体存储装置10使能的信号。信号cle是将与经激活的信号cle并行地输入至半导体存储装置10的信号为指令cmd通知给输入输出电路14的信号。信号ale是将与经激活的信号ale并行地输入至半导体存储装置10的信号为地址信息add通知给输入输出电路14的信号。信号/we及/re例如分别是指示输入输出电路14输入及输出输入输出信号i/o1～i/o8的信号。信号/wp例如是用来在电源的接通/断开时使半导体存储装置10为保护状态的信号。
定序器17控制半导体存储装置10整体的动作。具体来说，定序器17基于从指令寄存器15c传输来的指令cmd控制读出放大器模块12、行解码器13、电压产生电路19等，而执行数据的写入动作、读取动作等。进而，定序器17能够基于使用不同的读取电压的多次读取动作的结果，算出最佳的读取电压的修正值。该动作的详细内容在下文中进行叙述。
另外，定序器17具备寄存器reg。寄存器reg中例如保存着与读取动作时施加至字线的电压相关的参数，定序器17参照该参数来执行读取动作。此外，寄存器reg中所保存的各参数能够改写。
就绪/忙碌控制电路18基于定序器17的动作状态产生就绪/忙碌信号ry/(/by)，并将该信号发送至控制器20。信号ry/(/by)是将半导体存储装置10为就绪状态抑或是忙碌状态通知给控制器20的信号。就绪状态是受理来自控制器20的命令的状态，忙碌状态是未受理来自控制器20的命令的状态。另外，信号ry/(/by)是通过就绪/忙碌控制电路18控制连接在其输出的晶体管tr的接通/断开而产生。例如，信号ry/(/by)在半导体存储装置10读取数据等的动作中被设为“l”电平(忙碌状态)，当完成这些动作时被设为“h”电平(就绪状态)。
电压产生电路19基于定序器17的指示产生所需的电压。并且，电压产生电路19将所产生的电压供给至存储器单元阵列11、读出放大器模块12及行解码器13。
[1-1-3]存储器单元阵列11的构成
接下来，使用图3对存储器单元阵列11的构成进行说明。图3是存储器单元阵列11的电路图，表示与存储器单元阵列11内的1个区块blk相关的详细的电路构成。如图3所示，区块blk具备多个nand串ns。
各nand串ns与比特线bl0～bl(l－1)((l－1)为1以上的自然数)对应地设置，例如包含8个存储器单元晶体管mt(mt0～mt7)及选择晶体管st1、st2。此外，1个nand串ns所包含的存储器单元晶体管mt的数量并不限定于此，能够设为任意数。
存储器单元晶体管mt具备控制栅极及电荷蓄积层，且非易失地保存数据。另外，存储器单元晶体管mt0～mt7串联连接在选择晶体管st1的源极与选择晶体管st2的漏极之间。同一区块blk内的选择晶体管st1及st2的栅极分别共通地连接在选择栅极线sgd及sgs。同样地，同一区块blk内的存储器单元晶体管mt0～mt7的控制栅极分别共通地连接在字线wl0～wl7。
另外，在存储器单元阵列11内，位于同一列的nand串ns中的选择晶体管st1的漏极共通地连接在比特线bl。也就是说，比特线bl将多个区块blk间位于同一列的nand串ns共通地连接。进而，多个选择晶体管st2的源极共通地连接在源极线sl。
在以上的构成中，将连接在共通的字线wl的多个存储器单元所保存的1比特数据的集合称为“页”。因此，在使2比特数据存储在1个存储器单元中的情况下，在连接在1条字线wl的多个存储器单元的集合中存储2页量的数据。
另外，“页”包含数据区域及冗余区域。数据区域是写入外部的电子设备欲保存在半导体存储装置10的数据的区域。冗余区域例如是用来写入与数据区域相关的元数据等数据的区域。
此外，以上所说明的存储器单元晶体管mt的阈值分布例如成为如图4所示。在图4中示出保存2比特数据的存储器单元晶体管mt的阈值分布及读取动作时所使用的电压。图4的纵轴及横轴分别与存储器单元晶体管mt的数量及阈值电压vth对应。
在存储器单元晶体管mt保存2比特的数据的情况下，如图4所示，其阈值电压的分布被分成4个。将与该4个阈值分布分别对应的2比特的数据从阈值电压低的开始依序称为“er”电平、“a”电平、“b”电平及“c”电平。保存“er”电平的存储器单元晶体管mt相当于数据的删除状态，保存“a”电平、“b”电平及“c”电平的存储器单元晶体管相当于数据的写入状态。判定在读取动作时读取对象的存储器单元晶体管mt的阈值电压包含在哪个电平中。为了进行该判定，确定各种读取电压。
用来判定某一存储器单元晶体管mt是具有“er”电平的阈值电压抑或是具有“a”电平以上的阈值电压的读取电压ar设定在“er”电平高之一方的裙部与“a”电平低的一方的裙部之间。用来判定某一存储器单元晶体管mt是具有“a”电平以下的阈值电压抑或是具有“b”电平以上的阈值电压的读取电压br设定在“a”电平高之一方的裙部与“b”电平低的一方的裙部之间。用来判定某一存储器单元晶体管mt是具有“b”电平以下的阈值电压抑或是“c”电平的阈值电压的读取电压cr设定在“b”电平高之一方的裙部与“c”电平低的一方的裙部之间。图4所示的读取电压vread被设定为栅极被施加了读取电压vread的存储器单元晶体管mt不依据所保存的数据而接通的电压。这些电压值的关系为ar＜br＜cr＜vread。
[1-1-4]读出放大器模块12的构成
接下来，使用图5对读出放大器模块12的构成进行说明。图5为读出放大器模块12的电路图。如图5所示，读出放大器模块12包含设置在每条比特线bl的读出放大器单元sau(sau0～sau(l－1))。
各读出放大器单元sau分别是以能够与计数器ct收发数据的方式连接。另外，各读出放大器单元sau具备读出放大器部sa、锁存电路sdl、ldl、udl及xdl。这些读出放大器部sa、锁存电路sdl、ldl、udl及xdl是以能够相互收发数据的方式连接。
读出放大器部sa在读取动作时读出已被读取至对应的比特线bl的数据，并判断读取数据是“0”还是“1”。具体来说，例如在定序器17所产生的控制信号stb被激活的时序，读出放大器单元sau确定读取数据。另外，在写入动作时，基于写入数据对比特线bl施加电压。
锁存电路sdl、ldl及udl暂时保存读取数据及写入数据。读取动作时读出放大器部sa所确定的读取数据及写入时被传输至锁存电路xdl的写入数据例如被传输至锁存电路sdl、ldl及udl的任一个。
锁存电路xdl用于读出放大器单元sau与控制器20之间的数据的输入输出。也就是说，从控制器20接收的数据经由锁存电路xdl被传输至锁存电路sdl、ldl或者udl、或读出放大器部sa。另外，锁存电路sdl、ldl或者udl、或读出放大器部sa的数据经由锁存电路xdl被传输至控制器20。
此外，读出放大器模块12的构成并不限定于此，能够进行各种变更。例如，读出放大器单元sau所具备的锁存电路的个数是基于1个存储器单元晶体管mt所保存的数据的比特数而设计。
[1-2]动作
接下来，对存储器系统1的动作进行说明。
[1-2-1]半导体存储装置10的动作
首先，在对存储器系统1整体的动作进行说明之前，以下对半导体存储装置10能够执行的多个动作进行说明。
半导体存储装置10能够执行正常读取、追踪读取及偏移读取。在存储器系统1的读取动作中，通过选择这些动作中的任一个或多个来读取数据。
正常读取为普通的读取序列，使用预先设定的读取电压读取数据。追踪读取是用来求出最佳的读取电压的读取序列。偏移读取是使用已修正的读取电压的读取序列。
以下，使用图6及图7对追踪读取及偏移读取的详细内容进行说明。在图6及图7中示出相邻的2个电平的阈值分布，并分别示出追踪读取及偏移读取所使用的读取电压的一例。
存储器单元晶体管mt会受到写入动作后的编程干扰及数据保留、以及读取动作后的读取干扰等的影响。存储器单元的阈值分布因基于施加至存储器单元的各种电压的编程干扰及读取干扰的影响而增高，因电荷从存储器单元丢失的数据保留的影响而降低。如果受到这种影响，那么存储器单元晶体管mt的阈值分布存在例如如图6的虚线所示那样扩大的情况。追踪读取是在如上所述那样阈值分布扩大、例如无法在正常读取中准确地读取数据的情况下执行。
在追踪读取中，为了算出读取电压的修正值，例如执行使用了如图6所示的5种读取电压(vtr1～vtr5)的读取动作。电压vtr1～vtr5的电压值分别相同，其电压值的范围是以包含相邻的阈值分布的凹部的方式设定。然后，定序器17基于电压vtr1～vtr5的读取结果算出读取电压的修正值。
具体来说，在追踪读取中的每个读取动作中，计数器ct对整合数进行计数，并将该整合数的信息传输至定序器17。然后，定序器17分别计算整合数的变化量。例如，定序器17计算以电压vtr1读取的情况下的整合数与以电压vtr2读取的情况下的整合数的差量。同样地，计算以电压vtr2及vtr3读取的情况下的整合数的差量、以电压vtr3及vtr4读取的情况下的整合数的差量及以电压vtr4及vtr5读取的情况下的整合数的差量。然后，定序器17基于这些计算结果算出读取电压的修正值。
更具体来说，针对整合数的变化量设置特定的基准值，定序器17将整合数的变化量超过基准值的情况设为失败，将基准值以下的情况设为通过。如上所述那样，通过利用某一阈值确认整合数的变化量，能够知道存储器单元的阈值分布大体成为何种形状。
例如，于在整合数的变化量在电压vtr1及vtr2间和电压vtr2及vtr3间通过、在电压vtr3及vtr4间和电压vtr4及vtr5间失败的情况下，得知该页的阈值分布的凹部处于整合的变化量小的电压vtr1及vtr3间。作为该情况下的最佳的读取电压，例如选择电压vtr2。并且，与所算出的最佳的读取电压对应的修正值针对各读取电平保存在寄存器reg中。
如上所述那样算出的读取电压的修正值例如被应用在针对该页的偏移读取。具体来说，例如如图7的虚线所示，在高的阈值分布的下摆扩大的情况下，偏移读取中的读取电压使用从初始设定的读取电压vdef修正为较低的电压后的最佳的读取电压vcal。此外，该电压vcal包含在追踪读取时所使用的读取电压中。也就是说，在本例的情况下，电压vcal成为电压vtr1～vtr5中的任一个。
如上所述，本实施方式的半导体存储装置10在执行追踪读取的情况下，能够不经由控制器20算出读取电压的修正值，并应用该修正值执行偏移读取。
此外，半导体存储装置10的追踪读取中的读取次数并不限定于此。例如，半导体存储装置10也可以使用6种以上的读取电压执行追踪读取。
[1-2-2]存储器系统1的读取动作
接着，对存储器系统1的读取动作进行说明。在存储器系统1的读取动作中，半导体存储装置10能够响应控制器20所发布的第1～第3指令集分别执行第1～第3读取动作。
第1读取动作是追踪读取及偏移读取的组合。具体来说，半导体存储装置10首先执行追踪读取，接下来使用通过该追踪读取而获得的读取电压的修正值执行同一页的偏移读取。第2读取动作为应用在最近的追踪读取中获得的读取电压的修正值的偏移读取。第3读取动作为正常读取。
以下，使用图8及图9对存储器系统1的读取动作的具体例进行说明。在图8及图9中分别以流程图及时序图表示读取动作的一例。此外，图9所示的wlsel表示施加至与读取数据的对象的页对应的字线wl(以下称为选择字线)的电压。也就是说，与图9所示的选择字线wlsel对应的字线随着动作的进行而适当变化。
如图8所示，首先，控制器20发布第1指令集cs1(步骤s10)，并发送至半导体存储装置10。该第1指令集cs1是如图10所示的指令序列。
具体来说，首先，控制器20持续发布特殊指令“xxh”及读取指令“00h”，并发送至半导体存储装置10。指令“xxh”是命令半导体存储装置10进行追踪读取及偏移读取的指令。指令“00h”是相当于用于读取的地址输入受理指令，且命令半导体存储装置10进行数据的读取动作的指令。
接下来，控制器20例如遍及5次循环发布地址信息add，并发送至半导体存储装置10。该地址信息add指定读取的对象的地址。接着，控制器20发布指令“30h”并发送至半导体存储装置10。指令“30h”是用来基于之前刚发送的指令cmd及地址信息add使半导体存储装置10执行数据的读取的指令。
当半导体存储装置10接收到这种指令集cs1(指令cmd及地址信息add)时，半导体存储装置10的输入输出电路14将所接收到的指令及地址信息分别传输至指令寄存器15c及地址寄存器15b。当指令“30h”被存储至指令寄存器15c时，就绪/忙碌信号从“h”电平变成“l”电平，定序器17针对所指定的页，首先执行追踪读取(步骤s11)。
具体来说，例如如图9所示，行解码器13依序对选择字线wlsel施加读取电压vtr1～vtr5。然后，当在对选择字线wlsel施加各读取电压的期间定序器17将信号stb激活时，通过读出放大器模块12分别读取数据。此处，以如上方式读取的数据的整合数通过计数器ct而分别被计数，定序器17基于该整合数的信息算出读取电压的修正值。
接下来，定序器17将通过追踪读取而算出的读取电压的修正值保存在定序器17内的寄存器reg中(步骤s12)。接着，定序器17使用保存在寄存器reg中的修正值，对在步骤s11中执行了追踪读取的页执行偏移读取(步骤s13)。
具体来说，例如如图9所示，行解码器13对选择字线wlsel施加读取电压vcal1。电压vcal1是应用了在之前刚执行的追踪读取中算出的修正值的读取电压。然后，当在对选择字线wlsel施加电压vcal1的期间定序器17将信号stb激活时，通过读出放大器模块12读取数据。
以上所说明的步骤s11～s13的动作与第1读取动作对应。当通过步骤s13的偏移读取而读取的数据dat被发送至控制器20时，就绪/忙碌信号从“l”电平变成“h”电平。
接下来，控制器20发布第2指令集cs2(步骤s14)，并发送至半导体存储装置10。该第2指令集cs2是如图11所示的指令序列。
具体来说，指令集cs2与相对于图10中所说明的指令集cs1，将特殊指令“xxh”替换成特殊指令“yyh”后的指令集相同。指令“yyh”是命令半导体存储装置10应用在最近的追踪读取中获得的读取电压的修正值进行偏移读取的指令。
当半导体存储装置10接收到这种指令集cs2(指令cmd及地址信息add)时，半导体存储装置10的输入输出电路14将所接收到的指令及地址信息分别传输至指令寄存器15c及地址寄存器15b。当指令“30h”被存储至指令寄存器15c时，就绪/忙碌信号从“h”电平变成“l”电平，定序器17对接下来读取的页执行反馈了在最近的追踪读取中算出的修正值的偏移读取(步骤s15)。
具体来说，例如如图9所示，行解码器13对与在步骤s11中执行了追踪读取的字线不同的选择字线wlsel施加应用了在步骤s11中获得的修正值的读取电压vcal1。然后，当在对选择字线wlsel施加电压vcal1的期间定序器17将信号stb激活时，通过读出放大器模块12读取数据。
以上所说明的步骤s15的动作与第2读取动作对应。如上所述，在第2读取动作中，不执行追踪读取，而应用通过最近的追踪读取算出的读取电压的修正值执行偏移读取。当通过步骤s15的偏移读取而读取的数据dat被发送至控制器20时，就绪/忙碌信号从“l”电平变成“h”电平。此外，在图9所示的例中，连续2次执行基于指令集cs2而进行的第2读取动作。
接下来，控制器20发布第3指令集cs3(步骤s16)，并发送至半导体存储装置10。该第3指令集cs3是如图12所示的指令序列。
具体来说，指令集cs3与在图10中所说明的指令集cs1中未发布特殊指令“xxh”的指令集相同。
当半导体存储装置10接收到这种指令集cs3(指令cmd及地址信息add)时，半导体存储装置10的输入输出电路14将所接收到的指令及地址信息分别传输至指令寄存器15c及地址寄存器15b。当指令“30h”被存储至指令寄存器15c时，就绪/忙碌信号从“h”电平变成“l”电平，定序器17对接下来读取的页执行正常读取(步骤s17)。
具体来说，例如如图9所示，行解码器13对选择字线wlsel施加读取电压vdef。然后，当在对选择字线wlsel施加电压vdef的期间定序器17将信号stb激活时，通过读出放大器模块12读取数据。
以上所说明的步骤s17的动作与第3读取动作对应。当通过步骤s17的正常读取而读取的数据dat被发送至控制器20时，就绪/忙碌信号从“l”电平变成“h”电平。
接下来，控制器20发布指令集cs1(步骤s19)，并发送至半导体存储装置10。如此一来，接收了指令集cs1的半导体存储装置10执行与步骤s11～s13相同的第1读取动作。
具体来说，定序器17针对所指定的页，首先执行追踪读取(步骤s19)。然后，定序器17将通过步骤s19中的追踪读取而算出的读取电压的修正值重写至寄存器reg(步骤s20)。接着，定序器17应用重写至寄存器reg的修正值，对在步骤s19中执行了追踪读取的页执行偏移读取(步骤s21)。
在图9所示的例中，在第2次第1读取动作中的偏移读取中，对选择字线wlsel施加读取电压vcal2。电压vcal2是应用了在步骤s19中所获得的修正值的读取电压。然后，在之后的基于指令集cs2而进行的第2读取动作中，使用电压vcal2执行偏移读取。
如上所述，本实施方式的半导体存储装置10将通过追踪读取而获得的读取电压的修正值反馈至针对未执行追踪读取的其它页的偏移读取。并且，该修正值在每次执行追踪读取时更新。
此外，在所述说明中，应用了通过追踪读取而获得的修正值的读取电压vcal1及vcal2成为电压vtr1～vtr5中的任一个。另外，考虑到电压vcal1与电压vcal2不同的情况或相同的情况的任一情况。
另外，在所述说明中，存储器系统1的读取动作包含第3读取动作，但并不限定于此。例如，也存在未在读取动作中执行第3读取动作的情况。在此情况下，使用2种指令集(cs1及cs2)执行读取动作。
[1-3]第1实施方式的效果
接下来，对第1实施方式的效果进行说明。根据本实施方式的存储器系统1，能够使动作高速化。以下，对本效果详细地进行说明。
在半导体存储装置中，因由写入数据后的读取动作所产生的读取干扰或因时间经过所产生的数据保留等的影响，而导致存储器单元的阈值分布从本来应该所处的位置偏移或扩大。如此一来，存在从存储器单元读取的数据的错误比特数增多而无法正确地读取数据的情况。
针对这种存储器单元，使用已修正的读取电压执行偏移读取。由此，半导体存储装置能够减少从存储器单元读取的数据的错误比特数，从而能够正确地读取数据。该偏移读取所应用的读取电压的修正值例如是通过对读取数据的对象的页的追踪读取而算出。
可是，追踪读取包含多个读取动作而处理时间长。另外，追踪读取会作为对例如错误比特数增加而无法通过ecc实现错误订正的页的再读取动作而执行。因此，半导体存储装置当已劣化的存储器单元增加时，追踪读取的产生次数增多而动作可能会变慢。
为了减少追踪读取的次数，考虑到预先预测出适当的读取电压并执行偏移读取的情况有效。另外，只要存储器单元受到读取干扰或数据保留等的条件相同，那么能够推测出追踪读取的结果也变得大致相同。
因此，本实施方式的存储器系统1将通过追踪读取而算出的读取电压的修正值保存在半导体存储装置10内部。并且，半导体存储装置10将该修正值应用在对未执行追踪读取的页的偏移读取。
具体来说，存储器系统1是根据控制器20所发布的指令集将如下动作区分使用：第1读取动作，执行追踪读取与应用了通过该追踪读取而算出的读取电压的修正值的偏移读取；及第2读取动作，执行应用了在最近的第1读取动作中获得的读取电压的修正值的偏移读取。
更具体来说，在读取动作的开头，控制器20发布命令第1读取动作的指令集cs1，在读取之后的页数据时，发布命令第2读取动作的指令集cs2。如图10及图11所示，指令集cs1及cs2包含特殊指令。
如上所述，通过对未执行追踪读取的页执行应用了利用最近的追踪读取所得的修正值的偏移读取，与使用预先设定的读取电压读取数据的情况相比，能够减少错误比特数。另外，控制器20在任意的时序发布指令集cs1，并更新读取电压的修正值，由此，能够使用更适当的读取电压的修正值。
例如，认为被写入至同一区块blk中的数据所受的干扰的影响大致相同。在此情况下，控制器20对在各区块blk中最先读取数据的页指示第1读取动作。然后，控制器20在读取该区块中的剩余页的数据时指示第2读取动作。也就是说，在本例中，针对各区块blk而一次性算出的读取电压的修正值在区块blk内继续使用。
如上所述，本实施方式的存储器系统1能够减少读取动作中的错误比特数，所以能够减少在存储器单元劣化的情况下执行因追踪读取而导致的再读取动作的频度。由此，本实施方式的存储器系统1能够使动作高速化。
另外，在本实施方式的存储器系统1的读取动作中，因为如上所述那样抑制追踪读取的次数，所以对存储器单元的读取干扰的影响降低。也就是说，本实施方式的存储器系统1能够抑制读取干扰所导致的存储器单元的阈值分布的变化，所以能够提高所写入的数据的可靠性。
[2]第2实施方式
接下来，对第2实施方式的存储器系统1进行说明。第2实施方式是在所述第1实施方式中所说明的读取动作中，控制器20未发布特殊指令，并执行应用了通过最近的追踪读取而获得的修正值的偏移读取的实施方式。以下，对与第1实施方式不同的点进行说明。
[2-1]存储器系统1的读取动作
首先，对存储器系统1的读取动作进行说明。相对于在第1实施方式的半导体存储装置10中响应第2指令集cs2执行第2读取动作，本实施方式的半导体存储装置10响应第3指令集cs3执行第2读取动作。
以下，使用图13及图14对存储器系统1的读取动作的具体例进行说明。在图13及图14中分别以流程图及时序图表示读取动作的一例。此外，图14所示的wlsel表示施加至选择字线的电压，与wlsel对应的字线随着动作的进行而适当变化。
如图13所示，首先，控制器20发布第1指令集cs1(步骤s10)，并发送至半导体存储装置10。图13及图14所示的基于指令集cs1的半导体存储装置10的动作与第1实施方式中说明的步骤s11～s13相同，因此省略说明。
接下来，控制器20发布第3指令集cs3(步骤s30)，并发送至半导体存储装置10。当半导体存储装置10接收到指令集cs3时，半导体存储装置10的输入输出电路14将所接收到的指令及地址信息分别传输至指令寄存器15c及地址寄存器15b。当指令“30h”被存储至指令寄存器15c时，就绪/忙碌信号从“h”电平变成“l”电平，定序器17对接下来读取的页执行反馈了在最近的追踪读取中算出的修正值的偏移读取(步骤s31)。
也就是说，半导体存储装置10并未接收如第1实施方式中说明的第2指令集cs2所包含的指令“yyh”的特殊指令而执行第2读取动作。步骤s31中的具体的动作与第1实施方式中说明的步骤s15相同，因此省略说明。此外，在图14所示的例中，连续2次执行基于指令集cs3而进行的第2读取动作。
接下来，控制器20发布第1指令集cs1(步骤s18)，并发送至半导体存储装置10。图13及图14所示的基于指令集cs1的半导体存储装置10的动作与第1实施方式中说明的步骤s19～s21相同，因此省略说明。并且，如图14所示，在之后的基于指令集cs3而进行的第2读取动作中，执行应用了通过步骤s19的追踪读取而算出的读取电压的修正值的偏移读取。
如上所述，本实施方式的半导体存储装置10能够响应未使用特殊指令的指令集cs3，执行反馈了通过最近刚执行的追踪读取而获得的读取电压的修正值的偏移读取。
[2-2]第2实施方式的效果
接下来，对第2实施方式的效果进行说明。根据本实施方式的存储器系统1，能够获得与第1实施方式相同的效果，进而，能够使动作比第1实施方式更高速化。以下对本效果详细地进行说明。
在第1实施方式的存储器系统1中，分别使用包含特殊指令的指令集cs1及cs2执行包含追踪读取的第1读取动作及作为沿用了修正值的偏移读取的第2读取动作。另一方面，在本实施方式的存储器系统1中，命令第2读取动作的指令集使用不包含特殊指令的指令集cs3。
由此，在本实施方式的存储器系统1中，是使用不包含特殊指令的指令集cs3来执行第2读取动作，所以能够使指令序列缩短未发布特殊指令的量。也就是说，本实施方式的存储器系统1能够获得与第1实施方式相同的效果，进而，能够使动作比第1实施方式更高速化。
[3]第3实施方式
接下来，对第3实施方式的存储器系统1进行说明。第3实施方式是在所述第2实施方式中说明的读取动作中，当读取数据的区块地址改变时，半导体存储装置10执行追踪读取的实施方式。以下，对与第1及第2实施方式不同的点进行说明。
[3-1]存储器系统1的读取动作
首先，对存储器系统1的读取动作进行说明。在本实施方式的存储器系统1的读取动作中，控制器20在读取最初的页时发布第1指令集cs1，在读取其后的页时发布第3指令集cs3。另外，半导体存储装置10通常是响应第3指令集cs3执行第2读取动作，在所接收的第3指令集cs3所包含的区块地址变化的情况下，执行第1读取动作。
以下，使用图15及图16对存储器系统1的读取动作的具体例进行说明。在图15及图16中，分别以流程图及时序图表示读取动作的一例。此外，图16所示的wlsel表示施加至选择字线的电压，与wlsel对应的字线随着动作的进行而适当变化。
如图15所示，首先，控制器20发布第1指令集cs1(步骤s10)，并发送至半导体存储装置10。图15及图16所示的基于指令集cs1的半导体存储装置10的动作与第1实施方式中说明的步骤s11～s13相同，因此省略说明。
接下来，控制器20发布第3指令集cs3(步骤s40)，并发送至半导体存储装置10。当半导体存储装置10接收到指令集cs3时，半导体存储装置10的输入输出电路14将所接收到的指令及地址信息分别传输至指令寄存器15c及地址寄存器15b。当指令“30h”被存储至指令寄存器15c时，就绪/忙碌信号从“h”电平变成“l”电平，定序器17确认所指定的区块地址是否从前一个读取数据的页的区块地址改变(步骤s41)。
在区块地址未改变的情况下(步骤s41、否(no))，定序器17执行第2读取动作。也就是说，定序器17执行反馈了在最近的追踪读取中算出的修正值的偏移读取(步骤s42)。
另一方面，在区块地址改变的情况下(步骤s41、是(yes))，半导体存储装置10执行第1读取动作。具体来说，定序器17首先执行追踪读取(步骤s43)。然后，定序器17将通过步骤s43中的追踪读取而算出的读取电压的修正值重写至寄存器reg(步骤s44)，并执行应用了该修正值的同一页的偏移读取(步骤s45)。这些步骤s43～s45的动作与第1实施方式中说明的步骤s19～s21的动作相同。
也就是说，半导体存储装置10在区块地址未改变的情况下，以原来的修正值执行偏移读取，在区块地址改变的情况下，执行通过追踪读取更新了修正值的偏移读取。在后续页的读取动作中，反复进行所述步骤s40之后的动作。
此外，图16所示的例表示在读取动作的开头执行基于指令集cs1而进行的第1读取动作，在之后的读取动作中通过第3次发布的指令集cs3改变区块地址的情况下的动作。
如上所述，本实施方式的存储器系统1中的半导体存储装置10响应控制器20所发布的指令集cs3，且确认写入数据的对象的区块地址，由此，能够将第1读取动作及第2读取动作区分使用。
[3-2]第3实施方式的效果
接下来，对第3实施方式的效果进行说明。根据本实施方式的存储器系统1，能够获得与第1实施方式相同的效果，进而，能够使动作比第1实施方式更高速化。以下，对本效果详细地进行说明。
如在第1实施方式的效果的项目中所述那样，认为被写入至同一区块blk中的数据所受的干扰的影响大致相同，且能够推测出同一区块blk中的追踪读取的结果也大致相同。
因此，本实施方式的存储器系统1中的半导体存储装置10在读取动作的开头响应包含特殊指令的指令集cs1执行追踪读取后，针对后续页，响应不包含特殊指令的指令集cs3执行偏移读取。然后，当半导体存储装置10检测到所接收的指令集cs3指定的区块地址改变时，执行追踪读取，并对应用于之后的偏移读取的读取电压的修正值进行更新。
如上所述，本实施方式的存储器系统1不依据控制器20的指示而判断半导体存储装置10是否执行追踪读取。也就是说，控制器20只要仅在读取动作的开头发布包含特殊指令的指令集cs1，在之后的读取动作中发布不包含特殊指令的指令集cs3即可。
由此，在本实施方式的存储器系统1中，控制器20能够使读取动作中的指令序列缩短未发布特殊指令的量。也就是说，本实施方式的存储器系统1能够获得与第1实施方式相同的效果，进而，能够使动作比第1实施方式更高速化。
[4]第4实施方式
接下来，对第4实施方式的存储器系统1进行说明。第4实施方式是在所述第2实施方式中说明的读取动作中，在检测到在半导体存储装置10内部选择了特定的字线wl的情况下执行追踪读取。以下，对与第1～第3实施方式的不同点进行说明。
[4-1]存储器系统1的读取动作
首先，对存储器系统1的读取动作进行说明。在本实施方式的存储器系统1的读取动作中，与第3实施方式同样地，控制器20在读取最初的页时发布第1指令集cs1，在读取其后的页时发布第3指令集cs3。另外，半导体存储装置10通常响应第3指令集cs3而执行第2读取动作，在所接收的第3指令集cs3所包含的地址与特定的字线对应的情况下，执行第1读取动作。作为该特定的字线，例如能够指定位于各区块blk的端部的字线并任意地设定。
以下，使用图17及图18对存储器系统1的读取动作的具体例进行说明。在图17及图18中分别以流程图及时序图表示读取动作的一例。此外，图18所示的wlsel表示要施加给选择字线的电压，与wlsel对应的字线随着动作的进行而适当变化。
如图17所示，首先，控制器20发布第1指令集cs1(步骤s10)，并发送至半导体存储装置10。图17及图18所示的基于指令集cs1的半导体存储装置10的动作与第1实施方式中说明的步骤s11～s13相同，因此省略说明。
接下来，控制器20发布第3指令集cs3(步骤s50)，并发送至半导体存储装置10。当半导体存储装置10接收到指令集cs3时，半导体存储装置10的输入输出电路14将所接收到的指令及地址信息分别传输至指令寄存器15c及地址寄存器15b。当指令“30h”被存储至指令寄存器15c时，就绪/忙碌信号从“h”电平变成“l”电平，定序器17确认是否从所接收到的地址信息中选择了特定的字线(步骤s51)。也就是说，在步骤s51中，定序器17确认与接下来读取的页对应的字线是否为特定的字线。
在未选择特定的字线wl的情况下(步骤s51、否)，定序器17执行第2读取动作。也就是说，定序器17执行反馈了在最近的追踪读取中算出的修正值的偏移读取(步骤s55)。
在选择了特定的字线wl的情况下(步骤s51、是)，定序器17执行第1读取动作。具体来说，定序器17首先执行追踪读取(步骤s53)。然后，定序器17将通过步骤s53中的追踪读取而算出的读取电压的修正值重写至寄存器reg(步骤s54)，并执行应用了该修正值的同一页的偏移读取(步骤s55)。这些步骤s52～s54的动作与第1实施方式中说明的步骤s19～s21的动作相同。
也就是说，半导体存储装置10在未选择与特定的字线wl对应的地址的情况下，以原来的修正值执行偏移读取，在选择了与特定的字线wl对应的地址的情况下，执行通过追踪读取更新了修正值的偏移读取。在后续页的读取动作中，反复进行所述步骤s50以后的动作。
此外，图18所示的例子表示在读取动作的开头执行基于指令集cs1的第1读取动作，在之后的读取动作中通过第3次发布的指令集cs3选择特定的字线wl的情况下的动作。
如上所述，本实施方式的存储器系统1中的半导体存储装置10响应控制器20所发布的指令集cs3，且确认是否选择了特定的字线wl，由此，能够将第1读取动作及第2读取动作区分使用。
[4-2]第4实施方式的效果
接下来，对第4实施方式的效果进行说明。根据本实施方式的存储器系统1，能够获得与第3实施方式相同的效果，进而，能够使动作比第3实施方式更高速化。以下，对本效果详细地进行说明。
在半导体存储装置中，存在存储器单元的特性视形成存储器单元的位置而不同的情况。例如，在各nand串中，位于中央部的存储器单元特性偏差小，位于端部的存储器单元特性偏差增大。另外，存在基于存储器单元的位置而存储器单元的特性产生倾向的情况。
认为如果产生这种特性偏差或因位置所导致的特性差，即便是在应用通过对其它页的追踪读取而获得的修正值来执行偏移读取的情况下，执行再读取的频度也会增高。
因此，本实施方式的存储器系统1中的半导体存储装置10与第3实施方式同样地，在读取动作的开头响应包含特殊指令的指令集cs1执行追踪读取后，针对后续页，响应未包含特殊指令的指令集cs3执行偏移读取。然后，半导体存储装置10当检测到通过所接收的指令集cs3选择了特定的字线wl时执行追踪读取，并对之后的偏移读取所应用的读取电压的修正值进行更新。
如上所述，本实施方式的存储器系统1与第3实施方式同样地，不依据控制器20的指示，而判断半导体存储装置10是否执行追踪读取。由此，控制器20只要仅在读取动作的开头发布包含特殊指令的指令集cs1，并在之后的读取动作中发布未包含特殊指令的指令集cs3即可。
由此，在本实施方式的存储器系统1中，与第3实施方式同样地，控制器20能够将读取动作中的指令序列缩短未发布特殊指令的量。另外，本实施方式的存储器系统1针对执行再读取的可能性高的部位，由半导体存储装置10始终执行追踪读取，因此能够降低再读取的频度。也就是说，本实施方式的存储器系统1能够获得与第3实施方式相同的效果，进而，能够使动作比第3实施方式更高速化。
[5]第5实施方式
接下来，对第5实施方式的存储器系统1进行说明。第5实施方式是将标记信息写入至各页的冗余区域，并基于该标记信息执行追踪读取。以下，对与第1～第4实施方式的不同点进行说明。
[5-1]动作
[5-1-1]存储器系统1的动作的概要
首先，对存储器系统1的动作的概要进行说明。在本实施方式的存储器系统1中，在写入动作及读取动作中使用标记信息。
标记信息是能够识别写入对应的页的数据的时期的信息。作为该标记信息，例如使用从外部的主机接收写入数据的时刻的信息或引用了一部分地址信息的信息等。
在写入动作中，标记信息是由控制器20产生，并被追加至由控制器20发送至半导体存储装置10的输入输出信号i/o。然后，标记信息被写入至半导体存储装置10中的各页的冗余区域。
在读取动作中，标记信息是在通过半导体存储装置10读取数据之前被参照。然后，半导体存储装置10基于所参照的标记信息，执行包含追踪读取的第1读取动作或作为应用了通过最近的追踪读取而获得的修正值的偏移读取的第2读取动作。
[5-1-2]存储器系统1的写入动作
接下来，使用图19对存储器系统1的写入动作的具体例进行说明。在图19中以流程图表示写入动作的一例。
如图19所示，首先，控制器20从外部的主机(未图示)接收写入数据及地址信息(步骤s60)。该写入数据及地址信息经由主机i/f26而被暂时保存在缓冲存储器25中。
接下来，控制器20的nandi/f24发布写入指令，并将标记信息flg追加至写入数据中(步骤s61)。该标记信息flg是以被写入至写入对象的页的冗余区域的方式被追加至例如写入数据的末尾。然后，nandi/f24将所发布的写入指令、包含标记信息flg的写入数据及地址信息作为输入输出信号i/o发送至半导体存储装置10。
接下来，半导体存储装置10基于从控制器20接收到的写入数据dat、指令cmd及地址信息add，执行写入动作(步骤s62)。由此，将数据存储在对应的页的数据区域，将标记信息flg存储在冗余区域。
此外，在步骤s61中，发布写入指令的并不限定于nandi/f24。例如，也可以是cpu21发布写入指令。同样地，在步骤s61中，产生标记信息flg的并不限定于nandi/f24。例如，也可以是cpu21产生标记信息flg，并将所产生的标记信息flg传输至nandi/f24或缓冲存储器25后追加至写入数据。
另外，理想的是应用存储1比特的数据的slc(single-levelcell，单级单元)方式将标记信息存储至存储器单元，但并不限定于此，也可以应用mlc方式存储至存储器单元。
[5-1-3]存储器系统1的读取动作
接下来，对存储器系统1的读取动作的详细内容进行说明。本实施方式的存储器系统1能够通过1种指令集(例如指令集cs3)执行以下要说明的读取动作。在读取动作中，半导体存储装置10响应从控制器20接收到的指令集，首先执行标记读取，接下来执行第1读取动作或第2读取动作。
标记读取是读取存储在各页的冗余区域的标记信息的读取动作。通过该标记读取而读取的标记信息被传输至定序器17，且定序器17基于该标记信息对该页执行第1读取动作或第2读取动作。
以下，使用图20及图21对存储器系统1的读取动作的具体例进行说明。在图20及图21中分别以流程图及时序图表示读取动作的一例。此外，图21所示的wlsel表示施加至选择字线的电压，与wlsel对应的字线随着动作的进行而适当变化。
首先，控制器20发布第3指令集cs3(步骤s70)，并发送至半导体存储装置10。当半导体存储装置10接收到指令集cs3时，半导体存储装置10的输入输出电路14将所接收到的指令及地址信息分别传输至指令寄存器15c及地址寄存器15b。当指令“30h”被存储在指令寄存器15c时，就绪/忙碌信号从“h”电平变成“l”电平，定序器17针对经指定的页，首先执行标记读取(步骤s71)。
具体来说，例如如图21所示，行解码器13对选择字线wlsel施加读取电压vflg。电压vflg是用来读取存储在各页的冗余区域的标记信息flg的读取电压，且是基于标记信息flg的写入方式而设定。然后，当在对选择字线wlsel施加电压vflg的期间内定序器17将信号stb激活时，通过读出放大器模块12读取数据。
接下来，读出放大器模块12将包含在所读取的1页数据的冗余区域的标记信息flg传输至定序器17，定序器17将该标记信息保存在例如寄存器reg(步骤s72)。
接下来，半导体存储装置10执行第1读取动作。具体来说，定序器17对已执行标记读取的页，首先执行追踪读取(步骤s73)。然后，定序器17将通过追踪读取而算出的读取电压的修正值保存至寄存器reg(步骤s74)。接下来，定序器17应用保存在寄存器reg的修正值，执行同一页的偏移读取(步骤s75)。这些具体的动作与第1实施方式中说明的步骤s11～s13相同，因此省略说明。
接下来，控制器20发布指令集cs3(步骤s76)，并发送至半导体存储装置10。然后，定序器17基于指令集cs3，对接下来读取的页执行标记读取(步骤s77)。也就是说，定序器17对与在步骤s71中执行了标记读取的字线不同的选择字线wlsel执行标记读取。该步骤s76及s77的动作与步骤s70及s71的动作相同，因此省略说明。
接下来，定序器17对已读取的标记信息flg与保存在寄存器reg内的标记信息flg进行比较，并确认标记信息flg是否从上一次的标记读取结果改变(步骤s78)。
在标记信息flg未改变的情况下(步骤s78、否)，定序器17执行第2读取动作。也就是说，定序器17针对在步骤s77中执行了标记读取的页，执行反馈了在最近的追踪读取中算出的修正值的偏移读取(步骤s79)。
另一方面，在标记信息flg改变的情况下(步骤s78、是)，定序器17将已变化的标记信息flg重写至寄存器reg(步骤s80)，并执行第1写入动作。具体来说，定序器17针对在步骤s77中已执行了标记读取的页，首先执行追踪读取(步骤s81)。然后，定序器17将通过追踪读取而算出的读取电压的修正值重写至寄存器reg(步骤s82)，并执行应用了该修正值的同一页的偏移读取(步骤s83)。这些步骤s80～s82的动作与第1实施方式中说明的步骤s19～s21的动作相同。
也就是说，半导体存储装置10针对保存相同的标记信息的页，以原来的修正值执行偏移读取，在标记信息改变的情况下，执行通过追踪读取更新了修正值的偏移读取。在后续页的读取动作中，反复进行所述步骤s76之后的动作。
此外，在图21所示的例中，表示通过控制器20第4次发布的指令集cs3而进行的半导体存储装置10的标记读取中，所读取的标记信息从flg1变化成flg2的情况下的动作。
如上所述，本实施方式的半导体存储装置10在读取动作的开头执行标记读取及追踪读取，并将标记信息flg及读取电压的修正值保存至寄存器reg。然后，在之后的读取动作中，半导体存储装置10针对保存相同的标记信息的页，执行应用了相同的修正值的偏移读取，并在每次标记信息改变时执行追踪读取。
此外，在所述说明中，以将标记信息写入至冗余区域时应用了slc方式的情况为例进行了说明，但并不限定于此。例如，在以mlc(multi-levelcell，多级单元)方式写入标记信息的情况下，在读取动作中的标记读取中，执行使用了多个读取电压的读取动作。
另外，在所述说明中，以使用指令集cs3执行读取动作的情况为例进行了说明，但并不限定于此。例如，也可以使用包含如指令集cs1的特殊指令的指令集执行读取动作。
[5-2]第5实施方式的效果
接下来，对第5实施方式的效果进行说明。根据本实施方式的存储器系统1，能够获得与第1实施方式相同的效果，进而，能够使动作比第1实施方式更高速化。以下，对本效果详细地进行说明。
在第1实施方式的存储器系统1中，通过多个指令集将包含追踪读取的第1读取动作与作为沿用了修正值的偏移读取的第2读取动作区分使用。
另一方面，在本实施方式的存储器系统1中，控制器20产生表示写入各页数据的时期的标记信息，且半导体存储装置10将该标记信息写入至各页的冗余区域。然后，半导体存储装置10在读取动作时参照该标记信息，由此将第1读取动作与第2读取动作区分使用。
具体来说，半导体存储装置10在进行各页的读取动作时，首先执行读取标记信息的标记读取。此处读取的标记信息被保存在半导体存储装置10内部，并与和在该页之前读取的页对应的标记信息进行比较。然后，半导体存储装置10在经比较的标记信息不同的情况下，执行第1读取动作，在经比较的标记信息相同的情况下，执行第2读取动作。
如上所述，半导体存储装置10针对保存相同标记信息的页执行第2读取动作，并在每次标记信息变化时，执行第1读取动作并更新读取电压的修正值。也就是说，半导体存储装置10能够以例如图像数据或资料数据等文件单位应用相同的读取电压的修正值。
由此，本实施方式的存储器系统1能够定义以大于区块的单位沿用读取电压的修正值的范围，从而能够降低执行追踪读取的频度。也就是说，本实施方式的存储器系统1能够获得与第1实施方式相同的效果，进而，能够使动作比第1实施方式更高速化。
[6]第6实施方式
接下来，对第6实施方式的存储器系统1进行说明。在第5实施方式中，控制器20产生标记信息，相对于此，第6实施方式是半导体存储装置10产生标记信息。以下，对与第1～第5实施方式不同的点进行说明。
[6-1]存储器系统1的写入动作
首先，使用图22对存储器系统1的写入动作的具体例进行说明。在图22中以流程图表示写入动作的一例。
首先，控制器20从外部的主机(未图示)接收写入数据及地址信息(步骤s90)。该写入数据及地址信息经由主机i/f26暂时保存在缓冲存储器25。
接下来，控制器20的nandi/f24发布写入指令(步骤s91)。并且，nandi/f24将所发布的写入指令、写入数据及地址信息作为输入输出信号i/o发送至半导体存储装置10。
接下来，半导体存储装置10的输入输出电路14将从控制器20接收到的指令cmd、地址信息add及写入数据dat分别传输至指令寄存器15c、地址信息add及读出放大器模块12的锁存电路xdl。然后，定序器17产生标记信息(步骤s92)，并传输至连接在冗余区域的存储器单元的读出放大器单元sau的锁存电路xdl。作为该标记信息，例如使用已接收到的地址信息的一部分。
接下来，定序器17基于被传输至指令寄存器15c的指令cmd执行写入动作(步骤s93)。由此，将数据写入至对应的页的数据区域，将标记信息写入至冗余区域。
被写入至该冗余区域的标记信息例如在执行高速写入动作的期间被设为相同的标记信息flg。高速写入动作平行地执行从控制器20向半导体存储装置10的1页数据的传输与半导体存储装置10的1页数据的写入动作。
以下，使用图23对高速写入动作的具体例进行说明。在图23中以流程图表示高速写入动作的一例。
如图23所示，首先，控制器20发布第4指令集cs4(步骤s100)，并发送至半导体存储装置10。与该第4指令集cs4对应的指令序列被示于图24中。
具体来说，首先，控制器20发布写入指令“80h”，并发送至半导体存储装置10。指令“80h”是命令写入动作的指令。接下来，控制器20例如遍及5个循环发布地址信息add，并发送至半导体存储装置10。该地址信息add指定写入数据的地址。接下来，控制器20遍及多个循环将写入数据din输出至半导体存储装置10。此处经输出的数据din合计相当于1页量的数据。接下来，控制器20发布指令“15h”，并发送至半导体存储装置10。指令“15h”是用来基于之前刚发送的地址信息及数据din使半导体存储装置10执行数据的高速写入动作的指令。
当半导体存储装置10接收到这种指令集cs4(指令cmd、地址信息add及写入数据dat)时，半导体存储装置10的输入输出电路14将所接收到的指令、地址信息及写入数据分别传输至指令寄存器15c、地址寄存器15b及读出放大器模块12的锁存电路xdl。当指令“15h”被存储在指令寄存器15c时，就绪/忙碌信号从“h”电平变成“l”电平，定序器17开始进行高速写入动作。
在高速写入动作中，首先，读出放大器模块12将被传输至锁存电路xdl的写入数据传输至锁存电路sdl(步骤s101)。然后，当检测到步骤s101中的数据传输结束时，定序器17控制就绪/忙碌控制电路18而使就绪/忙碌信号从“l”电平变成“h”电平。
接下来，定序器17开始进行1页数据的写入动作(步骤s102)。此处，与半导体存储装置10开始进行写入动作平行地，控制器20发布包含下一页的写入数据的第4指令集cs4(步骤s103)，并发送至半导体存储装置10。此处，在步骤s103中发送的写入数据经由输入输出电路14被保存至读出放大器模块12的锁存电路xdl。
当写入动作结束时，定序器17控制读出放大器模块12，并将被传输至锁存电路xdl的写入数据传输至锁存电路sdl(步骤s104)。此处，定序器17在进行步骤s104中的数据传输的期间将就绪/忙碌信号设为“l”电平，当数据传输结束时将就绪/忙碌信号设为“h”电平。
如上所述，在高速写入动作中，平行地执行从控制器20向半导体存储装置10的写入数据的传输与半导体存储装置10的写入动作。并且，在被写入至半导体存储装置10的数据剩余成为1页以下之前，反复进行步骤s102～s104的动作。
当写入数据剩余成为1页以下时，控制器20发布命令通常的写入动作的第5指令集cs5(步骤s106)，并发送至半导体存储装置10。与该第5指令集cs5对应的指令序列被示于图24中。
具体来说，指令集cs5与将指令集cs4中的指令“15h”替换成指令“10h”后的指令集相同。指令“10h”是用来基于之前刚发送的地址信息及数据din使半导体存储装置10执行通常的写入动作的指令。
当半导体存储装置10接收到这种指令集cs5(指令cmd、地址信息add及写入数据dat)时，半导体存储装置10的输入输出电路14将所接收到的指令、地址信息及写入数据分别传输至指令寄存器15c、地址信息add及读出放大器模块12的锁存电路xdl。当指令“10h”被存储至指令寄存器15c时，就绪/忙碌信号从“h”电平变成“l”电平，定序器17开始进行通常的写入动作。
当前一页的写入动作结束时，读出放大器模块12将被传输至锁存电路xdl的写入数据传输至锁存电路sdl(步骤s107)。接下来，定序器17执行剩余1页数据的写入动作(步骤s108)。然后，当该写入动作结束时，定序器17控制就绪/忙碌控制电路18并使就绪/忙碌信号成为“h”电平。
此外，图24所示的指令序列与图23所示的流程图对应。具体来说，在图24中表示通过2次高速写入动作与1次通常的写入动作写入3页量的数据的情况下的指令序列。
图24所示的tdltrans及tprog分别与在高速写入动作中进行锁存器间的数据传输的期间及执行通常的写入动作的期间对应，且tdltrans＜tprog。如上所述，在高速写入动作中，存在在控制器20发送输入输出信号i/o的期间内通过半导体存储装置10而进行的1页数据的写入动作结束的情况。
如上所述，在高速写入动作中，基于指令集cs4连续地执行1页数据的写入。在本实施方式的半导体存储装置10中，例如将该连续执行的高速写入动作与最后的通常的写入动作设为1组，并使他们共有相同的标记信息flg。
也就是说，本实施方式的半导体存储装置10从基于指令集cs4开始进行高速写入动作起至通过指令集cs5执行通常的写入动作为止，将相同的标记信息flg写入至各页的冗余区域。在本例中，半导体存储装置10的定序器17产生标记信息flg，并将标记信息flg传输至对应的读出放大器单元sau的时序只要为接收各指令集的期间或接收指令“15h”或指令“10h”并开始进行锁存器间的数据传输之前即可。
此外，在所述说明中，基于指令“15h”及“10h”将数据从锁存电路xld传向的对象的锁存电路并不限定于锁存电路sdl，也可以为锁存电路ldl或udl。
另外，在为控制器20通过状态读取指令知晓半导体存储装置10的动作状态的构成的情况下，控制器20在发布各指令集后以特定的间隔发布状态读取指令。然后，控制器20通过参照从半导体存储装置10输出的状态信息，检测步骤s102、s104、或s107中的数据传输结束。
此外，关于所述高速读取动作，例如记载在名为“semiconductorintegratedcircuitadaptedtooutputpass/failresultsofinternaloperations”且在2002年12月13日申请的美国专利申请10/318,167号中。该专利申请的整体是通过参照而引用在本说明书中。
[6-2]第6实施方式的效果
接下来，对第6实施方式的效果进行说明。根据本实施方式的存储器系统1，能够获得与第5实施方式相同的效果。以下，对本效果详细地进行说明。
在第5实施方式的存储器系统1中，控制器20产生标记信息flg，相对于此，在本实施方式的存储器系统1中，半导体存储装置10产生标记信息flg。如上所述，标记信息flg也可以在半导体存储装置10内部产生，半导体存储装置10执行从控制器20接收到的数据以及标记信息flg的写入。
由此，本实施方式的存储器系统1能够执行与第5实施方式相同的读取动作。也就是说，本实施方式的存储器系统1能够降低执行追踪读取的频度，从而能够获得与第5实施方式相同的效果。
另外，本实施方式的半导体存储装置10不依据控制器20所发布的指令而产生标记信息。也就是说，本实施方式的半导体存储装置10不使控制器20使用特别的指令序列便能够执行写入动作及读取动作。
[7]变化例等
所述实施方式的半导体存储装置＜10，图1＞包含：多个第1及第2存储器单元；第1及第2字线，分别连接在多个第1及第2存储器单元；及控制电路＜20，图1＞，分别响应从外部接收到的第1及第2指令集＜cs1、cs2，图9＞执行读取动作。控制电路在读取动作时能够执行第1及第2读取序列。在第1读取序列＜trackingread，图9＞中，使用互不相同的第1至第3电压分别读取数据。在第2读取序列＜shiftread，图9＞中，使用基于第1读取序列的结果的电压读取数据。在基于第1指令集的多个第1存储器单元的读取动作中，连续地执行第1及第2读取序列。在继多个第1存储器单元的读取动作后的基于第2指令集的多个第2存储器单元的读取动作中，执行使用了基于多个第1存储器单元的读取动作中的第1读取序列的结果的电压的第2读取序列。
另外，所述实施方式的存储器系统＜1，图1＞具备所述实施方式的半导体存储装置＜10，图1＞及能够发布第1及第2指令集的控制器＜20，图1＞。
由此，能够提供一种能够使动作高速化的半导体存储装置及存储器系统。
此外，实施方式并不限定于所述第1～第6实施方式，能够进行各种变化。例如关于所述实施方式，以从连接在同一字线wl的存储器单元读取1页数据的情况为例进行了说明，但并不限定于此。例如，在从连接在同一字线wl的存储器单元读取2页以上的数据的情况下或从连接在同一字线wl的存储器单元读取多页中的1页数据的情况下，也能够应用所述实施方式。
例如，在从连接在同一字线wl的存储器单元读取2页以上的数据的情况下或从连接在同一字线wl的存储器单元读取多页中的1页数据的情况下，存在需要多个电平的读取动作用以确定想要读取的页的数据的情况。在此情况下，在连续地执行与各电平对应的追踪读取后，连续地执行应用了通过这些追踪读取而获得的修正值的与各电平对应的偏移读取。
如上所述，在存储器单元存储多比特的信息，并使用与多电平的阈值分布对应的读取电压的情况下，读取电压的修正值针对各进行与各电平对应的读取电压而被算出，并保存在定序器17内的寄存器reg。
此外，在所述实施方式中，关于追踪读取中的修正值的算出方法，以使用整合数的差量的情况为例进行了说明，但并不限定于此。例如，在半导体存储装置10具备ecc电路的情况下，只要将在追踪读取中错误比特数变成最少的读取电压设为最佳的读取电压即可。在此情况下，也考虑到最佳的读取电压成为与在追踪读取中施加的读取电压不同的读取电压的情况。
另外，在所述实施方式中，以半导体存储装置10使用定序器17内的寄存器reg作为保存通过追踪读取而获得的读取电压的修正值的对象的情况为例进行了说明，但并不限定于此。例如，也可以在寄存器15的区域制作保存修正值的区域，只要在半导体存储装置10的内部即可。
另外，在所述实施方式中，以半导体存储装置10将通过第2次之后的追踪读取而获得的读取电压的修正值相对于之前获得的修正值进行重写的情况为例进行了说明，但并不限定于此。例如，也可以不对通过追踪读取而获得的修正值进行重写而保存在不同的地方。在此情况下，只要以在之后的偏移读取中参照新的修正值的方式进行设定，那么便可获得如所述实施方式中说明的效果。
另外，在所述实施方式中，在第1读取动作中的追踪读取及偏移读取的期间内存在未施加电压的期间，但并不限定于此。例如，也可以在执行追踪读取后连续地执行偏移读取。在此情况下，在追踪读取中以施加了读取电压的状态算出最佳的读取电压的修正值，接下来施加应用了所算出的修正值的读取电压。
另外，在所述实施方式中，以根据通过追踪读取而获得的修正值设定偏移读取所使用的读取电压的情况为例进行了说明，但并不限定于此。例如，也可以不通过追踪读取从通常的读取电压算出修正值，而算出最佳的读取电压值本身，并保存在定序器17内的寄存器reg。在该情况下的偏移读取中，执行直接应用了寄存器reg内的最佳的读取电压的读取动作。
另外，在所述实施方式中，应用了通过追踪读取而获得的修正值的最佳的读取电压也可以并非为在追踪读取中施加的多个读取电压中的任一个。例如，也可以并非为图6所示的电压vtr1～vtr5中的任一个，也可以将这些电压中的电压指定为最佳的读取电压。
此外，在第2～第4实施方式中，以使用第1指令集cs1在读取动作的开头执行包含追踪读取的第1读取动作的情况为例进行了说明，但并不限定于此。例如，也可以在读取动作的开头，当半导体存储装置10从控制器20接收到第3指令集cs3时执行第1读取动作的方式进行设定。在此情况下，不使用包含特殊指令的指令集cs1便可实现第2～第4实施方式的动作。
另外，在第2～第4实施方式中，也可以基于第3指令集执行第1读取动作，且基于第1指令集执行作为反馈了最近的追踪读取结果的偏移读取的第2读取动作。该情况下的指令序列及波形的一例示于图25中。图25相对于第2实施方式中说明的图9，指示第1及第2读取动作的指令集的种类不同。此外，该动作同样地也能够应用于第3及第4实施方式。
此外，在第5及第6实施方式中，在写入的数据不满1页的情况下，存在在之后的写入动作中从该页的未写入区域写入数据的情况。如此一来，作为针对包含写入的时序不同的存储器单元的页的标记信息，可以附加在页的起始处进行写入的时序的标记信息，也可以附加在页的结尾处进行写入的时序的标记信息。
此外，在所述实施方式中，以算出最佳的读取电压的修正值并执行基于该修正值的读取动作的第1读取动作是追踪读取及偏移读取的组合的情况为例进行了说明，但并不限定于此。例如，也可以在第1读取动作中仅执行追踪读取，并从该追踪读取的读取结果中提取最佳的数据。
在此情况下，例如在追踪读取中读取的所有数据被保存在读出放大器模块12。然后，定序器17在算出最佳的读取电压的修正值后控制读出放大器模块12，并将基于该修正值的读取数据或相当于与之相近的读取数据的数据传输至锁存电路xdl，并经由输入输出电路14输出至控制器20。将这种动作应用于第1实施方式的情况下的指令序列及波形的一例示于图26中。图26相对于第1实施方式中说明的图9，省略了第1读取动作中的偏移读取的点不同。在这种情况下，能够执行反应了最近的追踪读取的结果的偏移读取。此外，该动作同样地也能够应用于第2～第6实施方式。
此外，在所述实施方式中，存在在第1～第3读取动作中读取的数据对控制器20的错误订正无效的情况(ecc错误)。在产生这种ecc错误的情况下，控制器20可以基于该读取数据算出最佳的读取电压的修正值，并对数据的读取失败的部位执行重试读取。以下，使用图27及图28对在第1实施方式中说明的存储器系统1的动作中产生重试读取的情况的一例进行说明。在图27及图28中分别以流程图及时序图表示重试读取的一例。
如图27所示，首先，控制器20发布第1指令集cs1(步骤s110)，并发送至半导体存储装置10。然后，半导体存储装置10响应指令集cs1执行第1读取动作。具体来说，定序器17执行追踪读取(步骤s111)，保存通过追踪读取而获得的修正值(步骤s112)，执行基于该修正值的偏移读取(步骤s113)。这些步骤s110～s113的动作与在第1实施方式中使用图8进行说明的步骤s10～s13相同。
当控制器20接收到通过步骤s113的偏移读取而读取的数据dat时，执行错误订正处理。在本例中，控制器20未能完成该读取数据的错误订正(步骤s114)。在如上所述那样产生ecc错误的情况下，控制器20基于通过步骤s113的偏移读取而读取的数据dat算出最佳的读取电压(步骤s115)。然后，控制器20发布指示使用了已算出的最佳的读取电压的重试读取的第6指令集cs6(步骤s116)，并发送至半导体存储装置10。
该第6指令集cs6例如为如图29所示的指令序列。具体来说，指令集cs6与相对于在图10中说明的指令集cs1，将特殊指令“xxh”替换成特殊指令“zzh”后所得的指令集相同。指令“zzh”是命令半导体存储装置10进行使用了控制器20所指定的读取电压的偏移读取的指令。
接收到这种指令集cs6(指令cmd及地址信息add)的半导体存储装置10针对与步骤s113相同的页，执行使用了控制器20已算出的最佳的读取电压的偏移读取(步骤s117)。也就是说，半导体存储装置10针对产生了ecc错误的页，执行使用了控制器20已算出的最佳的读取电压的重试读取。此外，此时，与半导体存储装置10从控制器20接收到的最佳的读取电压对应的修正值被保存在定序器17内的寄存器reg中。
当通过步骤s117的偏移读取而读取的数据dat被发送至控制器20时，控制器20发布第2指令集cs2。当半导体存储装置10从控制器20接收到第2指令集cs2时，针对后续页，执行使用了步骤s117中所使用的读取电压的偏移读取。也就是说，在产生ecc错误并进行重试读取的情况下，在之后的第2读取动作中，反馈在最近的重试读取中控制器20所算出的读取电压的修正值。
图28所示的波形与以上所说明的步骤s110～s119的动作对应。在图28所示的一例中，在开头的第1读取动作中执行基于电压vcal1而进行的偏移读取。在之后的重试读取中，执行基于控制器20所算出的最佳的读取电压vcal2而进行的偏移读取。然后，在重试读取后的第2读取动作中，执行反馈了在重试读取中使用的读取电压的偏移读取。
如上所述，存储器系统1也可以将在重试读取中由控制器20算出的最佳的读取电压应用于之后的第2读取动作。另外，控制器20在产生ecc错误的情况下，基于在偏移读取中读取的数据算出最佳的读取电压，由此，能够缩短计算最佳值所需的时间。
此外，由半导体存储装置10保存的基于控制器20的计算的修正值在接下来执行第1读取动作或重试读取时被更新。另外，在所述说明中，以在第1读取动作中产生ecc错误的情况为例进行了说明，但并不限定于此。例如，于在第2及第3读取动作中产生ecc错误的情况下，也能够执行所述那样的重试读取。
另外，在所述说明中，以控制器20在指示半导体存储装置10进行重试读取时发布第6指令集cs6的情况为例进行了说明，但并不限定于此。例如，也可以通过控制器20指示半导体存储装置10进行对被称为“setfeature”的半导体存储装置10的动作模式进行变更的动作或对被称为“parameterset”的半导体存储装置10的各种参数进行变更的动作，而将控制器20算出的最佳的读取电压应用于半导体存储装置10。在此情况下，在通过控制器20、setfeature等变更半导体存储装置10的动作模式或参数后，发布指示应用了该修正值的偏移读取的指令集(例如指令集cs2)。控制器20指示半导体存储装置10进行setfeature的指令序列例如成为图30所示的指令序列。
如图30所示，首先，控制器20发布例如setfeature指令“efh”，并发送至半导体存储装置10。指令“efh”是命令半导体存储装置10进行参数的变更的指令。接下来，控制器20发布地址信息add，并发送至半导体存储装置10。该地址信息add指定与想要变更的参数对应的地址。接下来，控制器2遍及多个循环将设定数据din输出至半导体存储装置10。此处经输出的数据din是相当于进行变更的参数的数据。
当半导体存储装置10接收到这些指令等时，开始进行setfeature，变更半导体存储装置10的动作模式。在本例中，通过setfeature，基于控制器20所算出的最佳的读取电压变更半导体存储装置10所保存的读取电压的修正值。另外，图示的tset表示进行该setfeature的期间，在该期间内，半导体存储装置10成为忙碌状态。也就是说，于在通过setfeature等变更半导体存储装置10的动作模式或参数后，发布指示应用了该修正值的偏移读取的指令集的情况下，在半导体存储装置10执行重试读取之前，半导体存储装置10暂时成为忙碌状态。
此外，通过setfeature而设定的读取电压的修正值也可以与半导体存储装置10所算出的读取电压的修正值分开保存。在此情况下，半导体存储装置10基于例如指令集cs6那样的指令序列，执行应用了对已指定的修正值进而通过setfeature等进行指定的修正值的偏移读取。
此外，使用图27及图28进行说明的动作也可以使用如图31所示的第7指令集cs7代替第6指令集cs6。如图31所示，指令集cs7与相对于图29中说明的指令集cs6，在特殊指令“zzh”之前发布了特殊指令“yyh”的指令集相同。如上所述，存储器系统1也能够同时地使用多个特殊指令。在此情况下，例如通过指令“yyh”指示基于控制器20所指定的读取电压而进行的偏移读取，通过指令“zzh”将“yyh”所指定的读取电压的电平作为基准，进而应用通过setfeature或parameterset而指定的修正值。图31所示的各特殊指令的作用并不限定于本例，例如也考虑到指令“yyh”与指示偏移读取的指令对应，指令“zzh”相当于在基于指令“yyh”而执行的偏移读取中所使用的参数(修正值)的情况。
此外，在所述实施方式中，控制器20算出最佳的读取电压的方法例如被记载在名为“半导体存储装置”且在2016年6月28日申请的美国专利申请15/195,560号。该专利申请的整体是通过参照而引用在本说明书中。
此外，所述说明所使用的图9、图14、图16、图18、图21、图25、图26及图28所示的输入输出信号i/o仅表示从控制器20发送至半导体存储装置10的指令集cs，而省略从半导体存储装置10发送至控制器20的读取数据dat。
另外，在所述说明中，图10、图11、图12、图29及图31所示的指令“xxh”、“yyh”及“zzh”仅为一例，能够分别分配任意的数字。
此外，在所述说明中，所谓“读取电压”，与读取数据时施加的电压对应。也就是说，例如在图9所示的波形图中，在追踪读取时施加至选择字线的电压呈阶梯状表现，也可以使该电压连续地增加。在此情况下，通过使激活信号stb的时序与施加该读取电压的时序一致而读取数据。
另外，在所述说明中，所谓“连接”，表示电连接，不仅包含直接连接的情况，也包含经由任意的元件连接的情况。
此外，在所述实施方式中，存储器单元阵列11也可以为存储器单元晶体管mt在半导体衬底的上方三维积层而成的构成。这种构成例如被记载在名为“三维积层非易失性半导体存储器”且在2009年3月19日申请的美国专利申请12/407,403号。另外，被记载在名为“三维积层非易失性半导体存储器”且在2009年3月18日申请的美国专利申请12/406,524号、名为“非易失性半导体存储装置及其制造方法”且在2010年3月25日申请的美国专利申请12/679,991号、名为“半导体存储器及其制造方法”且在2009年3月23日申请的美国专利申请12/532,030号。这些专利申请的整体是通过参照而引用在本说明书中。
另外，在所述实施方式中，区块blk也可以不成为数据的删除单位。例如其它删除动作记载在名为“非易失性半导体存储装置”且在2011年9月18日申请的美国专利申请13/235,389号、名为“非易失性半导体存储装置”且在2010年1月27日申请的美国专利申请12/694,690号。这些专利申请的整体是通过参照而引用在本说明书中。
另外，关于所述实施方式中的追踪读取的详细内容，例如能够应用记载在名为“semiconductormemorydevicewhichstoresmultivalueddata”且在2012年7月9日申请的美国专利申请13/544,147的方法。该专利申请的整体内容是通过参照而引用在本说明书中。
此外，在所述各实施方式中，
(1)在读取动作中，施加至“a”电平的读取动作所选择的字线的电压例如为0～0.55v之间。并不限定于此，也可以设为0.1～0.24v、0.21～0.31v、0.31～0.4v、0.4～0.5v、0.5～0.55v中的任一个范围。
施加至“b”电平的读取动作所选择的字线的电压例如为1.5～2.3v之间。并不限定于此，也可以设为1.65～1.8v、1.8～1.95v、1.95～2.1v、2.1～2.3v中的任一个范围。
施加至“c”电平的读取动作所选择的字线的电压例如为3.0v～4.0v之间。并不限定于此，也可以设为3.0～3.2v、3.2～3.4v、3.4～3.5v、3.5～3.6v、3.6～4.0v中的任一个范围。
作为读取动作的时间(tread)，例如可设为25～38μs、38～70μs、70～80μs中的任一个范围。
(2)如上所述，写入动作包含编程动作与验证动作。在写入动作中，最先施加至编程动作时所选择的字线的电压例如为13.7～14.3v之间。并不限定于此，例如也可以设为13.7～14.0v、14.0～14.6v中的任一个范围。
也可以改变写入第奇数条字线时的最先施加至所选择的字线的电压与写入第偶数条字线时的最先施加至所选择的字线的电压。
在将编程动作设为ispp(incrementalsteppulseprogram，增量阶跃脉冲编程)方式时，升压的电压例如可列举0.5v左右。
作为施加至非选择的字线的电压，例如可设为6.0～7.3v之间。并不限定于这种情况，例如也可以设为7.3～8.4v之间，还可以设为6.0v以下。
也可以根据非选择的字线是第奇数条字线抑或是第偶数条字线而改变所要施加的通过电压。
作为写入动作的时间(tprog)，例如可以设为1700μs～1800μs、1800μs～1900μs及1900μs～2000μs中的任一个范围。
(3)在删除动作中，最先施加至形成在半导体衬底上部且在上方配置着存储器单元的阱的电压例如为12.0v～13.6v之间。并不限定于这种情况，例如也可以设为13.6v～14.8v、14.8v～19.0v、19.0～19.8v及19.8v～21v中的任一个范围。
作为删除动作的时间(terase)，例如可以设为3000～4000μs、4000～5000μs、4000～9000μs中的任一个范围。
(4)存储器单元的构造具有隔着膜厚为4～10nm的隧道绝缘膜配置在半导体衬底(硅衬底)上的电荷蓄积层。该电荷蓄积层也可以设为膜厚为2～3nm的sin或sion等绝缘膜与膜厚为3～8nm的多晶硅的积层构造。另外，也可以向多晶硅中添加ru等金属。电荷蓄积层之上具有绝缘膜。该绝缘膜例如具有被膜厚为3～10nm的下层high-k膜与膜厚为3～10nm的上层high-k膜夹着的膜厚为4～10nm的硅氧化膜。high-k膜可列举hfo等。另外，硅氧化膜的膜厚可以厚于high-k膜的膜厚。在绝缘膜上隔着膜厚为3～10nm的材料形成着膜厚为30～70nm的控制电极。此处，材料为tao等金属氧化膜、tan等金属氮化膜。控制电极可以使用w等。
另外，可以在存储器单元间形成气隙。
此外，已对本发明的若干实施方式进行了说明，但这些实施方式是作为例子而提出的，并无意图限定发明的范围。这些实施方式能够以其它各种方式加以实施，且能够在不脱离发明主旨的范围内进行各种省略、替换、变更。这些实施方式或其变化包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明与其均等的范围内。
[符号的说明]
1存储器系统
10半导体存储装置
11存储器单元阵列
12读出放大器模块
13行解码器
14输入输出电路
15寄存器
16逻辑控制电路
17定序器
18就绪/忙碌控制电路
19电压产生电路
20控制器
21处理器
22内置存储器
23ecc电路
24nand接口电路
25缓冲存储器
26主机接口电路