存储单元的电容测试装置、方法及半导体存储器与流程

本发明涉及半导体存储器测试领域，具体涉及一种存储单元的电容测试装置，还涉及一种存储单元的电容测试方法，以及一种半导体存储器。

背景技术：

在动态随机存储器(dram)中，包括大量存储单元，存储单元的电容一般很小(约几十ff量级)，目前为了测量出单个存储单元的电容值，采用的方法是将整个存储阵列中的所有存储单元的电容并联起来，通过lcrmeter测量出所有并联的存储单元的电容值，进而根据电路中并联的存储单元的数量计算出单个存储单元的电容值。

然而，由于测试精度的影响，传统lcr测试计算出的存储单元的电容是一种平均电容，不能给出整个存储阵列中的所有存储单元电容值分布信息。存储单元电容值往往与所处的空间位置也有关系，比如，边缘存储单元周围结构与内部存储单元周围结构的不同会导致制备出的存储单元电容值发生变化，但这种变化的大小是传统lcr测试结果无法提供的。

因此，如何测量存储阵列中的所有存储单元的电容值分布是本领域技术人员急需要解决的技术问题。

技术实现要素：

本发明提供一种存储单元的电容测试装置，一种存储单元的电容测试方法，以及一种半导体存储器，以克服或缓解背景技术中存在的一个或者更多个问题，至少提供一种有益的选择。

作为本发明的一个方面，提供了一种存储单元的电容测试装置，应用于存储阵列，所述存储阵列包括矩阵排列的多个所述存储单元，所述存储单元包括第一晶体管，所述第一晶体管的漏极连接电容的一端，所述电容测试装置包括：

多个测试电路，其中，每个所述测试电路包括：

第二晶体管，包括接地的漏极；

第三晶体管，包括接地的漏极，其中，所述第二晶体管的源极与所述第三晶体管的漏极连接至节点，并且所述第一晶体管的源极连接至所述节点；

其中，当所述第一晶体管导通，且所述电容的另一端连接至电源时，所述第二晶体管导通且所述第三晶体管关断，在所述第一晶体管与所述第二晶体管之间形成充电电流；并且，当所述第二晶体管关断且所述第三晶体管导通，在所述第一晶体管与所述第三晶体管之间形成放电电流，以根据所述充电电流与所述放电电流计算所述电容的电容值。

优选的，在上述存储单元的电容测试装置中，所述第二晶体管的栅极连接至第一时钟信号，以控制所述第二晶体管导通或关断，所述第三晶体管的栅极，连接至第二时钟信号，以控制所述第三晶体管导通或关断。

优选的，在上述存储单元的电容测试装置中，同一行的多个所述存储单元中的所述第一晶体管的第一栅极连接至同一字线上，以通过所述字线开启所述第一晶体管；以及

同一列的多个所述存储单元中的所述第一晶体管的源极连接至同一位线上，所述位线的末端连接至所述节点。

优选的，在上述存储单元的电容测试装置中，当所述第一晶体管导通，且所述电容的另一端接地，所述第二晶体管导通且所述第三晶体管关断，在所述第二晶体管中形成第一漏电流；并且，当所述第三晶体管导通，且所述第二晶体管关断，在所述第三晶体管中形成第二漏电流，以根据所述充电电流、所述放电电流、所述第一漏电流、所述第二漏电流计算所述电容的电容值。

本发明还提供了一种半导体存储器，包括如上述任一项所述的种存储单元的电容测试装置。

本发明还提供了一种存储单元的电容测试方法，应用于权利要求1至4任一项所述存储单元的电容测试装置，所述存储单元的电容测试方法，包括：

使所述第一晶体管导通，且所述电容的一端连接至电源；

使所述第二晶体管导通且使所述第三晶体管关断时，测量在所述第一晶体管与所述第二晶体管之间形成的充电电流；

使第二晶体管关断且使所述第三晶体管导通时，测量在所述第一晶体管与所述第三晶体管之间形成的放电电流；以及

根据所述充电电流与所述放电电流计算所述电容的电容值。

优选的，在上述存储单元的电容测试方法中，还包括：

使所述第一晶体管导通，且所述电容的另一端接地；

使所述第二晶体管导通且使所述第三晶体管关断时，测量所述第一晶体管与所述第二晶体管之间形成的第一漏电流；

使所述第三晶体管导通且使所述第二晶体管关断时，测量在所述第一晶体管与所述第三晶体管之间形成的第二漏电流；以及

根据所述充电电流、所述放电电流、所述第一漏电流和所述第二漏电流计算所述电容的电容值。

优选的，在上述存储单元的电容测试方法中，同一行的多个所述存储单元中的所述第一晶体管的栅极连接至同一字线上，以及所述存储单元的电容测试方法包括：

任选一条或多条所述字线，打开所选择的所述字线，以开启各个所述存储单元中的所述第一晶体管；以及

每条所述字线上选择所述存储单元中的所述电容，所述电源给所述电容充电，以测量所述电容。

优选的，在上述存储单元的电容测试方法中，

所述第二晶体管的栅极连接至第一时钟信号，所述第三晶体管的栅极连接至第二时钟信号，所述存储单元的电容测试方法包括：

在提供给所述电容的电压脉冲信号的高电平的前一半脉冲宽度时，所述第一时钟信号由低电位转变为高电位，所述第二时钟信号由高电位转变为低电位，所述第二晶体管导通，所述第三晶体管关断。

优选的，在上述存储单元的电容测试方法中，还包括：

在所述电压脉冲信号的高电平的后一半脉冲宽度时，所述第二时钟信号由低电位转变为高电位，所述第一时钟信号由高电位转变为低电位，所述第三晶体管导通，所述第二晶体管关断。

本发明采用上述技术方案，具有如下优点：本方案中，设计了存储单元的电容测试装置，包括与存储单元连接的多个测试电路，其中，存储单元包括第一晶体管，第一晶体管的漏极连接电容的一端，每个测试电路包括：第二晶体管，包括接地的漏极；第三晶体管，包括接地的漏极，其中，第二晶体管的源极与第三晶体管的漏极连接至节点，并且第一晶体管的源极连接至节点，开启第一晶体管，且电容的外端连接至电源时，打开第二晶体管，关闭第三晶体管，形成充电电流，关闭第二晶体管，开启第三晶体管，形成放电电流，根据充电电流与放电电流计算电容的电容值。不仅能够测试单个存储单元的电容值，还能测试给出整个存储阵列中存储单元的电容值分布信息。

由于开启第一晶体管，且电容的外端接地时，开启第二晶体管，关闭第三晶体管，测试第一漏电流；开启第三晶体管，关闭第二晶体管，测量第二漏电流。通过对接入电路中的第二晶体管和第三晶体管的漏电流的测量，可以排除测试电路中漏电流及电荷注入效应等系统误差的影响，可以有效提高dram存储单元的电容测试精度。

上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本发明进一步的方面、实施方式和特征将会是容易明白的。

附图说明

在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本发明公开的一些实施方式，而不应将其视为是对本发明范围的限制。

图1为本发明实施例提供的一种存储单元的电容测试装置结构示意图。

图2为本发明实施例提供的一种存储阵列的电容测试方法流程示意图。

图3为本发明实施例提供的一种存储阵列的电容测试方法中时钟信号示意图。

附图标记：

100存储单元

110第一晶体管；

111第一晶体管的漏极；

112第一晶体管的源极；

113第一晶体管的栅极；

114电容；

200测试电路；

210第二晶体管；

211第二晶体管的漏极；

212第二晶体管的源极；

213第二晶体管的栅极；

220第三晶体管；

221第三晶体管的漏极；

222第三晶体管的源极；

223第三晶体管的栅极；

节点a。

具体实施方式

在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本发明的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。

下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

实施例一

在一种具体实施方式中，提供了一种存储单元100的电容测试装置，应用于存储阵列，存储阵列包括矩阵排列的多个存储单元100，存储单元100包括第一晶体管110，第一晶体管的漏极111连接电容114的一端，电容测试装置包括：

多个测试电路200，其中，每个测试电路200包括：

第二晶体管210，包括接地的漏极211；以及

第三晶体管220，包括接地的漏极221，其中，第二晶体管210的源极与第三晶体管的漏极221连接至节点a，并且第一晶体管110的源极均连接至节点a；

其中，当第一晶体管110导通，且电容114的另一端连接至电源时，第二晶体管210导通且第三晶体管220关断，在第一晶体管110与第二晶体管210之间形成充电电流；并且，当第二晶体管210关断且第三晶体管220导通，在第一晶体管110与第三晶体管220之间形成放电电流，以根据充电电流与放电电流计算电容114的电容值。

具体的，可以通过测试电路200测量单个存储单元100中的电容值，测试电路200包括第二晶体管210和第三晶体管220，第二晶体管210和第三晶体管220可均为nmos管。

通过时钟信号或其它方式控制第二晶体管210导通，关断第三晶体管220，电容114另一端由电源提供电压脉冲信号，此时由于电容114的一端通过第二晶体管210与地相连，电路上会有从地到电容114另一端的脉冲电流流过，在电容114的另一端聚集负电荷与一端电压脉冲信号形成稳定的电压，此时电路产生的脉冲电流为i1(电流方向定义为正向)；通过时钟信号或其它方式控制第三晶体管220导通，关断第二晶体管210，电容114另一端由电源提供电压脉冲信号，此时由于电容114的一端通过第三晶体管与地相连，此时在电容114的聚集的大量负电荷将会通过第三晶体管释放到地，此时电路产生的脉冲电流为i2(电流方向定义为正向)。

通过有序控制第二晶体管210和第三晶体管220的导通和关断可实现对存储单元100中电容114的充放电过程，同时控制电容114另一端的电源供电，可以测量到对电容114的平均充电电流i1和平均放电电流i2，进而计算出电容114的具体数值c＝[(i2-i1]/(2*f*vamp)，vamp为电源提供的脉冲电压信号，f为控制第二晶体管210和第三晶体管220的时钟信号的频率。

在上述存储单元100的电容114测试装置的基础上，第二晶体管的栅极213连接至第一时钟信号，以控制第二晶体管210导通或关断，第三晶体管的栅极223连接至第二时钟信号，以控制第三晶体管220导通或关断。

其中，可以控制第一时钟信号由低电位转变为高电位，第二时钟信号由高电位转变为低电位时，导通第二晶体管210，关断第三晶体管220，可以控制第二时钟信号由低电位转变为高电位，第一时钟信号由高电位转变为低电位时，第二晶体管210导通，第三晶体管220关断。

在上述存储单元100的电容114测试装置的基础上，同一行的多个存储单元100中的第一晶体管的栅极113连接至同一字线上，以通过字线开启第一晶体管110；以及

同一列的多个存储单元100中的第一晶体管的源极112连接至同一位线上，位线的末端连接至节点a。

其中，通过测试电路200还可以对整个存储阵列的电容114分布进行测量，存储阵列中包括矩阵排列的多个存储单元100，例如横向排列有n个存储单元100，纵向排列有n个存储单元100(n大于或等于1)，测试电路200可排列成横排设置于存储阵列的边缘，如图1所示，同一横列的多个存储单元100中的第一晶体管的栅极113连接至同一字线上，以通过字线导通第一晶体管110，同一纵列的多个存储单元100中的第一晶体管的源极112连接至同一位线上，位线的末端连接至对应的测试电路200中第二晶体管的源极212与第三晶体管的源极222之间的节点a，以此类推，将其余测试电路200与存储单元100连接。

举例说明测试过程，控制第m行的字线导通，则第m行上的所有存储单元100中的第一晶体管110均导通，选择第m行的第一个存储单元100，电源提供直流偏压给电容114，第m行上的其它存储单元100中的电容114接地，依次选择第m-1行的第二存储单元100，电源提供相同的直流偏压vamp/2给电容114，直至选择第一行的第m个存储单元100，电源提供相同的直流偏压vamp/2给电容114，按照对一个存储单元100中电容114的测量方法对上述选择的存储单元100中的电容114值测量，同时测量出上述存储单元100中的电容114值，具体测试方法在此不再赘述，通过类似上述的选择方式，能够计算出整个存储阵列中电容114值的分布信息。

在上述存储单元100的电容114测试装置的基础上，当第一晶体管110导通，电容114的另一端接地时，

第二晶体管210导通且第三晶体管关断，在第三晶体管220中形成第一漏电流；以及第三晶体管220导通，且第二晶体管210关断，在第三晶体管220中形成第二漏电流，以根据充电电流、放电电流、第一漏电流、第二漏电流计算电容114的电容值。

其中，首先导通对应的字线，如第m个字线，第一步将电路上连接的所有存储单元100中的电容114一端接地，当第二时钟信号端输入信号由高电位转变为低电位时，第三晶体管220关断，同时第一时钟信号端输入信号由低电位转变为高电位，第二晶体管210导通，电路上存储单元100电容114通过第二晶体管210与地相连，由于第三晶体管220存在栅极漏电流，导致电路中有微弱电流i1_0存在。然后在第一时钟信号由高电位转变为低电位时，同时控制第二时钟信号输入信号由低电位转变为高电位，第三晶体管220导通，此时第二晶体管210处于关断状态，电路上存储单元100电容114通过第三晶体管220与地相连，同样由于第三晶体管220存在栅极漏电流，电路中同样存在微弱的电流i2_0，持续至第一时钟信号完成一个周期，依次循环，测量出由于系统误差引起的两个参考电流i1_0和i2_0。

假如存储单元100电容114在整个过程中不存在漏电情况，即无漏电流的存在，则(i2-i2_0)/(2*f*vamp)和(i1-i1_0)/(2*f*vamp)的数值大小相等，分别为排除系统误差后的平均充电电流和平均放电电流计算得到的存储单元100电容114。但是现实中存储单元100电容114在测试过程中可能存在漏电流，为了排除漏电流的影响，将存储单元100电容114的充放电过程统一起来计算存储单元100电容114为c＝[(i2-i2_0)-(i1-i1_0)]/(2*f*vamp)，其中i2和i1的电流方向反向，故公式整体需要在除以2得到存储单元100电容114的值，同时若存储单元100电容114存在漏电流，则漏电流包含在i2和i1中，且漏电流方向一致，由于第三晶体管220和第二晶体管210在一个周期中导通的时间一样，因此公式中两者相减可以消除漏电流对待测电容114的影响，进而可以达到非常高的测量精度。

实施例二

本发明还提供了一种半导体存储器，包括如上述任一项所述的种存储单元100的电容114测试装置。

实施例三

本发明还提供了一种存储单元100的电容114测试方法，应用于上述存储单元100的电容114测试装置所述存储单元100的电容114测试方法，包括：

步骤s1：使第一晶体管110导通，且电容114的外端连接至电源。

步骤s2：使第二晶体管210导通且使第三晶体管220关断时，测量在第一晶体管110与第二晶体管210之间形成的充电电流。

步骤s3：使第二晶体管210关断且使第三晶体管220导通时，测量在第一晶体管110与第三晶体管220之间形成的放电电流。

步骤s4：根据充电电流与放电电流计算电容114的电容114值。

在上述存储单元100的电容114测试方法的基础上，在上述存储单元100的电容114测试方法中，还包括：

使第一晶体管110导通，且电容114的另一端接地；

使第二晶体管210导通且第三晶体管220关断时，测量第一晶体管110与第二晶体管之间形成的第一漏电流；

使第三晶体管220导通且第二晶体管210关断时，测量在第一晶体管110与第三晶体管220之间形成的第二漏电流；

根据充电电流、放电电流、第一漏电流和第二漏电流计算电容114的电容值。

在上述存储单元100的电容114测试方法的基础上，在上述存储单元100的电容114测试方法中，同一行的多个存储单元100中的第一晶体管110的第一栅极连接至同一字线上，存储单元100的电容114测试方法包括：

任选一条或多条字线，打开所选择的字线，以开启各个存储单元100中的第一晶体管110；

每条字线上选择一个存储单元100中的所述电容114，电源给电容114充电，以测量电容114。

在上述存储单元100的电容114测试方法的基础上，第二晶体管的栅极213连接至第一时钟信号，第三晶体管的栅极223连接至第二时钟信号，存储单元100的电容114测试方法包括：

在电压脉冲信号的高电平的前一半脉冲宽度时，第一时钟信号由低电位转变为高电位，第二时钟信号由高电位转变为低电位，第二晶体管210导通，第三晶体管关断。

在上述存储单元100的电容114测试方法的基础上，还包括：

在电压脉冲信号的高电平的后一半脉冲宽度时，第二时钟信号由低电位转变为高电位，第一时钟信号由高电位转变为低电位，第三晶体管220导通，第二晶体管210关断。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。