二和第三漏极选择晶体管群组DSTG2和DSTG3的漏极选择晶体管可以具有比第一漏极选择晶体管群组DSTGl的阈值电压高的阈值电压，例如是编程状态PGMS。
[0078]图6是描绘一种设定选择晶体管以具有图5中所示的阈值电压状态的方法的流程图。
[0079]参照图6，在步骤SllO可以提供参考图1至4描述的存储器单元阵列110。换言之，第一至第三源极选择晶体管SSTl至SST3、第一和第二虚设存储器单元DMCl和DMC2、正常存储器单元NMCl至NMCn、第三和第四虚设存储器单元DMC3和DMC4、以及第一至第三漏极选择晶体管DSTl至DST3可以被提供。
[0080]在步骤S120，相邻于虚设存储器单元的近选择晶体管可以被设定为具有比远离虚设存储器单元的远选择晶体管低的阈值电压。根据一实施例，近选择晶体管可以被设定以具有低于接地电压的阈值电压，例如是擦除状态ERSS，并且远选择晶体管可以被设定以具有高于接地电压的阈值电压，例如是编程状态PGMS。
[0081]例如，当具有高电压电平的擦除电压Vers从电压发生器130被施加至存储器单元阵列I1的衬底(未示出)时，接地电压可以施加至选择线SSLl至SSL3、DSL1_1至DSL3_1和DSL1_2至DSL3_2、虚设字线DWLl至DWL4、以及正常字线NWLl至NWLn。例如，位线BLl至BLm可以被浮置。施加至衬底的擦除电压Vers可以经由公共源极线CSL而被传输至选择晶体管SSTl至SST3以及DSTl至DST3的沟道层。选择晶体管SSTl至SST3以及DSTl至DST3的阈值电压可以被降低沟道层与选择线SSLl至SSL3、DSL1_1至DSL3_1和DSL1_2至DSL3_2之间的电压差。通过重复这些操作，选择晶体管SSTl至SST3以及DSTl至DST3可以具有相对低的阈值电压，例如是在擦除状态ERSS中的阈值电压。接着，例如是第二和第三源极选择晶体管SST2和SST3以及第一和第二漏极选择晶体管DSTl和DST2的远选择晶体管可以被编程以具有高于接地电压的阈值电压。
[0082]在另一例子中，当擦除电压Vers从电压发生器130被施加至存储器单元阵列110的衬底时，接地电压可以施加到耦接至近选择晶体管的选择线，例如是耦接至选择晶体管SST3和DSTl的选择线SSL3、DSL1_1和DSL1_2。在另一方面，耦接至包括远选择晶体管的其它晶体管的选择线(例如选择线SSL1、SSL2、DSL2和DSL3)、虚设字线DWLl至DWL4、以及正常字线NWLl至NWLn可以被浮置。因此，只有近选择晶体管SST3和DSTl的阈值电压可以被降低。通过重复这些操作，近选择晶体管SST3和DSTl可以具有相对低的阈值电压。
[0083]此外，根据各种实施例的近选择晶体管SST3和DSTl可以被设定以具有低于接地电压的阈值电压。
[0084]根据一实施例，步骤S120可以在半导体存储器件110的制造后的测试操作期间被执行。
[0085]图7描绘在一种半导体存储器件100的编程方法的期间施加至选择线SSLl至SSL3和DSL1_1至DSL3_1的电压。在图7中，耦接至选择晶体管SSTl至SST3以及DSTl至DST3的选择线SSLl至SSL3以及DSL1_1至DSL3_1具有图5中所示的阈值电压状态。
[0086]参照图3、4和7，在编程操作期间，地址解码器120可以将选择线SSLl至SSL3以及DSL1_1至DSL3_1偏压至接地电压GND。分别耦接至选择线SSLl至SSL3以及DSL1_1至DSL3_1的选择晶体管SSTl至SST3以及DSTl至DST3可以被关断。因此，包括关断的选择晶体管SSTl至SST3以及DSTl至DST3、或是耦接至选择线SSLl至SSL3以及DSL1_1至DSL3_1的单元存储串CSll至CSlm可以是与位线BLl至BLm以及公共源极线CSL电绝缘的，并且可以被浮置。换言之，包括关断的选择晶体管SSTl至SST3以及DSTl至DST3、或是耦接至选择线SSLl至SSL3以及DSL1_1至DSL3_1的单元存储串CSll至CSlm可以未选中。因此，当正电压被施加至字线NWLl至NWLn以及DWLl至DWL4时，单元存储串CSll至CSlm的沟道层CHN的电压可以被升压，此将会参考图8来加以描述。
[0087]图7描绘被施加至漏极选择线DSL1_1至DSL3_1以及DSL1_2至DSL3_2之中的未选中的漏极选择线DSL1_1至DSL3_1的电压。电源电压可以施加至选中的漏极选择线DSL1_2至DSL3_2 (未示出)。电源电压可以高于漏极选择晶体管DSTl至DST3的阈值电压。因此，耦接至选中的漏极选择线DSL1_2至DSL3_2的漏极选择晶体管DSTl至DST3可以被导通。包括导通的漏极选择晶体管DSTl至DST3、或是耦接至选中的漏极选择线DSL1_2至DSL3_2的单元存储串CS21至CS2m可以电耦接至位线BLl至BLm。换言之，包括导通的漏极选择晶体管DSTl至DST3、或是耦接至选中的漏极选择线DSL1_2至DSL3_2的单元存储串CS21至CS2m可以被选择。
[0088]返回参照图7，在第一时间点tl，地址解码器120可以将第一和第四虚设字线DWLl和DWL4偏压至第一虚设字线电压Vdummyl，并且将第二和第三虚设字线DWL2和DWL3偏压至第二虚设字线电压Vdummy2。
[0089]第一虚设字线电压Vdummyl可以低于第二虚设字线电压Vdummy2。换言之，施加至相对较接近选择晶体管SSTl至SST3以及DSTl至DST3的虚设存储器单元DMCl和DMC4的电压Vdummyl可以低于施加至相对较远离源极选择晶体管SSTl至SST3以及DSTl至DST3的虚设存储器单元DMC2和DMC3的电压Vdu_y2。
[0090]同时，地址解码器120可以将正常字线NWLl至NWLn之中的选中的正常字线NWLS以及未选中的正常字线NWLUS偏压至通过电压Vpass。通过电压Vpass可以高于虚设字线电压 Vdummyl 和 Vdummy2。
[0091]接着，在第二时间点t2，地址解码器120可以将未选中的正常字线NWLUS维持至通过电压，并且将选中的正常字线NWLS偏压至具有高电压电平的编程电压Vpgm。
[0092]因此，沟道层CHN的电压可以从单元存储串CSll至CSlm的每一个中的串中间的晶体管至串尾端的晶体管(例如是正常存储器单元NMCl至NMCn、虚设存储器单元DMCl至DMC4以及选择晶体管SSTl至SST3以及DSTl至DST3)依序地降低，此将会参考图8来加以详细地描述。
[0093]在第三时间点t3，选中的正常字线NWLS可以从编程电压Vpgm被放电至通过电压Vpassο在第四时间点t4，虚设字线DWLl至DWL4以及正常字线NWLl至NWLn可以从通过电压Vpass被放电至接地电压GND，并且编程操作可以被完成。
[0094]图8描绘单元存储串CSll至CSlm中之一的沟道层CHN在图7中所示的编程操作期间的电位分布。图8展示单元存储串包括具有图5中所示的阈值电压状态的选择晶体管SSTl 至 SST3 以及 DSTl 至 DST3。
[0095]参照图3、4、7和8，远选择晶体管的沟道层CHN的电压可以维持在参考电压Vref，并且近选择晶体管的沟道层CHN可以具有高于参考电压Vref的电压。
[0096]沟道层CHN可以具有施加至对应的选择晶体管或是存储器单元的电压减去对应的选择晶体管或是存储器单元的阈值电压所得到的电压。相同的电压，亦即接地电压GND可以分别经由选择线SSLl至SSL3和DSL1_1至DSL3_1来施加至选择晶体管SSTl至SST3和DSTl至DST3。然而，由于选择晶体管SSTl至SST3以及DSTl至DST3根据与虚设存储器单元的距离而具有各种阈值电压，因此选择晶体管SSTl至SST3以及DSTl至DST3的每一个的沟道层CHN的电位可以根据与对应的虚设存储器单元的距离来变化。
[0097]第一和第二源极选择晶体管SSTl和SST2或是远源极选择晶体管可以具有编程状态PGMS。当接地电压GND经由第一和第二源极选择线SSLl和SSL2而被施加时，第一和第二源极选择晶体管SSTl和SST2的沟道层CHN可以具有接地电压GND减去对应于编程状态PGMS的阈值电压所得到的电压，例如是参考电压Vref。
[0098]第三源极选择晶体管SST3或是近源极选择晶体管可以具有擦除状态ERSS。当接地电压GND经由第三源极选择线SSL3被施加时，第三源极选择晶体管SST3的沟道层CHN可以具有接地电压GND减去对应于擦除状态ERSS的阈值电压所得到的电压，例如是高于参考电压Vref的电压。
[0099]第二和第三漏极选择晶体管DST2和DST3或是远漏极选择晶体管可以具有编程状态PGMS。第一和第四漏极选择晶体管DSTl和DST4或是近漏极选择晶体管可以具有擦除状态ERSS。接地电压GND亦可以施加至第一至第三漏极选择晶体管DSTl至DST3。第一漏极选择晶体管DST的沟道层CHN可以具有接地电压GND减去对应于擦除状态ERSS的阈值电压所得到的电压，例如是高于参考电压Vref的电压。第二和第三漏极选择晶体管DST2和DST3的沟道层CHN可以具有接地电压GND减去对应于编程状态PGMS的阈值电压所得到的电压，例如是参考电压Vref。
[0100]如同以上所公开的，施加至相对较靠近选择晶体管SSTl至SST3以及DSTl至DST3的虚设存储器单元DMCl和DMC4的电压Vdmnmyl可以低于施加至相对较远离源极选择晶体管SSTl至SST3以及DSTl至DST3的虚设存储器单元DMC2和DMC3的电压Vdummy2。于是，施加至第一和第四虚设字线DWLl和DWL4的第一虚设字线电压Vdummyl可以低于施加至第二和第三虚设字线DWL2和DWL3的第二虚设字线电压Vdummy2。
[0101]由于具有高电压电平的通过电压Vpass或是高于通过电压Vpass的编程电压Vpgm被施加至正常字线NWLl至NWLn，因此正常存储器单元NMCl至NMCn的沟道层CHN的电位可以高于虚设存储器单元DMCl至DMC4的沟道层CHN的电位。由于编程电压Vpgm经由选中的正常字线NWLn而被施加至选中的正常存储器单元NMCn，因此沟道层CHN可以具有最高的电位。
[0102]如上所述，当如上参考图5描述的例如是选择晶体管SST3和DSTl的近选择晶体管具有擦除状态ERSS、并且例如是选择晶体管SST1、SST2、DST2和DST3的远选择晶体管具有编程状态PGMS时，即使接地电压GND在以上参考图7描述的编程操作期间共同被施加至选择线SSLl至SSL