3以及DSL1_1至DSL3_1，单元存储串的沟道层CHN的电位可以从串中间的晶体管或选中的正常存储器单元NMCn至串尾端的晶体管或选择晶体管逐渐地降低。换言之，在单元存储串的沟道层CHN中，形成在远选择晶体管或是串尾端的晶体管的电压梯度或是电性强度可以在编程操作期间被降低。因此，在编程操作期间，经由选择晶体管而泄漏到位线或是公共源极线CSL中的电流可以被降低。
[0103]图9是描绘当相邻于虚设存储器单元的近选择晶体管SST3和DSTl具有编程状态PGMS时的沟道层CHN的电位分布的图。
[0104]参照图9，在编程操作期间，当近选择晶体管或是第一漏极选择晶体管DSTl以及第三源极选择晶体管SST3可能以与远选择晶体管SST1、SST2、DST2和DST3相同的方式而具有编程状态PGMS、并且接地电压GND被施加至选择线SSLl至SSL3以及DSL1_1至DSL3_1时，第一漏极选择晶体管DSTl以及第三源极选择晶体管SST3的沟道层CHN可以以与选择晶体管SST1、SST2、DST2和DST3相同的方式来维持参考电压Vref。因此，第一漏极选择晶体管DSTl以及第三源极选择晶体管SST3的沟道层CHN的电位可以比在图8中所示者降低的更多。
[0105]因此，正常存储器单元NMCl至NMCln的沟道层CHN与第一漏极选择晶体管DSTl的沟道层CHN之间的电压差(例如，选中的正常存储器单元NMCn的沟道层CHN与第一漏极选择晶体管DSTl的沟道层CHN之间的电压差V2)可以增大而超过图8中所示的电压差VI。因此，单元存储串的沟道层CHN的电位可以从选中的正常存储器单元NMCn向漏极选择晶体管DSTl至DST3骤减。因此，强的电场可能会形成，以使得大量的电流经由漏极选择晶体管DSTl至DST3而泄漏。因此，单元存储串的沟道层CHN可能不会平顺地被升压。
[0106]同理，大量的电流可能会经由源极选择晶体管SSTl至SST3而泄漏，因而单元存储串的沟道层CHN可能不会平顺地被升压。
[0107]图10是描绘当近选择晶体管、或是图8中所示的第一漏极选择晶体管DSTl以及第三源极选择晶体管SST3分别被虚设存储器单元DMC4’以及DMC1’替代时的沟道层CHN的电位分布的图。
[0108]参照图3、4、8和10，在图3、4和8中所示的第一漏极选择晶体管DSTl可以被虚设存储器单元DMC4’所取代，并且在图3、4和8中所示的第三源极选择晶体管SST3可以被虚设存储器单元DMC1’所取代。虚设存储器单元DMC4’和DMC1’可以具有编程状态PGMS。
[0109]虚设存储器单元DMC4’可以经由虚设字线DWL4’来接收电压。虚设字线DWL4’的电压可以被设定以使得虚设存储器单元DMC4’的沟道层CHN可以具有低于第四虚设存储器单元DMC4的电位并且高于第二漏极选择晶体管DST2的电位的电位。
[0110]虚设存储器单元DMC1’可以经由虚设字线DWL1’来接收电压。虚设字线DWL1’的电压可以被设定以使得虚设存储器单元DMC1’的沟道层CHN可以具有低于第一虚设存储器单元DMCl的电位并且高于第二源极选择晶体管SST2的电位的电位。
[0111]经由选择线SSL1、SSL2、DSL2_1 和 DSL3_1 以及字线 DWLl 至 DWL4、DWL1’、DWL4’ 和NWLl至NWLn所提供的电压可能因为电阻部分以及电容部分而有RC延迟。因此，经由选择线 SSLl、SSL2、DSL2_1 和 DSL3_1 以及字线 DWLl 至 DWL4、DffLl'、DWL4’ 和 NWLl 至 NWLn 所提供的电压的每一个可能会缓慢地到达对应的目标电压。
[0112]假设虚设字线DWL4’的电压比所要的时间量慢地到达目标电压。当虚设字线DWL4’的电压尚未到达目标电压(在图10中通过实线指出)时，虚设存储器单元DMC4’的沟道层CHN的电位可能比所要的电平(在图10中通过虚线指出)低dV。当虚设字线DWL4’的电压由于RC延迟而缓慢地增大至目标电压时，虚设存储器单元DMC4’的沟道层CHN的电位电平可以维持在低于所要的电平(在图10中通过虚线指出)的电平(在图10中通过实线指出)较长的时段。虚设存储器单元DMC4’的沟道层CHN与正常存储器单元NMCl至NMCn的沟道层CHN之间的电压差，例如虚设存储器单元DMC4’的沟道层CHN与选中的正常存储器单元NMCn的沟道层CHN之间的电压差V3可以大于在图8中的电压差Vl。因此，单元存储串的沟道层CHN的电位可以从选中的正常存储器单元NMCn至虚设存储器单元DMC4’剧减。因此，强的电场可能会形成，以使得大量的电流经由漏极选择晶体管DST2和DST3而泄漏。因此，单元存储串的沟道层CHN可能不会平顺地被升压。
[0113]同理，大量的电流可能会经由源极选择晶体管SSTl和SST2而泄漏，并且单元存储串的沟道层CHN可能不会平顺地被升压。
[0114]根据本发明的一实施例，相邻于虚设存储器单元的近选择晶体管可以具有低于接地电压的阈值电压，并且接地电压可以在编程操作期间经由选择线而共同地施加至选择晶体管。因此，近选择晶体管的沟道层CHN可以稳定地具有高于参考电压Vref的电位。因此，在单元存储串的沟道层CHN中形成的电压梯度(电性强度)可以被降低，并且半导体存储器件100的编程操作的可靠性可以被改善。
[0115]图11是描绘一种包括图1中所示的半导体存储器件100的存储系统1000的框图。
[0116]参照图11，存储系统1000可以包括半导体存储器件100以及控制器1200。
[0117]半导体存储器件100可以和以上参考图1至8描述的半导体存储器件100实质相同的。因此，其详细说明将会被省略。
[0118]控制器1200可以耦接至主机以及半导体存储器件100。控制器1200可以响应于来自主机的请求以访问半导体存储器件100。例如，存储器控制器1200可以控制半导体存储器件100的读取、写入、擦除以及背景操作。控制器1200可以提供半导体存储器件100与主机之间的接口。控制器1200可以驱动用于控制半导体存储器件100的固件。
[0119]控制器1200可以包括随机存取存储器(RAM) 1210、处理单元1220、主机接口 1230、存储器接口 1240以及错误校正码块1250。RAM 1210可以用作以下至少之一:处理单元1220的运算存储器、半导体存储器件100与主机之间的高速缓存、以及半导体存储器件100与主机之间的缓冲器存储器。处理单元1220可以控制控制器1200的总操作。
[0120]主机接口 1230可以包括用于主机与控制器1200之间的数据交换的协议。根据示例性实施例，控制器1200可以经由各种的接口协议中的一种来与主机通信，各种协议包括通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、PC1-express (PC1-E)协议、先进技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机系统接口(SCSI)协议、增强型小型硬盘接口(ESDI)协议、电子基础驱动器(IDE)协议、以及私有协议。
[0121]存储器接口 1240可以包括用于和半导体存储器件100通信的协议。例如，存储器接口 1240可以包括至少一个快闪接口，例如是NAND接口以及NOR接口。
[0122]ECC块1250可以通过利用错误校正码(ECC)以侦测在来自半导体存储器件100的数据中的错误。
[0123]控制器1200以及半导体存储器件100可以被集成到单个半导体装置中。在示例性实施例中，控制器1200以及半导体存储器件100可以被集成到单个半导体装置中以形成存储卡。例如，控制器1200以及半导体存储器件100可以被集成到单个半导体装置中以形成PC卡(个人计算机存储卡国际协会(PCMCIA))、小型快闪(CF)卡、智能媒体卡(SM或SMC)、存储棒、多媒体卡(MMC、RS-MMC 或是 MMCmicro)、SD 卡(SD、miniSD、microSD 或是 SDHC)、或是通用快闪储存卡(UFS)。
[0124]控制器1200以及半导体存储器件100可以被集成到单个半导体装置中以形成半导体硬盘(固态硬盘(SSD))。半导体硬盘(SSD)可以包括被配置以储存数据在半导体存储器中的储存装置。当存储系统1000被使用作为半导体硬盘(SSD)时，耦接至存储系统1000的主机的操作速度可以显著地被改善。
[0125]在另一例子中，存储系统1000可以被使用作为电子设备的各种构件中的一个，电子设备例如是计算机、超级移动PC(UMPC)、工作站、网络书、个人数字助理(PDA)、便携计算机、网络平板计算机、无线电话、移动电话、智能型手机、电子书、可携式多媒体播放器(PMP)、可携式游戏机、导航设备、黑盒子、数字相机、三维(3D)电视、数字录音机、数字音频播放器、数字图像记录器、数字图像播放器、数字录像机、数字视频播放器、用于在无线环境中发送/接收信息的设备、各种用于家庭网络的电子设备中的一种、各种用于计算机网络的电子设备中的一种、各种用于远程假惺惺处理网络的电子设备中的一种、RFID设备和/或各种用于计算系统的设备中的一种等等。
[0126]在示例性实施例中，半导体存储器件100或是存储系统1000可以用各种方式被封装。例如，在某些实施例中，半导体存储器件100或是存储系统1000可以利用如下各种方法来封装，诸如迭层封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、带引线的塑料芯片载体(PLCC)、塑料双列直插式封装(roiP)、窝伏尔组件式晶粒(die in waffle pack)、晶圆形式晶粒、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外型(SOIC)、紧缩小外型封装(SSOP)、薄型小外型(TSOP)、薄型四方扁平封装(TQFP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)和/或晶圆级处理层叠封装(WSP)等等。
[0127]图12是描绘图11中所示的存储系统1000的应用例子2000的框图。
[0128]参照图12，一种存储系统2000可以包括半导体存储器件2100以及控制器2200。半导体存储器件2100可以包括多个半导体存储器芯片。半导体存储器芯片可以被分成多个群组。
[0129]图12描绘分别经由第一至第k信道CHl至CHk来与控制器220通信的多个群组。存储器芯片的每一个可以用与以上参考图1所描述的半导体存储器件100实质相同的方式配置和操作。
[0130]群组的每一个可以经由单一公共信道来与控制器2200通信。控制器2200可以用与以上