移位寄存器及驱动方法、驱动电路、阵列基板及显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术，尤其涉及移位寄存器及驱动方法、驱动电路、阵列基板以及显示装置。
【背景技术】
[0002]液晶显示器中采用M*N点排列的像素阵列进行显示，为了驱动像素阵列，薄膜晶体管-液晶显示器(TFT-LCD)包括栅极驱动电路和数据驱动电路，栅极驱动电路基于时钟信号，通过移位寄存器对于像素阵列的多条栅线分别输出栅极驱动信号。
[0003]在液晶显示器的栅极驱动电路中，多个移位寄存器级联工作，一级移位寄存器与一条栅线连接，以对于像素阵列进行逐行扫描。在显示面板中，栅级驱动电路可以使用将芯片固定于柔性线路板(COF)或者将芯片固定于玻璃(COG)的封装方式，也可以用TFT构成集成电路单元，以直接在显示面板中形成栅极驱动电路(G0A)。对于液晶显示器，栅极驱动器GOA设计可以使得产品成本下降，也可以减去一道工序，提高产能。但是，传统GOA设计需要使用多个时钟信号来实现，电路以及面板设计相对复杂。
【发明内容】
[0004]本发明的实施例提供了移位寄存器及驱动方法、驱动电路、阵列基板以及显示装置，对于电路结构进行了简化，可以应用于窄边框或者超高分辨率的屏幕中。
[0005]根据本发明的第一个方面，提供了一种移位寄存器，包括:上拉控制模块、上拉模块、下拉控制模块、下拉模块、复位模块、反向模块和输出端。上拉控制模块与上拉模块连接，上拉控制模块被配置为控制上拉模块对于输出端的电平的上拉。上拉模块与输出端连接，上拉模块被配置为对于输出端的电平进行上拉。下拉控制模块与下拉模块连接，下拉控制模块被配置为控制下拉模块对于输出端的电平的下拉。下拉模块与输出端连接，下拉模块被配置为对于输出端的电平进行下拉。复位模块与输出端连接，复位模块被配置为对于输出端的电平进行复位。反向模块与上拉模块连接，反向模块被配置为使输入到上拉模块的时钟信号的相位反向。
[0006]在本发明的实施例中，上拉控制模块包括控制端、第一端和第二端。上拉模块包括控制端、第一端和第二端。下拉控制模块包括控制端、第一端、第二端和第三端。下拉模块包括控制端、第一端、第二端和第三端。复位模块包括控制端、第一端、第二端和第三端。反向模块包括控制端、第一端、第二端和第三端。上拉控制模块的控制端和第一端与输入端连接，第二端与上拉模块的控制端连接。上拉模块的第一端与反向模块的第三端连接，第二端与输出端连接。下拉控制模块的控制端与上拉控制模块的第二端连接，第一端与第一电压端连接，第二端与第二电压端连接，第三端与下拉模块的控制端连接。下拉模块的第一端与第一电压端连接，第二端与上拉模块的控制端连接，第三端与输出端连接。复位模块的控制端与复位端连接，第一端与第一电压端连接，第二端与上拉模块的控制端连接，第三端与输出端连接。反向模块的控制端与时钟信号端连接，第一端与第一电压端连接，第二端与第二电压端连接。
[0007]在本发明的实施例中，上拉控制模块包括第一晶体管。第一晶体管的控制端是上拉控制模块的控制端，第一晶体管的第一端是上拉控制模块的第一端，第一晶体管的第二端是上拉控制模块的第二端。
[0008]在本发明的实施例中，上拉模块包括第二晶体管和第一电容。第二晶体管的控制端是上拉模块的控制端，第二晶体管的第一端是上拉模块的第一端，第二晶体管的第二端是上拉模块的第二端。第一电容连接在第二晶体管的控制端和第二端之间。
[0009]在本发明的实施例中，下拉控制模块包括第三晶体管和第四晶体管。第三晶体管的控制端是下拉控制模块的控制端，第三晶体管的第一端是下拉控制模块的第一端，第三晶体管的第二端是下拉控制模块的第三端，第四晶体管的控制端和第一端连接的连接点是下拉控制模块的第二端;第四晶体管的第二端与第三晶体管的第二端连接。
[0010]在本发明的实施例中，下拉模块包括第五晶体管和第六晶体管。第五晶体管的控制端和第六晶体管的控制端连接的连接点是下拉模块的控制端，第五晶体管的第一端和第六晶体管的第一端连接的连接点是下拉模块的第一端。第五晶体管的第二端是下拉模块的第二端。第六晶体管的第二端是下拉模块的第三端。
[0011]在本发明的实施例中，复位模块包括第七晶体管和第八晶体管。第七晶体管的控制端和第八晶体管的控制端连接的连接点是复位模块的控制端，第七晶体管的第一端和第八晶体管的第一端连接的连接点是复位模块的第一端。第七晶体管的第二端是复位模块的第二端。第八晶体管的第二端是复位模块的第三端。
[0012]在本发明的实施例中，反向模块包括第九晶体管和第十晶体管，第九晶体管的控制端是反向模块的控制端，第一端是反向模块的第一端，第二端是反向模块的第三端。第十晶体管的控制端和第一端连接的连接点是反向模块的第二端，第十晶体管的第二端与第九晶体管的第二端连接。
[0013]根据本发明的第二个方面，提供了一种栅极驱动电路，包括多个第一移位寄存器和多个第二移位寄存器，第一移位寄存器与第二移位寄存器级联。第一移位寄存器包括:上拉控制模块、上拉模块、下拉控制模块、下拉模块、复位模块和输出端。第二移位寄存器包括:上拉控制模块、上拉模块、下拉控制模块、下拉模块、复位模块、反向模块和输出端。上拉控制模块与上拉模块连接，上拉控制模块被配置为控制上拉模块对于输出端的电平的上拉。上拉模块与输出端连接，上拉模块被配置为对于输出端的电平进行上拉。下拉控制模块与下拉模块连接，下拉控制模块被配置为控制下拉模块对于输出端的电平的下拉。下拉模块与输出端连接，下拉模块被配置为对于输出端的电平进行下拉。复位模块与输出端连接，复位模块被配置为对于输出端的电平进行复位。反向模块与上拉模块连接，被配置为使输入到上拉模块的时钟信号的相位反向。输出端被配置为向像素电路提供栅极驱动信号。一级的移位寄存器的输出端与下一级的移位寄存器的上拉控制模块连接，一级的移位寄存器的输出端与上一级的移位寄存器的复位模块连接。其中，多个第一移位寄存器和多个第二移位寄存器的时钟信号相同。
[0014]根据本发明的第三个方面，提供了一种阵列基板，包括上述的栅极驱动电路。
[0015]根据本发明的第四个方面，提供了一种显示装置，包括上述的阵列基板。
[0016]根据本发明的第五个方面，提供了一种移位寄存器的驱动方法，用于驱动上述的移位寄存器，包括:
[0017]第一阶段，上拉准备阶段。使得上拉控制模块导通，上拉模块导通，下拉控制模块导通，下拉模块截止，复位模块截止。输出端输出低电平。
[0018]第二阶段，上拉阶段。使得上拉控制模块截止，上拉模块导通，下拉控制模块导通，下拉模块截止，复位模块截止。输出端输出高电平。
[0019]第三阶段，复位阶段。使得上拉控制模块截止，上拉模块截止，下拉控制模块截止，下拉模块导通，复位模块导通。输出端输出低电平；
[0020]第四阶段，下拉阶段。使得上拉控制模块截止，上拉模块截止，下拉控制模块截止，下拉模块导通，复位模块截止。输出端输出低电平。
[0021]根据本发明的实施例的移位寄存器及驱动方法、驱动电路、阵列基板以及显示装置，对于电路结构进行了简化，可以实现窄边框或者超高分辨率的屏幕。
【附图说明】
[0022]为了更清楚地说明本发明的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本发明的一些实施例，而非