专利名称：基板堆栈式封装结构的制作方法
技术领域：
本实用新型涉及一种半导体封装技术，特别是一种不增加成本及制程难度的基板堆栈式封装结构。
背景技术：
随着科技产品的多功能化及体积微小化的趋势，组件间的系统化整合被视为未来通讯与信息电子产品的重点发展技术，使得目前发展技术正朝向体积小、散热良好及电性特性佳的芯片封装结构，以因应信息产品市场需求。因此，对于很多电子产品而言，封装技术是非常关键的一环，而芯片的封装技术种类的多样化，其中以球门阵列(Ball Grid Array，BGA)封装应用于高频或多脚数组件最为广泛。
一般BGA封装结构如图1所示，此封装结构包括一基板10，并利用一环氧树脂12将一芯片14黏接在基板10的上表面，的后进行打线(wire bonding)制程，将数引线16连接该芯片14与基板10，使芯片14与基板10形成电性连接，最后再利用一封装胶体18包覆该芯片14与引线16以保护之；此时，芯片14上的输入输出接点142位置分别与基板10上的接点102相互配合且对应，如图2所示。然而，随着芯片的电路功能不断地提升，使得集成电路发展走向高度集积化，并导致芯片的输入输出接点也大幅增加，且芯片的尺寸亦缩小至一定程度的大小后，传统引线打线方式会受限于线长、连接接点间距(bonding finger pitch)及布局(layout)的限制，将同时带来封装上的困扰，使得芯片与基板的结合更加困难；具体说，当芯片大小缩小或输入输出接点增加时，因压膜(molding)等制程考量，引线需控制在一定长度内，例如200密耳(mil)，使得在有限的基板10空间内无法设置足够的接点102来进行打线，如图3所示。为解决此问题，目前使用增层式基板(build-up substrate)或是覆晶式球门阵列(Flip Chip BGA)封装制程来解决上述的困扰，但此二种方式将造成成本与制程困难度皆相对提高。
发明内容
本实用新型的主要目的是提供一种基板堆栈式封装结构，在芯片尺寸缩小至某一程度或输入输出接点数提高至相当程度时，仍可使用现有的所有封装制程与设备来完成此封装结构，不须额外的设备或夹治具，故可有效控制成本。
本实用新型的另一目的是提供一种基板堆栈式封装结构，可利用子基板的线路路径将输出入接点引至主基板上，以藉此使基板设计(substratedesign)更具弹性，亦可解决线路路径交错的问题。
本实用新型的再一目的是提供一种基板堆栈式封装结构，可维持良好的散热特性，并不会因多一层基板的设计而降低其散热功能。
为实现上述目的，本实用新型是在一主基板上安装有一子基板，并于该子基板上安装至少一芯片；再利用复数引线连接该芯片、主基板与子基板，使三者形成电性相接；以及一封装胶体，它覆盖在主基板上并包覆该引线、芯片及子基板。
以下结合附图以具体实施例对本实用新型进行详细说明，以便清楚地了解本实用新型的目的、技术内容、特点及其所达成的功效。
图1为传统BGA封装结构的剖视图；图2为传统芯片与其合适基板的示意图；图3为传统芯片无法与基板相配合的示意图；图4为本实用新型的结构剖视图。
附图标记说明10基板；102接点；12环氧树脂；14芯片；142输入输出接点；16引线；18封装胶体；20基板堆栈式封装结构；22主基板；24子基板；26黏着剂；28芯片；30黏着剂；32引线；34导电焊球；36封装胶体。
具体实施方式
本实用新型利用一子基板并配合一主基板的作用，来增加基板上的总接点数，使其可完全配合芯片上的输入输出接点数，使得芯片尺寸缩小至某一程度或输入输出接点数提高至相当程度时，仍可利用现有的封装制程与设备来制作此封装结构，而不须额外的设备或夹治具，故可有效控制成本。
图4为本实用新型的结构剖视图，如图所示，在此具有球门阵列封装的基板堆栈式封装结构20中，一主基板22是一封装的底材，通常为印刷电路板，其具有第一表面及第二表面，再将一合适尺寸的印刷电路板先行以切单方式切割成单颗化的子基板24，接续利用一黏着剂26，较佳者为环氧树脂，将子基板24安装黏接在主基板22的第一表面，完成该二基板22、24的堆栈后，接续将一芯片28利用另一黏着剂30黏接于子基板24表面；并以打线方式(wire bonding)将引线32自芯片28上连接至主基板22与子基板24以及自主基板22上连接至子基板24，使三者形成电性相接，且该引线32通常为金线；再于主基板22的第二表面设置复数个导电焊球34，以作为对外的接点，供安装至其它电子装置，并藉由引线32的作用，使得芯片28内的电路连接至主基板22下方的导电焊球34；最外层的封装胶体36，使用模塑化合物(molding compound)，使其成形而包覆整个芯片28、引线32及子基板24，以提供机械性的保护作用。
本实用新型藉由子基板的线路路径(routing)，可将芯片上的输入出接点引至主基板上的接点，使其符合可适当连接至相对导电焊球的需求，并藉此使基板设计(substrate design)更具弹性，亦可同时解决线路路径交错的问题。另一方面，利用子基板与主基板的作用来增加其总接点数，使芯片尺寸缩小至某一程度或输入输出接点数提高至相当程度时，仍可沿用现有的所有封装制程与设备来完成该封装结构，而不需要额外的设备或夹治具，故可有效控制成本，并同时降低制程困难度。
另外，本实用新型所提出的基板堆栈式封装结构系可藉由子基板底部的焊锡罩幕(solder mask)的开孔(opening)的选择性应用，使其可维持原有BGA封装的散热特性，并不会因多一层子基板的设计而降低其散热功能。
以上所述的实施例仅用于说明本实用新型的技术思想及特点，其目的是本领域的熟练技术人员能够了解本实用新型的内容并据以实施，而不能用来限定本实用新型的范围，凡依本实用新型所揭示的精神所作的均等变化或修饰，仍应涵盖在本实用新型的范围内。
权利要求1.一种基板堆栈式封装结构，其特征在于包括一主基板，具有第一表面及第二表面；一子基板，安装于所述主基板的第一表面上；至少一芯片，安装于该所述子基板上；复数引线，连接所述芯片、所述主基板与所述子基板，使三者形成电性相接；及一封装胶体，覆盖在所述主基板上并包覆所述引线、所述芯片及所述子基板。
2.如权利要求1所述的基板堆栈式封装结构，其中所述主基板及所述子基板为印刷电路板。
3.如权利要求1所述的基板堆栈式封装结构，其中在所述主基板的第二表面上还设有复数个导电焊球，以作为对外的接点。
4.如权利要求1所述的基板堆栈式封装结构，其中所述子基板利用黏着剂安装在所述主基板的第一表面。
5.如权利要求1所述的基板堆栈式封装结构，其中所述芯片利用黏着剂安装在所述子基板上。
6.如权利要求4或第5所述的基板堆栈式封装结构，其中所述黏着剂为环氧树脂。
7.如权利要求1所述的基板堆栈式封装结构，其中所述引线为金线。
8.如权利要求1所述的基板堆栈式封装结构，其中所述引线连接所述芯片与所述子基板、连接所述子基板与所述主基板以及连接所述芯片与所述主基板。
专利摘要本实用新型是一种基板堆栈式封装结构，包括一主基板，其上设置有一子基板，再于该子基板上安装一芯片，并有复数引线电性连接芯片、子基板与主基板；最后再利用一封装胶体包覆该引线、芯片、子基板及部分主基板。本实用新型在芯片尺寸缩小或是输入输出接点数提高至相当程度时，仍可使用现有的封装制程与设备，故可有效控制成本，不会增加额外成本及制程难度。
文档编号H01L23/12GK2662449SQ0320435
公开日2004年12月8日 申请日期2003年2月19日 优先权日2003年2月19日
发明者彭镱良 申请人:立卫科技股份有限公司