专利名称：采用应变硅的高性能嵌入dram技术的制作方法
技术领域：
本发明的领域是半导体处理。具体地，本发明涉及在同一衬底的应变层区域和无应变层区域中形成半导体器件。
背景技术：
形成在应变硅沟道上的半导体器件，如金属氧化物半导体场效应晶体管(MOSFET)已经表现出在迁移率和性能方面提供显著的改善。还没有实现在用于嵌入DRAM应用的同一半导体芯片上成功地集成高性能的应变硅逻辑型MOSFET和诸如致密的、低漏电的动态随机存取存储器(DRAM)阵列的存储器，这是由于需要在DRAM阵列区域中保持高质量的、无缺陷的硅，而在逻辑支持(support)区域中提供应变硅。应变硅和用于内禀地产生应变所需的衬底导致硅位错的大量增加，这使得它与低漏电的DRAM单元不相容。并且，超过对于DRAM单元形成所需的某种温度的半导体处理可能与当前应用的应变硅形成不相容。
需要在与低漏电的、高密度的DRAM单元的同一衬底上形成高性能应变硅的支持MOSFET。
发明内容
因此，本发明的一个目的是在与低漏电的、高密度的DRAM单元的同一衬底上形成高性能应变硅的支持MOSFET。
本发明公开了形成在半导体衬底的无应变层区域中的一种第一半导体器件，例如低漏电的DRAM单元。在同一半导体衬底上，与无应变层的区域隔开在半导体衬底中选择性地形成应变层区域，以及在应变层区域中形成第二半导体器件，例如高性能的MOSFET。
在阅读如下对本发明的详细描述时，本发明的前述和其它特征将更明显。在如下的描述中，将参照一些附图，其中图1-8是在根据本发明的方法各步骤期间呈现的半导体结构的截面图。
具体实施例方式
参照图1，p型硅衬底10被提供有形成在衬底10的无应变层区域中的存储单元12。在图1中，存储单元12是具有沟槽存储电容器14和垂直MOSFET16的DRAM单元，这可以按例如在共同受让的美国专利6,225,15881中所描述的方法而形成，该专利在此引用为参考。尽管在图1中，存储单元12被表示成具有沟槽存储电容器14和垂直MOSFET16，但应当注意，存储单元12可以采用其它类型的电容器和FET形成，如堆叠的电容器或平面的MOSFET。在该例子中，沟槽存储电容器14包括深沟槽18、n+埋置板20、氮化物/氧化物节点介质22、n+多晶硅24和26、颈圈氧化物28和n+埋置带圈扩散(strapdiffusion)30。并且，垂直MOSFET16包括沟槽顶部氧化物32、形成在深沟槽18侧壁上的栅氧化物34、以及n+多晶硅栅导体36。应当注意，在图1-8的阵列区域中示出了两个存储单元12。然而，应当理解，可以在阵列区域中形成任意数目的一个或更多个存储单元12。
在衬底10的无应变层区域中形成存储单元12之后，在衬底10中形成应变层区域，用于随后的高性能MOSFET的形成。因而，因为应变层区域和MOSFET在形成存储单元之后而形成，工艺不相容性，如在形成存储单元中使用的高温得以避免。
如图2所示，在衬垫膜38(它可包括例如衬垫氮化物和衬垫氧化物层)和栅导体36的暴露部分上沉积薄层40(例如氧化硅)。氧化物层40在随后的处理中用作腐蚀停止层。
然后在氧化物层40上沉积另一层42(例如氮化硅)，在氮化硅层42上沉积硬掩模层44(例如氧化硅)。
在氧化物硬掩模层44上图案化阻挡抗蚀剂(未示出)，采用反应离子腐蚀，该腐蚀穿过层38、40、42、44的暴露部分并进入衬底10内，达到大约100纳米到大约400纳米的优选深度，更优选地为大约200纳纳米，以形成如图2所示的沟槽46。在形成沟槽46之后从氧化物硬掩模层44上去除任何剩余的阻挡抗蚀剂。
参照图3，通过标准的工艺去除氧化物硬掩模层44，如对氮化硅层42和由沟槽46暴露的硅有选择性的反应离子腐蚀。如通过传统的沉积和RIE，在沟槽46的侧壁表面50上形成包括硅或硅锗(SiGe)将不在其上形核的材料的间隔层48，如氧化硅或氮化硅。线性渐变缓冲层技术可用于在沟槽46中生长低位错密度(～105cm-2)的SiGe层52。生长条件有利于选择性地在衬底10上形成SiGe层52，而不在间隔层48上形成该层。优选地，SiGe层52从沟槽46的暴露底表面54开始向上外延生长，直至SiGe层52达到氮化硅层42的顶表面之上。通过如化学机械抛光(CMP)的工艺，对过生长的SiGe层52平面化至氮化硅层42的顶表面。可以采用本领域公知的硅CMP工艺平面化SiGe层52。
可选地，可以省略间隔层48，但是，间隔层48防止SiGe层52从侧壁表面50形核并向外外延生长，这会导致在SiGe层52中有两个生长前端。此外，间隔层48隔离了由衬底10中的SiGe层52对芯片的支持区域产生的应变，因而使得阵列中的存储电容器单元与应变隔离。
接着，如图4所示，通过腐蚀工艺，如使用SF6气体的反应离子腐蚀或HF湿刻之后的氧化，选择性地凹进SiGe层52的上表面56，达到低于氮化硅层42的上表面的深度。可选地，可以省略SiGe层52的凹进，因为随后生长的应变层很薄。
参照图5，在SiGe层52的上表面56上选择性地生长外延硅薄层58。外延硅层58被生长到优选小于大约50纳米的厚度，更优选地在从大约2.5纳米到大约10纳米的厚度。由于SiGe层52和薄外延硅层58之间的晶格错配，外延硅层58经受了拉伸晶格应变，这增强了随后形成的FET的迁移率。在生长外延硅层58之后，通过本领域公知的工艺，如包括热磷酸的湿刻，相对于氧化物层40和外延硅层58选择性地去除氮化硅层42。应当注意，应变层58也可以采用其它的方法形成，例如，在SiGe层52的上表面56上沉积钛(Ti)或钴(Co)金属，并形成硅化钛或硅化钴的薄层。形成应变层58的另一个例子包括向SiGe层52的上表面56中注入晶格常数不同于SiGe的元素，例如碳(C)或锗(Ge)。
参照图6，在氧化物层40和应变硅层58上沉积氮化硅层60，然后对其图案化以暴露支持区域，同时阵列仍被覆盖。支持区域中的有源区被图案化以形成浅沟槽隔离(STI)62，该浅沟槽在平面化之后采用公知的方法来填充，如TEOS CVD氧化物或HDP氧化物。牺牲氧化物(未示出)被生长在支持部分中，并且形成阱注入区(未示出)。去除牺牲氧化物，并通过生长介质薄膜，如热氧化物或氮化的氧化物，在应变硅层58上形成支持栅介质64。在应变层区(支持区)中形成支持栅导体66，采用阻挡掩模去除在应变层区(阵列)中剩余的部分栅导体66。
参照图7，通过本领域公知的方法，如包括热磷酸的湿刻，相对于氧化物层40选择性地从阵列去除氮化硅层60。然后相对于氮化硅层38选择性地去除氧化物层40。在支持区和阵列区中沉积字线导体68，如钨/硅化钨，并沉积盖层，如氮化硅70。
参照图8，采用公共掩模同时图案化并腐蚀支持栅66、字线68和盖层70。可选地，可以使用两个掩模以形成支持栅66和字线68。例如，可以使用一个掩模形成支持栅66，同时可以使用另一个掩模形成字线68，从而独立地优化各自的特定性能，如从性能方面考虑的线宽。
随后是标准的处理，包括支持区S/D扩展、晕圈(halo)和接触注入；栅侧壁氧化以恢复由于栅腐蚀而造成的任何损伤；间隔层形成；支持和位线接触柱；层间介质；以及沉积和图案化上层的布线，包括位线导体。
此外，如果关注硅位错从应变层SiGe区传播进入无应变层的存储阵列，可以使用虚拟深存储沟槽作为应变层(支持区)和无应变层(阵列区)区域之间的缓冲。
尽管参照其优选实施方式描述了本发明，但应当理解本发明的精神和范围不因此受到限制。而是，如上所述，可以对本发明进行各种变更，而不背离如上所述并由本申请的权利要求提出的本发明的总的范围。
权利要求
1.一种半导体结构，包括具有无应变层区和应变层区的半导体衬底；在半导体衬底的无应变层区中形成的第一器件；以及在半导体衬底的应变层区中形成的第二器件。
2.权利要求1的半导体结构，其中所述第一器件包括存储单元，所述第二器件包括FET。
3.权利要求2的半导体结构，其中所述存储单元是低漏电的DRAM单元，所述FET是MOSFET逻辑器件。
4.权利要求1的半导体结构，其中所述应变层区具有在衬底中选择性地形成的沟槽，并包括形成在沟槽中的SiGe层，以及形成在SiGe层上的外延硅层。
5.权利要求4的半导体结构，其中所述外延硅层的厚度为大约2.5纳米至大约10纳米。
6.权利要求4的半导体结构，其中所述SiGe层是外延生长的。
7.权利要求4的半导体结构，其中所述应变层区还包括在沟槽的侧壁上形成的间隔层，该间隔层将应变层区中产生的应变与无应变层区隔开。
8.权利要求4的半导体结构，其中所述沟槽的深度为大约100纳米至大约400纳米。
9.一种制作半导体结构的方法，包括以下步骤a).提供具有无应变层区的半导体衬底；b).在半导体衬底的无应变层区中形成第一器件；c).在半导体衬底中选择性地形成应变层区；以及d).在应变层区中形成第二器件。
10.权利要求9的方法，其中步骤c)还包括i)形成具有底表面和侧壁表面的沟槽；ii)在沟槽中形成SiGe层；以及iii)在SiGe层上形成硅层。
11.权利要求10的方法，其中步骤ii)包括外延生长SiGe层。
12.权利要求10的方法，其中步骤iii)包括外延生长硅层。
13.权利要求10的方法，其中所述硅层的厚度为大约2.5纳米至大约10纳米。
14.权利要求10的方法，其中在步骤i)之后，在侧壁表面上形成间隔层。
15.权利要求9的方法，其中所述第一器件包括存储单元，所述第二器件包括FET。
16.权利要求15的方法，其中所述存储单元是低漏电的DRAM单元，所述FET是MOSFET逻辑器件。
全文摘要
在同一衬底的应变层区域和无应变层区域中制作半导体器件。第一半导体器件，如存储单元，例如深沟槽存储单元形成在衬底的无应变层区域中。应变层区域选择性地形成在同一衬底中。第二半导体器件(66、68、70)，如FET，例如MOSFET逻辑器件形成在应变层区域中。
文档编号H01L21/308GK1720616SQ03825771
公开日2006年1月11日 申请日期2003年1月8日 优先权日2003年1月8日
发明者杰克·A·曼德尔曼, 杰弗里·P·加姆比诺, 王耕 申请人:国际商业机器公司