专利名称：半导体装置及其制造方法
技术领域：
本发明是涉及具有电容器元件的半导体装置，特别是具有电容器绝缘膜中采用立体形状的强电介质电容器元件的半导体装置及其制造方法。
背景技术：
近年来，在具有电容器绝缘膜采用强电介质的电容器元件的、所谓强电介质存储装置领域中，也越来越要求元件微细化。
但是，以往通过涂敷法形成强电介质膜的成膜方法只能在平坦的面上形成强电介质膜。因此，存储单元的微型化是有界限的。为了解决这个问题，研究在阶梯部上通过化学气相沉积(Chemical Vapor DepositionCVD)法可能形成强电介质膜的成膜方法，关于通过存储单元立体化缩小单元面积，正在进行了各种研究。
下面，参照
以往的强电介质存储装置中的电容器元件及其制造方法。(例如，参照专利文献1)图8表示以往的电容器元件的剖面结构。如图8所示，从下依次形成由氮化铝钛(TiAlN)构成的第1势垒层101，由铱(Ir)构成的第2势垒层102和由氧化铱(IrO2)构成的第3势垒层103。这3层势垒层101、102、103被由氧化硅构成的衬底绝缘膜104覆盖。
在衬底绝缘膜104上预先形成露出第3势垒层103的开口部104a，按照覆盖衬底绝缘膜104的开口部104a的周围部、底部和侧面那样，形成由沉积层构成的下部电极105，例如，由强电介质钽酸锶铋(SBT)构成的电容器绝缘膜106，由铂构成的上部电极107，从而构成的电容器元件108。其中，电容器绝缘膜106是由CVD法形成的，下部电极105和上部电极107是由溅射法形成的。
下面，图9所示的是这样形成的强电介质电容器元件的制造方法。
首先在半导体基板上方依次形成第1势垒层101、第2势垒层102和第3势垒层103。接着，形成覆盖势垒层101、102、103的衬底绝缘膜104。接着，在衬底绝缘膜104上形成露出第3势垒层的开口部104a。
接下来，在图9所示的工序ST201中，由溅射法形成由氧化钇和铂沉积膜构成的下部电极105，接着，在工序ST202中，由光刻法和干刻法去除在形成的下部电极105的开口部104a周围部的外侧部分，进行图案构成。
接下来，在工序ST203中，根据CVD法，形成厚度约为60nm的SBT构成的电容器绝缘膜106。
接下来，在工序ST204中，由溅射法在电容器绝缘膜106上形成由铂构成的上部电极107，接着，在工序ST205中，由光刻法和干刻法，形成上部电极107图案。
接下来，在工序ST206中，在温度为775℃的氧保护气中进行60秒的退火，使构成电容器绝缘膜的SBT结晶。
但是，上述以往的强电介质电容器元件的制造方法在构成电容器绝缘膜106的强电介质结晶的退火工序中，上部电极107的形状崩溃，详细的说，存在破裂的问题。
本申请发明者研究产生破裂的各种原因结果，查明其原因是对强电介质退火，使由铂构成的上部电极107产生很大的收缩。特别是在上部电极107的角部(弯曲部)容易产生热应力集中，易产生破裂，对于具有立体形状的强电介质电容器元件来说很重要。这样，如果在上部电极107上产生破裂，就会产生包含强电介质电容器元件的存储单元不能得到足够的电气特性的问题。
专利文献1特开2001-217408号公报发明内容本发明的目的是解决上述以往存在的问题，以构成具有立体形状的强电介质电容器元件的上部电极不产生破裂为目的。
为了达到上述目的，本发明采用以下3种结构。
第1、由化学气相沉积法形成具有立体形状的电容器绝缘膜和上部电极的结构。第2、对上部电极形成后的强电介质，进行多次退火的结构。第3、以用绝缘膜覆盖在形成的上部电极的状态，对强电介质进行退火的构成。
具体的说，本发明的半导体装置具有剖面上具有弯曲部的下部电极，由沿下部电极上面形成的强电介质构成的电容器绝缘膜和沿电容器绝缘膜上面形成的上部电极，其中，上部电极是由化学气相沉积法形成的。
对于本发明的半导体装置来说，由于化学气相沉积法形成上部电极，上部电极的膜质更致密，对电容器绝缘膜退火时，上部电极难以收缩，能防止上部电极破裂(破碎)。
在本发明的半导体装置中，电容器绝缘膜优选是由化学气相沉积法形成。
和本发明相关的第1个半导体装置的制造方法具有形成上面具有凹部或凸部的衬底膜的工序；在衬底膜上沿凹部或凸部形成下部电极的工序；在下部电极上沿下部电极形成由强电介质构成的电容器绝缘膜的工序；在电容器绝缘膜上，由化学气相沉积法沿该电容器绝缘膜形成上部电极的工序。
按照第1半导体装置制造方法，由于采用化学气相沉积法形成上部电极，上部电极的膜质例如比溅射法致密。因此，对电容器绝缘膜实行热处理(退火)时，上部电极难以收缩，能防止上部电极破裂。
在第1半导体装置制造方法中，优选采用化学气相沉积法形成电容器绝缘膜。
在第1半导体装置制造方法中，形成上部电极的工序优选使用铂，在300℃以上的成形温度下，形成上部电极。
在本发明的第2半导体装置制造方法中具有形成上面具有凹部或凸部的衬底膜的工序；在衬底膜上沿凹部或凸部形成下部电极的工序；在下部电极上沿该下部电极形成由强电介质构成的电容器绝缘膜的工序；在电容器绝缘膜上沿该电容器绝缘膜形成上部电极的工序；形成上部电极后，对该电容器绝缘膜进行多次热处理使电容器绝缘膜阶段性地结晶的工序。
根据第2半导体装置制造方法，分多次对形成上部电极的电容器绝缘膜进行热处理，使该电容器绝缘膜阶段性地结晶，因此上部电极也是阶段性地收缩，不是一次收缩，能防止上部电极破裂。
在第2半导体装置制造方法中，在电容器绝缘膜阶段性地结晶的工序中，多次热处理中，初次热处理温度优选高于400℃且低于650℃。
本发明的第3半导体装置制造方法具有形成上面具有凹部或凸部的衬底膜的工序；在衬底膜上沿凹部或凸部形成下部电极的工序；在下部电极上沿该下部电极形成由强电介质构成的电容器绝缘膜的工序；在电容器绝缘膜上，沿该电容器绝缘膜形成上部电极的工序；在上部电极上形成含硅绝缘膜的工序；在绝缘膜形成后，对电容器绝缘膜进行热处理，使电容器绝缘膜结晶的工序。
根据第3半导体装置的制造方法，在上部电极上形成含硅的绝缘膜后，对电容器绝缘膜进行热处理使电容器绝缘膜结晶，上部电极在含硅的绝缘膜形成时加热下被暴露，因此上部电极是阶段性收缩，不是一次收缩，能防止上部电极破裂。并且，在上部电极上形成的绝缘膜对上部电极形成物理性的压板，能抑制上部电极的收缩。
在第3半导体装置的制造方法中，形成含硅绝缘膜的工序优选是在生长温度高于400℃且低于650℃下形成绝缘膜。
在第1～3半导体装置的制造方法中，强电介质优选是SrBi2(TaxNb1-x)2O9、Pb(ZrxTi1-x)、(BaxSr1-x)TiO3或(BixLa1-x)4Ti3O12(但是，任一个x都0≤x≤1)。
(发明效果)根据本发明相关的半导体装置和其制造方法能防止形成具有立体形状的强电介质电容器元件时上部电极发生破裂(破碎)。
图1是表示本发明第1实施方式的半导体装置的强电介质电容器元件的结构剖面图。
图2是用于本发明第1实施方式的半导体装置上的上部电极(铂)各种成膜法的成膜温度与热收缩率的关系图。
图3是表示本发明第2实施方式的半导体装置的强电介质电容器元件的结构剖面4是表示本发明第2实施方式的半导体装置的强电介质电容器元件的制造方法的流程5是表示对本发明第2实施方式的半导体装置中的电容器绝缘膜的退火温度与上部电极(铂)的热收缩率的关系图。
图6是表示本发明第3实施方式的半导体装置的强电介质电容器元件的结构剖面图。
图7是表示本发明第3实施方式的半导体装置的强电介质元件的制造方法的流程图、图8是表示以往的强电介质电容器元件的结构剖面图。
图9是表示以往的强电介质电容器元件制造方法的流程图。
图中11-第1势垒层，12-第2势垒层，13-第3势垒层，14-氢势垒膜，15-衬底绝缘膜(衬底膜)，15a-开口部，16-下部电极，17-电容器绝缘膜，18-上部电极，19-电容器元件，21-第1势垒层，22-第2势垒层，23-第3势垒层，24-氢势垒膜，25-衬底绝缘膜(衬底膜)，25a-开口部，26-下部电极，27-电容器绝缘膜，28-上部电极，29-电容器元件，31-第1势垒层，32-第2势垒层，33-第3势垒层，34-氢势垒膜，35-衬底绝缘膜(衬底膜)，35a-开口部，36-下部电极，37-电容器绝缘膜，38-上部电极，39-电容器元件，40-保护绝缘膜(绝缘膜)具体实施方式
(第1实施方式)以下，参照附图，对本发明的第1实施方式进行说明。
图1表示本发明半导体装置的强电介质电容器元件的剖面构成。
如图1所示，在上述氢势垒膜14上形成立体形状，即剖面是凹状的，在底部和上部具有弯曲部的电容器元件19。上述氢势垒膜14，是自下往上依次形成的，例如，在由厚度为100nm的氮化铝钛(TiAlN)构成的第1势垒层11，由厚度为50nm的铱(Ir)构成的第2势垒层12和由厚度为100nm的氧化铱(IrO2)构成的第3势垒层13构成。
电容器元件19是由下部电极16和电容器绝缘膜17和上部电极18构成，下部电极16，是在露出设置在衬底绝缘膜15的第3势垒层13的开口部15a中，例如在直径为300nm的开口部15a中自下而上依次形成的覆盖在开口部15a的周围部、底面和侧面的厚度为100nm的氧化铱(IrO2)，和厚度为50～100nm，优选是由50nm的铂(Pt)的积层膜构成；电容器绝缘膜17，例如是由强电介质钽酸锶铋(SrBi2Ta2O9SBT)构成的厚度约60nm；上部电极18，厚度为50～100nm优选是50nm的铂构成。上述衬底绝缘膜15是以由埋入氢势垒膜14的氧化硅(SiO2)或以氧化硅为主要成分。
其中，电容器绝缘膜17由CVD法形成，下部电极由溅射法或化学气相沉积法(Chmical Vapor DepositionCVD)形成，上部电极18由CVD法形成。
并且，在氢势垒膜14下侧，也可以设置图中没有示出的、实现半导体基板和电容器元件19的下部电极16电导通的连接插头。
下面说明在第1实施方式中由铂构成的上部电极18的成膜法中采用CVD法的理由。如上所述，本申请发明者发现在以往例子的制造方法中，上部电极产生破裂的原因在于由溅射法形成的铂其热收缩率相对较大。
图2表示每次铂成膜方法的成膜温度和热收缩率之间的关系。其中，对于成膜后的铂的退火在温度为775℃的氧保护气下，时间为60秒。
以往例的电容器元件，上部电极107由温度200℃的溅射法成膜，此时，从图2可知，铂由于退火收缩约15％。
另一方面，温度为200℃的CVD法成膜时，铂的收缩率是约10％，热收缩率比溅射法仅降低了5％。并且，在CVD法中，如果提高铂膜的生长温度，在300℃以上的成膜温度时，热收缩率在7％以下，上部电极18不产生破裂。也就是说，由于上部电极18的热收缩率不足10％，可以防止该上部电极18破裂。这种现象认为是由于通过CVD法成膜的铂膜膜质致密，难以使膜质致密的铂膜上产生热收缩。
还有，在第1实施方式中，关于用于下部电极16的铂等的成膜方法使用溅射法或CVD法哪种都可以，确认能得到的本发明的效果。即使下部电极16采用由溅射法形成的铂，和上部电极18的情形相同，有可能在下部电极16上发生破裂，但是，电容器绝缘膜17的成膜工序中的加热处理实质地对下部电极16施行了退火，和由电容器绝缘膜17产生的物理上的压制，因此不会发生破裂。
(第2实施方式)下面参照
本发明的第2实施方式。
图3表示本发明第2实施方式半导体装置强电介质电容器元件剖面的构成。
如图3所示，在氢势垒膜24上形成具有立体形状，即剖面是凹状，在底部和上部具有弯曲部的电容器元件29，该氢势垒膜24，由从下而上依次形成的，例如由TiAlN构成的厚度为100nm的第1势垒层21，由铱(Ir)构成的厚度为50nm的第2势垒层22和由氧化铱(IrO2)构成的厚度为100nm的第3势垒层而构成，电容器元件29是由下部电极26和电容器绝缘膜27和上部电极28构成，下部电极26，是在露出设置在衬底绝缘膜25上的第3势垒层23开口部25a中，例如在直径为300nm的开口部25a中自下而上依次形成的覆盖在开口部25a的周围部、底面和侧面的厚度为100nm的氧化铱(IrO2)，和厚度为50～100nm，优选是由50nm的铂(Pt)的沉积膜构成；电容器绝缘膜27如由强电介质钽酸锶铋(SrBi2Ta2O9SBT)构成的厚度约60nm；上部电极28，厚度为50～100nm优选是50nm的铂构成，上述衬底绝缘膜25是以埋入氢势垒膜24的氧化硅(SiO2)或氧化硅为主要成分。这里，第2实施方式的特征是电容器绝缘膜27通过分为预退火和正式退火的退火处理实现结晶。
下面，参照图4的制作流程说明如上所述构成的强电介质电容器元件的制造方法。
首先，在半导体基板(图中未示出)的上方，例如由CVD法依次形成TiAlN构成的第1势垒层21，由Ir构成的第2势垒层22和由IrO2构成的第3势垒层23，通过使用含有氯(CI2)的气体干刻进行图案制作，形成由第1势垒层21、第2势垒层22和第2势垒层23构成的氢势垒膜24。接着，由等离子体CVD法，形成衬底绝缘膜25覆盖氢势垒膜24。接着，由使用光刻法和含有碳氯化合物的蚀刻气体的干刻法，在衬底绝缘膜25上形成露出第3势垒层的开口部25a。
接下来，在图4所示的工序ST11中，由溅射法形成由IrO2和Pt沉积膜构成的下部电极26。接着，在工序ST12中，进行由光刻法和干刻法除去在形成的下部电极26的开口部25a的周围部的外侧部分图案生成。
接下来，在工序ST13中，由SBT构成的电容器绝缘膜27是由CVD法成膜。
接下来，在工序ST14中，由溅射法在电容器绝缘膜27上形成由铂构成的上部电极28，然后，在工序ST15中，由光刻法和干刻法对形成的上部电极28和电容器绝缘膜27进行图案生成，得到电容器元件29。其中，作为腐蚀气体，对上部电极28采用含有氯(CI2)的气体，对于电容器绝缘膜27使用含有氯和氟的气体。
接下来，在工序16中，对电容器元件29在温度约500℃的氧保护气中进行60秒的预退火(第1热处理)，对构成电容器绝缘膜27的SBT进行预结晶。接着，在工序17中，这次，对电容器元件29在温度为775℃的氧保护气中进行60秒的正式退火(第2热处理)，实现SBT完全结晶。
下面，对实施在工序16中所示的作为第2实施方式特征的预结晶退火的理由进行说明。
图5表示铂由溅射法形成时的退火温度和热收缩率的关系。
由图5可知，通常，通过775℃退火，铂收缩约15％，例如，作为预结晶，实施温度为500℃的退火，在此预结晶工序中，引起的收缩只有7％。因此，如果继续预结晶工序，进行温度为775℃的正式结晶退火，将会发生剩余的约8％的收缩。
如上所述，如果全部的约15％同时收缩，在上部电极28上会产生破裂(破碎)。但是，如第2实施方式那样，作为预结晶退火，在650℃的温度下，进行暂时退火，然后，再进行通常的温度为775℃的正式结晶退火，在上部电极28上一次产生的热收缩能控制到10％以下，因此，上部电极28不会发生破裂。
并且，由图5可知，如果将预结晶的退火温度设定在400℃以下，由于在预烧结中只产生不足5％的热收缩，在后续工序实施的温度为775℃下的结晶退火工序中，也会产生约10％以上的热收缩。在这种情况下，推测上部电极28可能产生破裂，因此，实施预结晶退火优选的温度范围在400℃以上且在650℃以下，最好在500℃～550℃。另外，也可以将预结晶退火分为多次进行。
另外，在第2实施方式中，上部电极28采用由溅射法形成的铂，如果象第1实施方式那样，上部电极28成膜中采用CVD法，能共同提高铂膜质的致密化效果，得到更可靠的效果。
(第3实施方式)下面，参照
本发明的第3实施方式。
图6表示本发明第3实施方式的半导体装置的强电介质电容器元件的剖面构成。
如图6所示，在氢势垒膜34上形成立体形状，即剖面是凹状的，在底部和上部具有弯曲部的电容器元件39，上述氢势垒膜34，由自下而上依次形成的，例如，在由氮化铝钛(TiAlN)构成的厚度为100nm的第1势垒层31，由厚度为50nm的铱(Ir)构成的第2势垒层32，和由厚度为100nm的氧化铱(IrO2)构成的第3势垒层33构成。
电容器元件39由下部电极36和电容器绝缘膜37和上部电极38构成。下部电极36，是在露出衬底绝缘膜35的第3势垒层33的开口部35a中，例如在直径为300nm的开口部35a自下而上依次形成的，覆盖在开口部35a的周围部、底面，和侧面的厚度为100nm的氧化铱(IrO2)和厚度为50～100nm，优选是由50nm的铂(Pt)的积层膜构成；电容器绝缘膜37，如由强电介质钽酸锶铋(SrBi2Ta2O9SBT)构成的厚度约60nm；上部电极38，厚度为50～100nm优选是50nm的铂构成。上述衬底绝缘膜35，设置在埋入氢势垒膜34下，以氧化硅(SiO2)或以氧化硅为主要成分。
第3实施方式的特征是，在上部电极38上形成例如由氧化硅构成的厚度约为100nm的保护绝缘膜40后，对绝缘膜37实行结晶退火。
下面，参照图7制造流程图说明如上所述的构成的强电介质电容器元件制造方法。
首先，在半导体基板(图中未示出)的上方，例如由CVD法依次形成TiAlN构成的第1势垒层31，由Ir构成的第2势垒层32和由IrO2构成的第3势垒层33，通过含有氯(CI2)的气体干刻进行图案生成，形成由第1势垒层31、第2势垒层32和第2势垒层33构成的氢势垒膜34。接着，由等离子体CVD法形成覆盖氢势垒膜34的衬底绝缘膜35。接着，由使用光刻法和含有碳氯化合物的蚀刻气体的干刻法在衬底绝缘膜35上形成露出第3势垒层的开口部35a。
接下来，在图7所示的工序ST21中，由溅射法形成由IrO2和Pt沉积膜构成的下部电极36。接着在工序ST22中，进行由光刻法和干刻法除去在形成的下部电极36的开口部35a的周围部的外侧部分的图案生成。
接下来，在工序ST23中，由SBT构成的电容器绝缘膜37是由CVD法成膜的。
接下来，在工序ST24中，由溅射法在电容器绝缘膜37上形成由铂构成的上部电极38，然后，在工序ST25中，由光刻法和干刻法对形成的上部电极38和电容器绝缘膜37进行图案生成，得到电容器元件39。其中，作为蚀刻气体，对上部电极38采用含有氯(CI2)的气体，对于电容器绝缘膜27使用含有氯和氟的气体。
接下来，在工序ST26中，通过CVD法，在包括衬底绝缘膜35的上部电极38的整个面上，形成例如厚度约100nm的由氧化硅构成的保护绝缘膜40。此时的成膜温度为约550℃。
接下来，在工序ST27中，对电容器元件39在温度约775℃的氧保护气中实行60秒的退火，使构成电容器绝缘膜37的SBT结晶。
下面，说明在第3实施方式中，在实行结晶的退火工序只前，覆盖保护上部电极38的保护绝缘膜40的理由。
第1个理由，由于保护绝缘膜40是在大致温度550℃条件下成膜的，实际上是对上部电极38进行了预结晶退火。如果实行预结晶退火，和第2实施方式一样，能够防止上部电极38上述产生破裂(破碎)。
第2个理由，通过用保护绝缘膜40覆盖构成上部电极38的铂膜，能从物理上抑制由铂膜的热收缩。
通过这两个效果，可以比第2实施方式更有效的防止上部电极38发生破裂。
并且，在第3实施方式中，上部电极38采用由溅射法形成的铂，如果象第1实施方式那样，上部电极38由CVD法成膜，铂膜质的致密化效果会加倍，得到更可靠的效果。
另外，在第3实施方式中，保护上部电极38的保护绝缘膜40采用氧化硅，并不局限于此，使用氮氧化硅、氮化硅也能得到同样的效果。
在第1～第3实施方式中，在衬底绝缘膜等凹部上形成电容器元件等剖面形状的所谓凹面型，代替这个，在平坦的衬底绝缘膜上形成柱状下部电极，在形成的下部电极的侧面和上面形成由强电介质构成的电容器绝缘膜和上部电极，即使所谓的柱型，也能起到同样的效果。
还有，在各实施方式中，构成电容器绝缘膜的强电介质是采用SBT，也就是SrBi2Ta2O9，也可以使用铌酸锶钡(SrBi2(TaxNb1-x)2O9)、锆钛酸铅(Pb(ZrxTi1-x))、钛酸锶钡((BaxSr1-x)TiO3)或钛酸铋镧((BixLa1-x)4Ti3O12)(但是，任一个x都是0≤x≤1)。
另外，构成电容器绝缘膜的材料也可以是金属氧化物，因此不限于强电介质，可以采用五氧化钽(Ta2O5)等高电介质材料。
另外，在各实施方式中，电容器绝缘膜是由CVD法形成的，如果是能在阶梯部上形成良好的敷层的成膜方法，可以不限于CVD法。
另外，在各实施方式中，下部电极16和上部电极18等采用铂，也可以采用其他铂族元素替代铂，即钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)或铱(Ir)。这里，下部电极和上部电极的膜厚优选在50～100nm程度。
(产业利用的可能)本发明的半导体装置及其制造方法，具有能防止在立体形状的强电介质电容器元件形成时所发生的上部电极破裂(破碎)的效果，有助于具有立体形状的电容器元件的半导体装置。
权利要求
1.一种半导体装置，其特征在于，具有在剖面上具有弯曲部的下部电极；由沿上述下部电极的上面形成的强电介质构成电容器绝缘膜；及沿上述电容器绝缘膜的上面形成的上部电极，其中，上述上部电极是由化学气相沉积法形成的。
2.根据权利要求1所述的半导体装置，其特征在于，上述半导体绝缘膜是由化学气相沉积法形成的。
3.一种半导体制造方法，其特征在于，具有形成上面具有凹部或凸部的衬底膜的工序，在上述衬底膜上，沿上述凹部或凸部形成下部电极的工序，在上述下部电极上，沿该下部电极形成由强电介质构成的电容器绝缘膜的工序，通过化学气相沉积法，在上述电容器绝缘膜上，沿该电容器绝缘膜形成上部电极的工序。
4.根据权利要求3所述的半导体装置的制造方法，其特征在于，上述电容器绝缘膜是由化学气相沉积法形成的。
5.根据权利要求3所述的半导体装置的制造方法，其特征在于，形成上述上部电极的工序，在上述上部电极使用铂，并且在300℃以上的成长温度下形成。
6.一种半导体制造方法，其特征在于，具有形成在上面具有凹部或凸部的衬底膜的工序，在上述衬底膜上，沿上述凹部或凸部形成下部电极的工序，在上述下部电极上，沿该下部电极形成由强电介质构成的电容器绝缘膜的工序，在上述电容器绝缘膜上，沿该电容器绝缘膜形成上部电极的工序，形成上述上部电极后，对上述电容器绝缘膜进行多次热处理，使上述电容器绝缘膜阶段性地结晶的工序。
7.根据权利要求6所述的半导体装置的制造方法，其特征在于，使上述电容器绝缘膜阶段性结晶的工序中，上述的多次热处理工序中，初次热处理温度高于400℃且低于650℃。
8.一种半导体制造方法，其特征在于，具有形成上面具有凹部或凸部的衬底膜的工序，在上述衬底膜上，沿上述凹部或凸部形成下部电极的工序，在上述下部电极上，沿该下部电极形成由强电介质构成的电容器绝缘膜的工序，在上述电容器绝缘膜上，沿该电容器绝缘膜形成上部电极的工序，在上述上部电极上形成含硅的绝缘膜的工序，形成上述绝缘膜后，对上述电容器绝缘膜进行热处理，使上述电容器绝缘膜结晶的工序。
9.根据权利要求8所述的半导体装置的制造方法，其特征在于，在上述含硅绝缘膜的形成工序中，上述绝缘膜是在高于400℃且低于650℃的成长温度下形成的。
10.根据权利要求3～9中任一项所述的半导体装置的制造方法，其特征在于，上述强电介质是SrBi2(TaxNb1-x)2O9、Pb(ZrxTi1-x)O3、(BaxSr1-x)TiO3、(BixLa1-x)4Ti3O12(但是，任一个x是0≤x≤1)。
全文摘要
一种半导体装置，其具有剖面上具有弯曲部的下部电极(16)，沿该下部电极(16)的上面形成由强电介质构成的电容器绝缘膜(17)，沿着该电容器绝缘膜(17)上面形成的上部电极(18)。电容器绝缘膜(17)和上部电极(18)是通过化学气相沉积法(CVD)形成的。本发明使具有立体形状的强电介质电容器元件的上部电极不发生破裂。
文档编号H01L21/02GK1619821SQ20041009497
公开日2005年5月25日 申请日期2004年11月19日 优先权日2003年11月21日
发明者矢野尚 申请人:松下电器产业株式会社