专利名称：半导体装置及其制造方法
技术领域：
本发明涉及适用于具备铁电电容器的非易失性存储器的半导体装置及其制造方法。
背景技术：
近年来，随着数字技术的进展，高速处理或保存大容量的数据的倾向正在提高，由此，就要求电子设备中所使用的半导体装置要高度集成化和高性能化。
于是，为了实现半导体存储装置(DRAM)的高度集成化，正在广泛研发用铁电材料或高介电常数的材料作为构成DRAM的电容元件的电容绝缘膜来取代氧化硅或氮化硅的技术。
另外，为了实现能以低电压且高速进行写入动作和读出动作的非易失性RAM，还在积极地研发使用具有自发极化特性的铁电膜作为电容绝缘膜的铁电存储器(FeRAM)。
铁电存储器(FeRAM)利用铁电体的磁滞特性来存储信息，在铁电存储器内的每个存储单元上设置着具有铁电膜作为一对电极间的电容介质膜的铁电电容器。在铁电体中，依据电极间的施加电压，产生极化，即使去除施加电压，也还残留着自发极化。另外，施加电压的极性反转时，自发极化的极性也反转，因此，只要检测出自发极化就能够读出信息。铁电存储器与闪储器相比较，能够以低电压动作，且可以在节省电力的状态下进行高速写入。
铁电电容器的铁电膜由锆钛酸铅(PZT)、掺杂La的PZT(PLZT(锆钛酸铅镧))等PZT类材料、或SrBi2Ta2O9(SBT、Y1)、SrBi2(Ta、Nb)2O9(SBN、YZ)等Bi层状结构化合物等构成。
以往，采用溶胶-凝胶法、溅射法或MOCVD法作为铁电膜的成膜方法。通过这些成膜方法，在下部电极膜上形成非晶质的铁电膜，然后进行热处理，使铁电膜向钙钛矿结构的晶体结晶。铁电膜的结晶性取决于下部电极膜的结晶性和铁电膜本身的成膜条件以及结晶条件等。因此，以往都是通过调节这些条件来实现铁电膜的结晶性的提高，但是这并未能满足近年来进一步提高结晶性的要求。所以，无法得到具备足够特性的铁电电容器，而且也不能充分抑制同一芯片内的存储单元的性能的离散。
例如，专利文献1(JP特开2003-2647号公报)中披露的一种方案是采用各种铁电膜的组成来降低铁电膜的结晶温度，但是不能得到足够满意的结晶性。
专利文献1JP特开2003-2647号公报。
发明的公开本发明的目的在于提供一种能够得到更加均匀且良好的特性的半导体装置及其制造方法。
本发明的半导体装置是以具有半导体基板、形成在所述半导体基板的上方并具备铁电膜的铁电电容器的半导体装置为对象。并且，在本发明中，在化学式以ABO3表示的物质中添加La作为受主元素、添加Nb作为施主元素来构成所述铁电膜。
另外，在本发明的半导体装置的制造方法中，在半导体基板的上方形成具备铁电膜的铁电电容器，此时，形成在化学式以ABO3表示的物质中添加La作为受主元素、添加Nb作为施主元素而构成的膜作为所述铁电膜。
附图的简单说明
图1是表示按照本发明的实施方式的方法制造的铁电存储器(半导体装置)的存储单元阵列的结构的电路图。
图2A是按工序表示本发明的实施方式的铁电存储器的制造方法的断面图。
图2B是续图2A按工序表示本发明的实施方式的铁电存储器的制造方法的断面图。
图2C是续图2B按工序表示本发明的实施方式的铁电存储器的制造方法的断面图。
图2D是续图2C按工序表示本发明的实施方式的铁电存储器的制造方法的断面图。
图2E是续图2D按工序表示本发明的实施方式的铁电存储器的制造方法的断面图。
图2F是续图2E按工序表示本发明的实施方式的铁电存储器的制造方法的断面图。
图2G是续图2F按工序表示本发明的实施方式的铁电存储器的制造方法的断面图。
图2H是续图2G按工序表示本发明的实施方式的铁电存储器的制造方法的断面图。
图2I是续图2H按工序表示本发明的实施方式的铁电存储器的制造方法的断面图。
图2J是续图2I按工序表示本发明的实施方式的铁电存储器的制造方法的断面图。
图2K是续图2J按工序表示本发明的实施方式的铁电存储器的制造方法的断面图。
图2L是续图2K按工序表示本发明的实施方式的铁电存储器的制造方法的断面图。
图2M是续图2L按工序表示本发明的实施方式的铁电存储器的制造方法的断面图。
图2N是续图2M按工序表示本发明的实施方式的铁电存储器的制造方法的断面图。
图3是表示取向的面内分布和结晶性的调查结果的图表。
图4A是表示非线性容量的调查结果的图表。
图4B是表示静电容量的调查结果的图表。
图5A是表示P值的调查结果的图表。
图5B是表示U值的调查结果的图表。
图6是表示开关电荷量Qsw的调查结果的图表。
图7是表示矫顽电压Vc的调查结果的图表。
图8是表示漏电流的调查结果的图表。
图9A是表示开关电荷量Qsw与差(P-U)的调查结果的图表(不连续)。
图9B是表示开关电荷量Qsw与差(P-U)的调查结果的图表(存储单元阵列)。
图10A是表示漏电流的调查结果的图表(不连续)。
图10B是表示漏电流的调查结果的图表(存储单元阵列)。
图11是表示施加电压与开关电荷量Qsw的关系的图表。
图12是表示疲劳损耗的调查结果的图表。
图13是表示热去极化作用(熱减極)的调查结果的图表。
图14A是表示热处理时间与值(P-U)的关系的图表。
图14B是表示OS-RATE的图表。
图15是表示施加电压与极化量的关系的图表。
用于实施发明的最佳方式以下，参照附图具体地说明本发明的实施方式，图1是表示按照本发明的实施方式的方法制造的铁电存储器(半导体装置)的存储单元阵列的结构的电路图。
在该存储单元阵列中，设置有沿一个方向延伸的多条位线103、以及沿垂直于位线103延伸方向的方向延伸的多条字线104和板线105。要和由这些位线103、字线104和板线105构成的格子相匹配，本实施方式的铁电存储器的多个存储单元被配置为阵列状。在各存储单元内设置有铁电电容器(存储部)101和MOS晶体管(开关部)102。
MOS晶体管102的栅极连接在字线104上，MOS晶体管102的一方的源·漏极连接在位线103上，另一方的源·漏极连接在铁电电容器101的一方的电极上。并且，铁电电容器101的另一方的电极连接在板线105上。此外，各字线104和板线105由沿和它们延伸方向同一方向并排的多个MOS晶体管102所共享；同样，各位线103由沿和其延伸方向同一方向并排的多个MOS晶体管102所共享。有时把字线104与板线105延伸方向和位线103延伸方向分别叫做行方向和列方向。但是，位线103、字线104和板线105的配置并不限定于上述的那种排列。
在这样构成的铁电存储器的存储单元阵列中，依据被设置在铁电电容器101内的铁电膜的极化状态来存储数据。
下面来说明本发明的实施方式。但是，为方便起见，这里同时说明铁电存储器的各存储单元的断面结构及其制造方法。图2A至图2N是按工序表示本发明的实施方式的铁电存储器(半导体装置)的制造方法的断面图。
在本实施方式中，如图2A所示，首先在Si基板等半导体基板1的表面上用例如硅局部氧化(LOCOSLocal Oxidation of Silicon)法形成划分元件活性区的元件分离绝缘膜2；然后在由元件分离绝缘膜2划分好的元件活性区内形成具备栅极绝缘膜3、栅极电极4、硅化物层5、侧壁6以及低浓度扩散层21和高浓度扩散层22构成的源·漏极扩散层的晶体管(MOSFET)；通过例如热氧化形成厚约100nm的SiO2膜，作为栅极绝缘膜3；接下来，在全面地形成氮氧化硅膜7，用来覆盖住MOSFET，再全面地形成硅氧化膜8a。硅氮氧化膜7是为了防止形成硅氧化膜8a时栅极绝缘膜3等的氢退化而形成的，例如用CVD法来形成厚约700nm的TEOS(原硅酸四乙酯tetraethylorthosilicate)膜作为硅氧化膜8。
然后，在N2环境中进行650℃、30分钟的退火处理，进行硅氧化膜8a的脱气；接下来，在硅氧化膜8a上例如用溅射法形成厚约20nm的Al2O3膜8b作为下部电极密合层，此外，也可以形成厚约20nm的Ti膜或TiOx膜等作为下部电极密合层。接着，在硅氧化膜8b上形成下部电极膜9，例如用溅射法形成厚约150nm的Pt膜作为下部电极膜9。
接下来，如图2B所示，在下部电极膜9上，在非晶状态形成由用化学式ABO3表示的物质构成的铁电膜10，例如用含有0.1摩尔％至5摩尔％的Nb、含有0.1摩尔％至5摩尔％La的(Pb，Ca，Sr，La)(Zr，Ti)O3的靶，通过RF溅射法形成厚约100nm至200nm的(Pb，Ca，Sr，La)(Zr，Ti)O3膜作为铁电膜10。该铁电膜10含有0.1摩尔％至5摩尔％的Nb、含有0.1摩尔％至5摩尔％的La，Nb作为施主元素被配置在用化学式ABO3表示的物质的A处，La作为受主元素被配置在B处。然后在含有Ar和O2的环境中进行在600℃以下的热处理(RTARapid Thermal Annealing(快速热退火))。其结果是，铁电膜10结晶的同时，构成下部电极9的Pt膜致密化，抑制了下部电极9与铁电膜10的界面附近的Pt与O的相互扩散。
然后，如图2C所示，在铁电膜10上形成上部电极膜11，在上部电极膜11的形成中，例如用溅射法形成厚约50nm的IrO1.4膜(未图示)之后，进行热处理(RTA)，再形成IrO2膜(未图示)，通过IrO1.4膜形成之后的热处理使铁电膜10完全结晶。
接着，进行过背面清洗之后，通过对上部电极膜11进行图案成型，如图2D所示，而形成上部电极11a。然后，在O2环境中进行650℃、60分钟的还原退火处理，这种热处理是用于使在形成上部电极11a时铁电膜10受过的物理损伤等复原。
此后，如图2E所示，通过对铁电膜10进行图案成型来形成电容绝缘膜10a，接着进行用于防止后形成Al2O3膜剥离的氧气退火。
接下来，如图2F所示，用溅射法全面地形成Al2O3膜12作为保护膜，然后，为了缓和因溅射造成的损伤而进行氧气退火。通过保护膜(Al2O3膜12)防止来自外部的氢对铁电电容器的侵入。
此后，如图2G所示，进行Al2O3膜12与下部电极膜9的图案成型，由此来形成下部电极9a；接着进行用于防止后形成的Al2O3膜剥离的氧气退火。
接下来，如图2H所示，用溅射法全面地形成Al2O3膜13作为保护膜，然后，为了降低电容器漏电而进行氧气退火。
此后，如图2I所示，用高密度等离子体法全面地形成层间绝缘膜14，层间绝缘膜14的厚度例如约1.5μm。
接下来，如图2J所示，用CMP(化学机械研磨)法进行层间绝缘膜14的平坦化。然后，进行使用了N2O气体的等离子体处理，其结果是，将层间绝缘膜14的表层少许氮化，水分难以侵入其内部。此外，只要使用含有N或O至少一方的气体，该等离子体处理就很有效。接着在层间绝缘膜14、Al2O3膜13、硅氧化膜8b、硅氧化膜8a和氮氧化硅膜7上形成一直通到晶体管的高浓度扩散层22的孔。然后，用溅射法在孔内连续形成Ti膜和TiN膜，由此来形成阻挡金属膜(未图示)，接着再在孔内用CVD(化学气相沉积)法埋入W膜，再用CMP法进行W膜的平坦化，由此来形成W芯棒15。
此后，如图2K所示，例如用等离子体增速CVD法形成SiON膜16作为W芯棒15的氧化防止膜。
然后，如图2L所示，在SiON膜16、层间绝缘膜14、Al2O3膜13和Al2O3膜12上形成一直通到上部电极11a的孔和一直通到下部电极9a的孔，此后，为了复原损伤而进行氧气退火。
接下来，如图2M所示，用蚀刻清除法把整个面上的SiON膜16除掉，从而使W芯棒15的表面露出来；接着如图2N所示，在上部电极11a的部分表面、下部电极9a的部分表面和W芯棒15的表面露出的状态下，形成Al膜，通过对该Al膜进行图案成型而形成Al配线17。此时，例如用部分Al配线17把W芯棒15和上部电极11a或下部电极9a相互连接起来。
然后，再进行层间绝缘膜的形成、接线柱的形成以及从下数起的第二层以后的配线的形成。并且，形成由例如TEOS氧化膜和SiN膜构成的盖膜之后，就完成了具有铁电电容器的铁电存储器的制作。
在本实施方式中，如上所述，形成含有0.1摩尔％至5摩尔％的Nb、含有0.1摩尔％至5摩尔％的La的铁电膜10，而且这种组成的铁电膜10可以提高形成在其上的铁电膜11的取向的面内分布和结晶性，由此，能够得到高的开关电荷量Qsw，同时能够将矫顽电压和漏电流抑制得很低。
以下说明本发明人实际进行过的试验的结果。
(第一试验)在第一试验中，形成平面形状是边长为50μm的正方形的铁电电容器，调查了其中的铁电膜的取向的面内分布和结晶性以及电气特性(非线性容量、静电容量、开关电荷量Qsw、矫顽电压Vc和漏电流等)。形成了在(Pb，Ca，Sr)(Zr，Ti)O3内添加了La和Nb的膜作为铁电膜，表1上示出了各试样的铁电膜中的La和Nb的含量(摩尔％)以及铁电膜的厚度(nm)。
图3上表示的是取向的面内分布和结晶性的调查结果。该调查中，先形成铁电膜，用溅射法在该铁电膜上形成50nm厚的IrOx膜，进行90秒钟的RTA(热处理)之后，用4轴X射线衍射法进行各试样的结晶性测定。图3中的锁定宽度表示(111)面的锁定宽度，其值越小表示结晶性越好。
如图3所示，不添加Nb的试样No.1～No.4与添加Nb的试样No.5～No.8相比，在试样No.5～No.8中得到了更好的结晶性和更加均匀的面内分布。锁定宽度小0.4度，表示结晶性显著提高。
图4A和图4B中，分别示出非线性容量和静电容量的调查结果。在该调查中，进行过上述的结晶性调查等之后，对上部电极膜、铁电膜和下部电极膜进行图案成型，在面内40个地方进行了各试样的容量测定。在非线性容量的测定中，取测定电压为0V±10mV，静电容量的测定中，取测定电压为3V±10mV。图4A和图4B中，示出平均值(菱形的点)，同时示出最大值和最小值。图4A和图4B中的试样No.9相对试样No.6是利用RTA进行热处理的时间取为30秒钟的试样。
如图4A和图4B所示，La含量为3.0摩尔％的试样No.1和试样No.2与1.5摩尔％的试样No.3和试样No.4相比，在试样No.1和试样No.2中得到了更高的非线性容量和静电容量。如果着眼于Nb的含量，Nb的含量越多的试样，其非线性容量和静电容量越高。另外，如果着眼于铁电膜的厚度，厚度为120nm的试样No.2、No.4、No.6、No.8和No.9中得到了比厚度为150nm的试样No.1、No.3、No.5和No.7更高的非线性容量和静电容量。
对于各试样，求出了表示图15所示的施加电压与极化量的关系的磁滞回线，并由该磁滞回线求得各种值。这些结果均示于图5A、图5B和图6中。开关电荷量Qsw是用从磁滞回线所得到的值P、U、N和D按下述算式1求得的值。
算式1Qsw=(P-U)+(N-D)2]]>试样No.1和试样No.2与试样No.3和试样No.4相比，La的含量越少，P值越大(图5A)、U值越小(图5B)。如果着眼于Nb的含量，Nb的含量越多的试样，Nb含量越多，P值越小(图5A)、U值越大(图5B)。但是，Nb含量为0摩尔％的试样No.3和4与Nb含量为1摩尔％的试样No.5和No.6相比，P值与U值的差值比较小。另一方面，Nb含量为1摩尔％的试样No.5和No.6与4摩尔％的试样No.7和No.8相比，P值与U值的差值比较大。另外，如果着眼于铁电膜的厚度，薄试样No.2、No.4、No.6、No.8和No.9中得到了更高的P值与U值。
如图6所示，试样No.1和试样No.2与试样No.3和试样No.4相比，La的含量越少的试样，开关电荷量Qsw越高。如果着眼于Nb的含量，Nb的含量越多的试样，开关电荷量Qsw越低。但是，Nb含量为0摩尔％的试样No.3和4与1摩尔％的试样No.5和No.6相比，饱和开关电荷量(施加电压3V)的变化小，但是将施加电压取为1.8V时的开关电荷量的变化大。另外，Nb含量为1摩尔％的试样No.5和No.6与4摩尔％的试样No.7和No.8相比，饱和开关电荷量和施加电压取为1.8V时的开关电荷量的变化都大。另外，如果着眼于铁电膜的厚度，在薄试样No.2、No.4、No.6、No.8和No.9中，施加电压取为1.8V时的开关电荷量高，而饱和开关电荷量小。
另外，在矫顽电压Vc的调查中，得到施加电压与P值的关系之后，把P值的变化对施加电压的变化的比例最高的施加电压设为矫顽电压Vc，其结果示于图7，矫顽电压Vc越小，极性的反转速度就越快。
如图7所示，试样No.1和试样No.2与试样No.3和试样No.4相比，La的含量越少的试样，矫顽电压Vc就越高。如果着眼于Nb的含量，Nb的含量越多的试样，矫顽电压Vc就越小。另外，如果着眼于铁电膜的厚度，薄试样No.2、No.4、No.6、No.8和No.9中，矫顽电压Vc小。
如图8所示，试样No.1和试样No.2与试样No.3和试样No.4相比，La的含量越少的试样，漏电流稍大。如果着眼于Nb的含量，Nb的含量越多的试样，漏电流就越小。另外，如果着眼于铁电膜的厚度，薄试样No.2、No.4、No.6、No.8和No.9中，漏电流大。“+5V”的施加电压表示以上部电极的电位为基准在下部电极上施加“+5V”的电压，“-5V”的施加电压表示以上部电极的电位为基准在下部电极上施加“-5V”的电压。
这样，例如不含Nb的试样No.3和试样No.4与含Nb的试样No.5和试样No.6相比，在试样No.5和试样No.6中，得到良好的结晶性和均匀的取向，同时开关电荷量Qsw高、矫顽电压Vc和漏电流小。虽然通过添加La和Nb能够降低矫顽电压Vc和漏电流，但是这些元素的添加量越多，开关电荷量就越低。因此，这些元素的添加量最好分别为5摩尔％以下，4摩尔％以下更好。另外，在第一试验中，形成含有施主元素Sr和Ca的铁电膜，但是，即使不含有这些元素，而只要含有施主元素Nb，也能够得到同样的效果。
(第二试验)在第二试验中，形成平面形状为边长是50μm的正方形的铁电电容器(不连续)，调查其电气特性；形成具备1428个平面形状为长边长是1.8μm、短边长是1.15μm的长方形的铁电电容器的存储单元阵列，也调查其电气特性。该调查在形成了配线之后进行，形成了在(Pb，Ca，Sr)(Zr，Ti)O3膜内添加了La和Nb的膜作为铁电膜，表2上示出了各试样的铁电膜中的La和Nb的含量(摩尔％)以及铁电膜的厚度(nm)。
作为电气特性的一种，得到施加电压为3V的磁滞回线，由该磁滞回线求出开关电荷量Qsw和P值与U值之差(P-U)。将其结果示于图9A和图9B，图9A表示不连续的结果，图9B表示存储单元阵列的结果。
如图9A和图9B所示，试样No.12中不连续的开关电荷量Qsw比试样No.11高出约16％，而存储单元阵列的开关电荷量Qsw比试样No.11高出约18％。这是因为在试样No.12中La的含量低。
作为电气特性的一种，测定了漏电流。将其结果示于图10A和图10B，图10A表示不连续的结果，图10B表示存储单元阵列的结果。
如图10A和图10B所示，试样No.11与试样No.12之间，漏电流大体相同，这就意味着仅仅降低La的含量会增大漏电流，但是，因为试样No.12中含有Nb，却抑制了漏电流的增大。总之，Nb的添加抵消了La的减少。
图11是表示存储单元阵列中的施加电压与开关电荷量Qsw的关系的图表。在室温(24℃)、-45℃和90℃的温度下进行极化量的测定。
对于通过在-45℃下的测定所求得的开关电荷量Qsw，在1.8V以下的施加电压下，试样No.11与试样No.12之间几乎无差别。相对于此，如果施加电压为1.9V以上，试样No.12中的开关电荷量Qsw更加显著地增大。另外，对于通过在室温下的测定所求得的开关电荷量Qsw，在1.7V以上的施加电压下，试样No.12中的开关电荷量Qsw更加显著地增大。另外，对于通过在90℃下的测定所求得的开关电荷量Qsw，在1.0V以上的施加电压下，试样No.12中的开关电荷量Qsw更加显著地增大。这样，在任一个测定温度下，试样No.12中的开关电荷量Qsw都比试样No.11的高。这是因为试样No.12中La的含量更低。
图12表示的是对存储单元阵列的疲劳损耗的调查结果，在该调查中，取读出电压为3V，应力电压为7V，电压的施加重复进行2.0×108次。
开关电荷量Qsw对试样No.12中的初始值的减少率(疲劳损耗)是12.86％。相对于此，开关电荷量Qsw对试样No.11中的初始值的减少率(疲劳损耗)是13.56％。虽然在降低了La的含量的情况下可能会增大疲劳损耗，但是由于在试样No.12中含有Nb，所以不出现这种疲劳损耗的增大。
图13表示的是对存储单元阵列的热去极化作用的调查的结果，在该调查中，在室温下进行写入，在各种温度下放置1小时之后，求出室温下进行读出时的P值与U值的差。如果设室温下放置之后进行读出时的P-U值为100％，在250℃下放置之后进行读出的情况下，试样No.11中，P-U值减少到约50％，而试样No.12中，得到约70％的高值。也就是，在试样No.12中，能够把热去极化作用抑制得更低。这是因为试样No.11的居里温度为约340℃，而试样No.12的居里温度高达约360℃。
图14A和图14B表示的是对存储单元阵列的印迹特性的调查结果，图14A中表示热处理时间与P-U值的关系，图14B中表示OS-RATE。但是，图14A和图14B中表示着各试样中的最坏的结果。P-U值越大，装置的边缘(margin)就越大；OS-RATE的绝对值越小，就越难以出现印迹。如图14A和图14B所示，在试样No.12中，得到了确保比试样No.11更大的边缘同时更难以出现印迹这样的结果。
这样，试样No.12与试样No.11相比，能够得到高的开关电荷量Qsw，并且难以产生热去极化作用和印迹。另外，在试样No.12可以提高疲劳后的边缘，而且能够耐于在更加严酷的环境的使用。
在上述的实施方式中，制作了平面型的铁电电容器，但是本发明也可以适用于堆叠型的铁电电容器。这种情况下，把被连接在MOSFET等晶体管上的W芯棒等连接芯棒的一部分连接到铁电电容器的下部电极上，在采用堆叠型的情况下，也可以进行高温统一蚀刻。
另外，构成铁电膜的物质的结晶结构不被限定于钙钛矿型结构，例如也可以是Bi层状结构。也不特别限定构成铁电膜的物质的组成。例如，作为受主元素，也可以含有Pb(铅)、Sr(锶)、Ca(钙)、Bi(铋)、Ba(钡)、Li(锂)和/或Y(钇)；作为受主元素，也可以含有Ti(钛)、Zr(锆)、Hf(铪)、V(钒)、Ta(钽)、W(钨)、Mn(锰)、Al(铝)、Bi(铋)和/或Sr(锶)。
作为构成铁电膜的物质的化学式，可列举的例如有Pb(Zr，Ti)O3、(Pb，Ca)(Zr，Ti)O3、(Pb，Ca)(Zr，Ti，Ta)O3、(Pb，Ca)(Zr，Ti，W)O3、(Pb，Sr)(Zr，Ti)O3、(Pb，Sr)(Zr，Ti，W)O3、(Pb，Sr)(Zr，Ti，Ta)O3、(Pb，Ca，Sr)(Zr，Ti)O3、(Pb，Ca，Sr)(Zr，Ti，W)O3、(Pb，Ca，Sr)(Zr，Ti，Ta)O3、SrBi2Ta2O9、Bi4Ti3O9和BaBi2Ta2O9，但是并不限定于此，其中也可以添加Si。
上部电极和下部电极的组成也不特别限定。下部电极例如也可以由Pt(铂)、Ir(铱)、Ru(钌)、Rh(铑)、Re(铼)、Os(锇)和/或Pd(钯)构成，也可以由它们的氧化物构成；上部电极例如也可以由Pt、Ir、Ru、Rh、Re、Os和/或Pd的氧化物构成，上部电极也可以层叠多层膜来构成。
另外，铁电存储单元的构造不限定于1T1C型，也可以是2T2C型。另外，在铁电存储器中，铁电电容器本身也可以为兼用存储部和开关部的结构。这种情况下，就成为形成铁电电容器来取代MOS晶体管的栅极的构造，即，在半导体基板上，经栅极绝缘膜形成铁电电容器。
另外，也可以在逻辑电路等内设置铁电电容器，此时也可以构成具备这样的铁电电容器的DRAM。
铁电膜的形成方法并不特别地限定，例如，可以采用溶胶-凝胶法、有机金属分解(MOD)法、CSD(化学溶液沉积Chemical Solution Deposition)法、化学气相沉积(CVD)法、外延成长法、溅射法、MOCVD(金属有机化学气相沉积Metal Organic Chemical Vapor Deposition)法等。
产业上的可利用性如上面的详细描述，按照本发明，能够使铁电膜的结晶性更加均匀且提高，其该结果是，能够提高铁电电容器的特性。
权利要求
1.一种半导体装置，其特征在于，具有半导体基板；铁电电容器，其形成在所述半导体基板的上方，并具备有铁电膜，所述铁电膜，是在化学式以ABO3表示的物质中添加La作为受主元素、添加Nb作为施主元素而构成的。
2.根据权利要求1所述的半导体装置，其特征在于，所述铁电膜中的La含量是0.1摩尔％至5摩尔％。
3.根据权利要求1所述的半导体装置，其特征在于，所述铁电膜中的Nb含量是0.1摩尔％至5摩尔％。
4.根据权利要求1所述的半导体装置，其特征在于，所述铁电膜中的La含量是0.1摩尔％至5摩尔％，Nb含量是0.1摩尔％至5摩尔％。
5.根据权利要求1所述的半导体装置，其特征在于，构成所述铁电膜的物质的结晶结构是钙钛矿型结构或Bi层状结构。
6.根据权利要求1所述的半导体装置，其特征在于，构成所述铁电膜的物质含有从由Pb、Sr、Ca、Bi、Ba、Li和Y构成的组中选择出来的至少一种元素作为受主元素。
7.根据权利要求1所述的半导体装置，其特征在于，构成所述铁电膜的物质含有从由Ti、Zr、Hf、V、Ta、W、Mn、Al、Bi和Sr构成的组中选择出来的至少一种元素作为施主元素。
8.根据权利要求1所述的半导体装置，其特征在于，构成所述铁电膜的物质的化学式用从Pb(Zr，Ti)O3、(Pb，Ca)(Zr，Ti)O3、(Pb，Ca)(Zr，Ti，Ta)O3、(Pb，Ca)(Zr，Ti，W)O3、(Pb，Sr)(Zr，Ti)O3、(Pb，Sr)(Zr，Ti，W)O3、(Pb，Sr)(Zr，Ti，Ta)O3、(Pb，Ca，Sr)(Zr，Ti)O3、(Pb，Ca，Sr)(Zr，Ti，W)O3、(Pb，Ca，Sr)(Zr，Ti，Ta)O3、SrBi2Ta2O9、Bi4Ti3O9和BaBi2Ta2O9构成的组中选择出来的一种表示。
9.根据权利要求8所述的半导体装置，其特征在于，构成所述铁电膜的物质中还添加有Si。
10.根据权利要求1所述的半导体装置，其特征在于，所述铁电电容器具有含有从Pt、Ir、Ru、Rh、Re、Os和Pd构成的组中选择出来的至少一种元素的下部电极。
11.根据权利要求1所述的半导体装置，其特征在于，所述铁电电容器具有含有从Pt、Ir、Ru、Rh、Re、Os和Pd构成的组中选择出来的至少一种元素的氧化物的下部电极。
12.根据权利要求1所述的半导体装置，其特征在于，所述铁电电容器具有含有从Pt、Ir、Ru、Rh、Re、Os和Pd构成的组中选择出来的至少一种元素的氧化物的上部电极。
13.根据权利要求12所述的半导体装置，其特征在于，所述上部电极层叠多层膜而构成。
14.根据权利要求1所述的半导体装置，其特征在于，具有具备多个所述铁电电容器的存储单元阵列。
15.根据权利要求14所述的半导体装置，其特征在于，构成所述存储单元阵列的各存储单元，具有所述铁电电容器作为存储部；具有被连接在所述铁电电容器上的晶体管作为开关部。
16.根据权利要求14所述的半导体装置，其特征在于，构成所述存储单元阵列的各存储单元具有所述铁电电容器作为存储部和开关部。
17.一种半导体装置的制造方法，其特征在于，具有在半导体基板的上方形成具备铁电膜的铁电电容器的工序，形成在化学式以ABO3表示的物质中添加La作为受主元素、添加Nb作为施主元素而构成的膜作为所述铁电膜。
18.根据权利要求17所述的半导体装置的制造方法，其特征在于，所述铁电膜中的La含量是0.1摩尔％至5摩尔％。
19.根据权利要求17所述的半导体装置的制造方法，其特征在于，所述铁电膜中的Nb含量是0.1摩尔％至5摩尔％。
20.根据权利要求17所述的半导体装置的制造方法，其特征在于，所述铁电膜中的La含量是0.1摩尔％至5摩尔％、Nb含量是0.1摩尔％至5摩尔％。
全文摘要
在半导体基板(1)的上方形成有具备了下部电极(9a)、铁电膜(10a)和上部电极(11a)的铁电电容器，铁电膜(10a)由添加了0.1摩尔％至5摩尔％的La作为受主元素、添加了0.1摩尔％至5摩尔％的Nb作为施主元素的CSPZT构成。
文档编号H01L27/105GK1918704SQ200480041890
公开日2007年2月21日 申请日期2004年5月28日 优先权日2004年5月28日
发明者王文生 申请人:富士通株式会社