专利名称：半导体装置以及用于形成sram单元的方法
技术领域：
本发明是有关于半导体装置，特别是有关于设计具有小布局区域的半导体装置。
背景技术：
降低元件与电路的尺寸并同时增加一半导体装置上电路或电路元件(例如晶体管、电容等元件)的数量是半导体的制造生产过程中不断努力的目标。而在不断且成功地降低电路元件尺寸的同时，也需要降低用来连接各装置或元件的导线尺寸。当电路元件之间的距离缩小时，会发生光学邻近效应。
光学邻近效应修正方法是一种用来补偿光散射的后布局程序。光学邻近效应修正方法可以减少或消除光学邻近效应。然而，光学邻近效应修正方法非常耗时，且其所得到的结果仍受到原始布局品质的影响。因此，相较于事后再来补偿光学邻近效应，事先预防光学邻近效应的发生是更好的作法。
发明内容
本发明是针对上述问题而作出的，其是有关于半导体制造，特别是有关于设计具有小布局区域的半导体装置。
本发明提供一种半导体装置，其包括第一元件、第二元件、斜置接触型导线。该第一元件，其大致呈一第一方向。该第二元件，其大致呈一第二方向，其中该第二方向与该第一方向平行或垂直。该斜置接触型导线，其与该第一元件及该第二元件电性连结。
本发明所述的半导体装置，更包含一分段毗连的局部连线，其连接一第三元件及一第四元件，其中该分段毗连的局部连线连结一第一晶体管的一栅极及一第二晶体管的一主动区域，其中该栅极包含一栅极介电质，其由氧化物基础物质所构成，其具有高于5的介电系数；设于该栅极介电质上的一栅极电极；以及一间隔层，其设于该栅极电极的侧壁。
本发明所述的半导体装置，更包含一第二分段毗连的局部连线，其与一第三晶体管的一栅极以及一第四晶体管的一源极/漏极接触，其中该第一及第二分段毗连的局部连线的距离小于0.14μm。
本发明所述的半导体装置，该斜置接触型导线具有一长轴及一短轴，其中该长轴/短轴之比值介于1到3之间。
本发明所述的半导体装置，更包含设于一第三区域的一第一、第二、及第三晶体管；其中，该第一晶体管的源极通过一复合连线与该第二晶体管的漏极以及该第三晶体管的漏极接触，其中该复合连线包含一掺杂半导体以及覆盖于其上的硅化物；其中，该掺杂半导体具有物理性相接串联的一P+区域及一N+区域；以及，其中该第二晶体管的漏极通过一分段毗连的局部连线与该第三晶体管的栅极连接。
本发明还提供一种半导体装置，其包括第一、第二、及第三晶体管。其中，该第一晶体管的源极通过一复合连线与该第二晶体管的漏极以及该第三晶体管的漏极接触，其中该复合连线包含一掺杂半导体以及覆盖于其上的硅化物。其中，该掺杂半导体具有物理性相接串联的一P+区域及一N+区域。其中，该第二晶体管的漏极通过一分段毗连的局部连线与该第三晶体管的栅极连接。
本发明所述的半导体装置，该分段毗连的局部连线为一斜置接触型导线，且其中该斜置接触型导线和一浅沟槽绝缘区域物理性相触。
本发明所述的半导体装置，该第三晶体管包含一栅极，其中该栅极包含一栅极介电质，其由氧化物基础物质所构成，其具有高于5的介电系数；设于该栅极介电质上的一栅极电极；以及一间隔层，其设于该栅极电极的侧壁。
本发明还提供一种用于形成SRAM单元(cell)的方法。该方法首先提供一晶片。并提供一第一元件，其设于该晶片上且大致成一第一方向。以及，提供一第二元件，其设于该晶片上且大致呈一第二方向，其中该第二方向与该第一方向平行或垂直。再提供一光罩，其包含一第一部分和一第二部分，用以在该晶片的一第一区域形成一斜置接触型导线，其中该第二部分和该第一部份连结，且位移一距离，其中该距离比该斜置接触型导线在该位移方向上的尺寸小。
本发明所述的用于形成SRAM单元的方法，更包含在该晶片上提供一第二区域；形成一第一及第二晶体管；以及形成一分段毗连的局部连线，其连结该第一晶体管的一栅极与该第二晶体管的一主动区域。
本发明所述的用于形成SRAM单元的方法，更包含当该第一晶体管的源极形成时，同时形成该第一晶体管的一漏极的一第一延伸；当一第三晶体管的漏极形成时，同时形成该第三晶体管的一漏极的一第二延伸；当一第四晶体管的一源极形成时，同时形成该第四晶体管的一源极的一第三延伸；其中，该第一、第二、及第三延伸为串联；以及在该第一、第二、第三延伸上形成一硅化物。
本发明有效地减少了集成电路的布局面积。斜置接触型导线设计使得布局更加有弹性且更加紧密。接触型导线之间的相互干扰也得以降低。
图1显示一典型的6T的SRAM单元的电路示意图。
图2显示一传统的6T的SRAM布局。
图3显示依据本发明实施例的斜置接触型导线。
图4显示依据本发明实施例的斜置接触型导线的细部结构。
图5显示具有一狭窄中间区段的斜置接触型导线。
图6a及6b显示不同的斜置接触型导线。
图7显示由于光学和蚀刻效应而产生的具有椭圆形状的斜置接触型导线。
图8显示图3中所示接触型导线沿着A-A’线的横截面图。
图9显示依据本发明另一实施例的分段毗连的局部连线。
图10显示图3中所示接触型导线沿着B-B’线的横截面图。
具体实施例方式
为了让本发明的目的、特征、及优点能更明显易懂，下文特举较佳实施例，并配合附图1至图10，做详细的说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中，实施例中的各元件的配置为说明之用，并非用以限制本发明。且实施例中附图标记的部分重复，是为了简化说明，并非意指不同实施例之间的关联性。
通常，布局设于网格，或者是具有两互为垂直方向(即，X方向和Y方向)的光罩。为了减少邻近接触型导线之间的光学邻近效应，接触型导线之间必须要有足够分隔。最好是接触型导线平均分布，来充分利用布局区域。然而，要设置一个长接触型导线，而不造成布局空间的不利后果是很困难的。尤其是对于SRAM单元的布局更是如此，其是由于存储晶片的高密度所致。本发明的较佳实施例提出一个新的方法使用斜置接触型导线。上述较佳实施例也提供其他的技术，以整合形成一紧密电路。
在此使用一典型的6晶体管(6T)SRAM单元的布局设计来作为说明例。图1显示典型的6T的SRAM单元的电路示意图。本领域技术人员当知，应用于本实施例的概念还可应用于其他集成电路设计。上述6T的SRAM单元包含一通栅晶体管(pass gate transistor)10及一锁存器(latch)。通栅晶体管10的栅1被字元线WL所控制，其决定目前的SRAM单元是否被选择。由拉升晶体管12、拉降晶体管14、晶体管16及晶体管18构成的一锁存器，用以储存一状态。该储存的状态可以通过位元线BL来读取。
参见图2，其显示一SRAM布局。晶体管的识别，可以通过观察其栅极、源极、漏极所对应的参考数字来进行。接触型导线24使晶体管12的主动区域4和晶体管18的栅6接触。接触型导线26使晶体管18的主动区域23和晶体管12及14的栅21接触。接触型导线24和26为矩形，其长为X方向，宽为Y方向。需注意的是，接触型导线24的左部接近于接触型导线26的右部。为了避免接触型导线24和26之间的邻近效应，欲将接触型导线24向上挪和/或接触型导线26向下挪。然而，接触型导线24的移动可能会使得接触型导线24和BL之间发生邻近效应。而接触型导线26的移动可能会造成接触型导线26和/BL之间的邻近效应。
参见图3，其显示依据本发明实施例的斜置接触型导线。接触型导线24和26为斜置接触型导线。其之所以如此命名，是因为目前的方向和正常的X轴或Y轴成一斜角。斜置接触型导线的细部构造在图4中显示。典型的矩形接触型导线被分割为两部分，即，左部24a和右部24b。左部24a和右部24b均为矩形或方形。左部24a向上移动一距离，其移动距离小于其宽度W。若在左部24a的中点C和右部24b的中点C’之间画一条线，则新的长度方向(或新的电流方向)沿着C-C’线，而新的宽度方向，则为和该C-C’线垂直的方向。斜置接触型导线和其原先的方向之间具有一倾斜角α。从图3中可以得知，这样的位移会对该布局造成明显的效应。例如，将接触型导线24的左部24a向上挪动相当于接触型导线宽度W的1/4的距离，并将接触型导线26的右部26b向下移动该接触型导线宽度W的1/4，则当原始的接触型导线距离为和接触型导线宽度W相同时，接触型导线之间的距离增加了50％。接触型导线之间距离的增加，使得即使接触型导线24和BL之间的距离不变，接触型导线26和/BL之间的距离也不变时，接触型导线24和26之间的光学邻近效应也能够降低。
依据本发明实施例，通过将接触型导线的一部分沿着X方向或Y方向移动，来形成斜置接触型导线。当倾斜角α增加时，斜置接触型导线的中间会出现一个非常窄的区域25(如图5中所示)。在本发明其他实施例中，该斜置接触型导线最好是将一部份沿着Y方向移动，使得接触型导线可以有部分重达(如图6a所示)。当一接触型导线长且其倾斜角α大时，斜置接触型导线最好是由两个以上位移的矩形所构成，如图6b所示。如此一来，斜置接触型导线的宽度在其各部分会较为均匀。具有均匀宽度的接触型导线，因为具有电流密度，较不容易失效。
由于光学效应和蚀刻效应，即使设计的图案为两个矩形38a和38b，形成的接触型导线多半为椭圆形，如图7中的椭圆38所示。椭圆38具有沿着C-C’方向的一长轴(其长度为Llong)，以及和C-C’方向垂直的一短轴(其长度为Lshort)。当Llong/Lshort比例为1时，该椭圆为一正圆。Llong/Lshort比例值最好介于1到3之间。倾斜角α最好介于20度到70度之间，不过其也可以介于0度到20度，或者70度到90度之间。斜置接触型导线的面积最好小于0.03μm2。
虽然上述的实施例中，斜置接触型导线具有一X方向较长，上述观念也可以延伸到具有Y方向长的斜置接触型导线。斜置接触型导线不仅用在SRAM单元中，也可以应用在任何集成电路设计中。
通过使用斜置接触型导线，可以更有效地利用布局空间。同时，也可以降低接触型导线之间的相互干扰(cross talk)。已知，当两导体之间的距离较近时，该两导体之间的相互干扰增强。相互干扰也和两导体之间的角度有关，当两导体为平行时，其相互干扰最强，当两导体互相垂直时，其相互干扰最低。通过斜置接触型导线，来增加接触型导线之间的距离，并增加倾斜角α，可以有效降低相互干扰。例如，两接触型导线原先为互相平行。当使用一斜置接触型导线，使得两接触型导线之间的倾斜角由15度增加到30度，且两接触型导线之间的距离增加50％，则其间的相互干扰可以较其原先未使用斜置接触型导线时降低5％到15％。
除了斜置接触型导线之外，也可以将其他的技术整合到IC设计中。各种技术的整合可以使得SRAM单元非常紧密。这些技术可以应用到同一晶片中同样的装置或是不同的装置。本发明实施例中使用一6T SRAM单元为例，来说明如何将本发明应用到IC设计中。
图8到图10显示依据本发明实施例的示意图。如前所述，接触型导线24和26最好是斜置接触型导线。可以利用如分段毗连的局部连线(butted local interconnection)或接合接触型导线(butted contact)等技术，使接触型导线24和26的尺寸更缩小。图8显示图3中所示接触型导线24沿着A-A’线的横截面图。区域56为浅沟槽绝缘(STI)。在基底40上形成埋入氧化物41。接触型导线24使晶体管18的栅6和拉升晶体管12的漏极4接触。接触型导线24也和STI区域56接触。在较佳状况下，STI 56的至少一部份是MESA。图3中的接触型导线24为分段毗连的局部连线，且最好以钨、铝、铜、或其他可替代物构成。上述接触型导线的制造可以已知方法来进行。依据本发明的实施例，将光刻胶(图未显示)覆盖于除了预定形成分段毗连的局部连线24之外的其他区域。并将金属沉积其上。继之，将光刻胶移除，留下分段毗连的局部连线24。分段毗连的局部连线24的厚度H介于约500埃到5000埃之间，介于2000埃到4000埃之间更好。较佳的宽度为约0.05μm到0.1μm之间。为了使SRAM设计更紧密，L较小较佳。较佳的L为介于0.1μm到0.4μm之间，介于0.1μm到0.2μm之间更佳。图9显示本发明另一实施例的分段毗连的局部连线，其中厚度H比栅6的高度小。栅介电质较佳具有一高于5的介电系数。
通过本发明的实施例，接触型导线24的长度L比普通接触型导线的长度要短得多。依据传统的设计，最小长度为两接触型导线长度加上两接触型导线之间的距离。依据本发明实施例，只有形成一个接触型导线，因此，可以使它的长度较短。由于分段毗连的局部连线24为大块物质，因此同时也降低了该接触型导线的电阻。
为了更进一步缩小SRAM单元的尺寸，形成如图8和图9所示的细长间隔层48。由于接触型导线24覆盖了间隔层48的至少一部份，因此减少间隔层48的宽度Ws，可使得接触型导线24的长度L减少。细长间隔层48较佳具有一氧化物-氮化物-氧化物(ONO)结构，其中氧化层由四乙基氧硅(tetraethylorthosilicate，TEOS)氧化物，由低压化学气相沉积(LPCVD)来形成。氮化物层由LPCVD制程形成厚度大于400埃，再通过传统的氮化物湿蚀刻或干蚀刻减少其厚度。就65nm以下的技术而言，细长间隔层48的宽度Ws约少于350埃。细长间隔层48也可以用其他已知的方法来形成。
参见图1，通栅晶体管10的源极2通过复合连线与拉升晶体管12的漏极4、以及拉降晶体管14的漏极8连结。依据一较佳实施例，该复合连线由一覆盖了硅化物的掺杂半导体形成。参见图3，该复合连线为区域3、9、及5结合形成的一结合区域。区域3为晶体管10的N+型区域2的延伸。区域9为晶体管14的N+型区域8的延伸。区域5为晶体管12的P+型区域4的延伸。为了降低生产成本，在形成区域2、8和/或4时，同时形成包含区域3、9、及5的该复合连线。
图10显示掺杂半导体62的横截面图，其为区域3、9、5所构成的结合区域沿着图3中所示B-B’线的横截面图。掺杂半导体62包含P+区域5和N+区域3及9。硅化物60较佳以包含镍、钴、铂、或其他已知金属者。硅化物60和掺杂半导体62结合以降低该连线的电阻，以及在P+区域和N+区域之间可能产生的p-n结效应。硅化物60的厚度较佳介于约15nm到约25nm之间。掺杂半导体62包含掺杂物浓度大于约1E/cm2为佳。该复合连线取代了所需要的接触型导线和金属线，因此可以节省布局空间。
本发明的较佳实施例中的小元件尺寸，需要更好的解析度。为了达到该较佳实施例的要求，微影机台的光学设定的数字光圈约为0.7为佳。可以使用干蚀刻和沉浸蚀刻。也可以使用相偏移掩膜版(phase shift mask)，使得能够利用干涉来改善光学微影的解析度和景深。
本发明的较佳实施例具有数个优点。通过结合前文所述的不同的设计技术，本发明的较佳实施例有效地减少集成电路的布局面积。例如，依据本发明实施例所设计的6T SRAM单元，在45nm技术下，其占有的面积约为0.5μm2到0.15μm2。斜置接触型导线设计使得布局更加有弹性且更加紧密。接触型导线之间的相互干扰也降低了。这些技术可以和集成电路的同一区域实现，或分别用在不同的区域。
虽然本发明已通过较佳实施例说明如上，但该较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种更改和补充，因此本发明的保护范围以权利要求书的范围为准。
附图中符号的简单说明如下2源极 24b接触型导线右部4主动区域 25区域6栅26接触型导线8漏极 26a接触型导线左部10通栅晶体管 26b接触型导线右部12拉升晶体管 38椭圆14拉降晶体管 38a矩形16晶体管 38b矩形18晶体管 40基底21栅 41氧化物23主动区域 48细长间隔层24接触型导线 56区域24a接触型导线左部 3、9、5区域
权利要求
1.一种半导体装置，其包括一第一元件，沿一第一方向配置；一第二元件，沿一第二方向配置，其中该第二方向与该第一方向平行或垂直；以及一斜置接触型导线，倾斜于该第一和第二方向，且与该第一元件及该第二元件电性连结。
2.根据权利要求1所述的半导体装置，其特征在于更包含一分段毗连的局部连线，其连接一第三元件及一第四元件，其中该分段毗连的局部连线连结一第一晶体管的一栅极及一第二晶体管的一主动区域，其中该栅极包含一栅极介电质，其由氧化物基础物质所构成，其具有高于5的介电系数；设于该栅极介电质上的一栅极电极；以及一间隔层，其设于该栅极电极的侧壁。
3.根据权利要求2所述的半导体装置，其特征在于更包含一第二分段毗连的局部连线，其与一第三晶体管的一栅极以及一第四晶体管的一源极/漏极接触，其中该第一及第二分段毗连的局部连线的距离小于0.14μm。
4.根据权利要求1所述的半导体装置，其特征在于该斜置接触型导线具有一长轴及一短轴，其中该长轴/短轴之比值介于1到3之间。
5.根据权利要求1所述的半导体装置，其特征在于更包含设于一第三区域的一第一、第二、及第三晶体管；其中，该第一晶体管的源极通过一复合连线与该第二晶体管的漏极以及该第三晶体管的漏极接触，其中该复合连线包含一掺杂半导体以及覆盖于其上的硅化物；其中，该掺杂半导体具有物理性相接串联的一P+区域及一N+区域；以及其中，该第二晶体管的漏极通过一分段毗连的局部连线与该第三晶体管的栅极连接。
6.一种半导体装置，其包括一第一、第二、及第三晶体管；其中，该第一晶体管的源极通过一复合连线与该第二晶体管的漏极以及该第三晶体管的漏极接触，其中该复合连线包含一掺杂半导体以及覆盖于其上的硅化物；其中，该掺杂半导体具有物理性相接串联的一P+区域及一N+区域；以及其中，该第二晶体管的漏极通过一分段毗连的局部连线与该第三晶体管的栅极连接。
7.根据权利要求6所述的半导体装置，其特征在于该分段毗连的局部连线为一斜置接触型导线，且其中该斜置接触型导线和一浅沟槽绝缘区域物理性相触。
8.根据权利要求6所述的半导体装置，其特征在于该第三晶体管包含一栅极，其中该栅极包含一栅极介电质，其由氧化物基础物质所构成，其具有高于5的介电系数；设于该栅极介电质上的一栅极电极；以及一间隔层，其设于该栅极电极的侧壁。
9.一种用于形成SRAM单元的方法，其包括提供一晶片；提供一第一元件，其设于该晶片上且沿一第一方向配置；提供一第二元件，其设于该晶片上且沿一第二方向配置，其中，该第二方向与该第一方向平行或垂直；以及提供一光罩，其包含一第一部分和一第二部分，用以在该晶片的一第一区域形成一斜置接触型导线，其中该第二部分和该第一部份连结，且位移一距离，且该距离小于该斜置接触型导线在该位移方向上的尺寸。
10.根据权利要求9所述的用于形成SRAM单元的方法，其特征在于更包含在该晶片上提供一第二区域；形成一第一及第二晶体管；以及形成一分段毗连的局部连线，其连结该第一晶体管的一栅极与该第二晶体管的一主动区域。
11.根据权利要求9所述的用于形成SRAM单元的方法，其特征在于更包含当该第一晶体管的源极形成时，同时形成该第一晶体管的一漏极的一第一延伸；当一第三晶体管的漏极形成时，同时形成该第三晶体管的一漏极的一第二延伸；当一第四晶体管的一源极形成时，同时形成该第四晶体管的一源极的一第三延伸；其中，该第一、第二、及第三延伸为串联；以及在该第一、第二、第三延伸上形成一硅化物。
全文摘要
本发明提供一种半导体装置以及用于形成SRAM单元的方法。其中，该半导体装置包括第一元件、第二元件、斜置接触型导线。该第一元件，其大致呈一第一方向。该第二元件，其大致呈一第二方向，其中该第二方向与该第一方向平行或垂直。该斜置接触型导线，其与该第一元件及该第二元件电性连结。本发明有效地减少了集成电路的布局面积。斜置接触型导线设计使得布局更加有弹性且更加紧密。接触型导线之间的相互干扰也得以降低。
文档编号H01L27/11GK1855472SQ20051007566
公开日2006年11月1日 申请日期2005年6月10日 优先权日2004年6月10日
发明者黄健朝, 陈豪育, 杨富量, 黄正权, 钟堂轩 申请人:台湾积体电路制造股份有限公司