专利名称：具有双蚀刻停止衬里和保护层的器件及相关方法
技术领域：
本发明通常涉及半导体器件，具体涉及包括具有双蚀刻停止衬里和用于在除去一部分蚀刻停止衬里期间防止蚀刻下面的硅化物层的保护层的NFET/PFET的器件。
背景技术：
公知给场效应晶体管(FETs)施加应力会提高它们的性能。当在纵向(即，在电流流动的方向)施加时，公知拉伸应力会提高电子迁移率(或n沟道FET(NFET)驱动电流)，而公知压缩应力会提高空穴迁移率(或p沟道FET(PFET)驱动电流)。
给FET施加此类应力的一种方法是使用固有应力的阻挡氮化硅衬里。例如，拉伸应力的氮化硅衬里可以用于在NFET沟道中产生拉伸力，而压缩应力的氮化硅衬里可以用于在PFET沟道中产生压缩力。因此，需要双/混合衬里方案，以在邻近的NFET和PFET中产生希望的应力。
在形成用于NFET/PFET器件的应力增加的双/混合阻挡氮化物衬里时，必须通过构图和蚀刻在两个FET区的一个中除去第一淀积衬里。为了确保第二淀积衬里的充分接触，优选从FET区彻底除去第一衬里。然而，彻底除去第一衬里需要过蚀刻，必然导致下面的硅化物的一些蚀刻。硅化物的蚀刻反过来导致硅化物电阻(Rs)的增加。
图1示出了现有技术的典型器件100，包括掩埋二氧化硅(BOX)110、浅沟槽隔离(STI)120、n沟道场效应晶体管(NFET)140、隔离142、p沟道场效应晶体管(PFET)150、隔离152，邻近NFET140的拉伸氮化硅衬里170、邻近PFET150的压缩氮化硅衬里180、完整的硅化物层130a、130b和蚀刻的硅化物层132a、132b。如图1中所看到的，在制造器件100期间，从邻近PFET150的区域蚀刻拉伸氮化硅衬里170导致蚀刻的硅化物层132a、132b比邻近NFET140的硅化物层130a、130b薄。如上所述，蚀刻的硅化物层132a、132b相对于硅化物层130a、130b具有增加的Rs。
硅化物层130a、130b一般具有约15nm和约50nm之间的厚度，同时具有相应的约6ohm/sq和约20ohm/sq之间的Rs。通过对比，蚀刻的硅化物层132a、132b可以具有约5nm和约40nm之间的厚度，同时具有约12ohm/sq和约40ohm/sq之间的Rs。
对于利用亚50nm的栅极长度和小于100nm的扩散区宽度的90nm以上的技术，Rs的这种增加对于至少两个原因是不可接受的。第一，Rs的增加将影响器件的性能。第二，侵蚀硅化物层会增加引起多晶硅导体(PC)在关键电路中中断的故障的可能性。
因此，存在对具有双蚀刻停止衬里以及未蚀刻的硅化物层的半导体器件和用于制造这种器件的方法的需求。
发明内容
本发明提供了一种具有双氮化物衬里、硅化物层和一个氮化物衬里之下的用于防止蚀刻所述硅化物层的保护层的半导体器件。本发明的第一方面提供了用于在半导体器件的制造中使用的方法，包括以下步骤给器件施加保护层；给所述器件施加第一氮化硅衬里；除去一部分所述第一氮化硅衬里；除去一部分所述保护层；以及给所述器件施加第二氮化硅衬里。
本发明的第二方面提供了一种用于在具有NFET和PFET的半导体器件的制造中使用的方法，包括以下步骤给所述NFET、PFET和邻近所述NFET和所述PFET中的至少一个的硅化物层施加保护层；给邻近所述NFET、PFET的一部分所述保护层和所述硅化物层施加第一氮化硅衬里；从邻近所述NFET和所述PFET中的一个的所述保护层除去一部分所述第一氮化硅衬里；从邻近所述NFET和所述PFET中的一个的区域除去一部分所述保护层；以及给所述第一氮化硅衬里和除去所述保护层的所述区域施加第二氮化硅衬里。
本发明的第三方面提供了一种半导体器件，包括邻近第一器件的保护层；所述保护层上的第一氮化硅衬里；邻近第二器件的第二氮化硅衬里；以及邻近所述第一器件的第一硅化物层和邻近所述第二器件的第二硅化物层，其中所述第一和第二硅化物层的厚度基本相同。
本发明的上述和其它特征将通过下面更具体的本发明的实施例的描述变得显而易见。
将参考下面的附图详细描述本发明的实施例，其中相同的标号代表相同的部件，并且其中图1示出了包括蚀刻的硅化物层的现有器件。
图2示出了包括NFET/PFET的器件。
图3示出了对图2的器件淀积低温氧化物层。
图4示出了对图3的器件淀积第一氮化硅衬里。
图5示出了在一部分第一氮化物衬里上淀积抗蚀二氧化硅掩模层。
图6示出了在掩蔽NFET并蚀刻PFET附近的区域之后除去一部分第一氮化硅衬里。
图7示出了除去邻近PFET的一部分低温氧化物层。
图8示出了给图7的器件淀积第二氮化物衬里。
图9示出了根据本发明，在掩蔽邻近PFET的一部分第二氮化硅衬里并从NFET附近的区域蚀刻第二氮化硅衬里之后完成的器件。
具体实施例方式
参考图2，所示的器件200包括掩埋二氧化硅(BOX)210、浅沟槽隔离(STI)220、n沟道场效应晶体管(NFET)240、隔离242、p沟道场效应晶体管(PFET)250、隔离252和硅化物层230a-d。硅化物层230a-d可以是本领域内公知的任何材料，包括，例如，硅化钴(CoSi2)、硅化钛(TiSi2)、硅化钼(MoSi2)、硅化钨(WSi2)、硅化镍(NixSiy)、硅化钽(TaSi2)等。
图3中，在器件200的表面上淀积保护层260。在一个实施例中，保护层260包括低温氧化物(LTO)。LTO可以是，例如，二氧化硅。通常，会在低于500℃的温度下淀积保护层260。适合的淀积方法包括，例如，化学气相淀积(CVD)。保护层260在后续蚀刻后淀积的氮化硅衬里期间给硅化物层230a-d提供保护。然而，保护层260或者任何其它材料的淀积，会减小来自后淀积的氮化硅衬里的应力转移。此应力转移的减小可部分归于保护层260的厚度。因此，优选保护层260是薄的。最优选保护层260具有约5nm或更小的厚度。作为选择，可以使用氧氮化硅代替LTO用于保护层260。氧氮化硅层通常将允许比相同厚度的LTO更大的应力转移。可以通过氧化物氮化或通过，例如，在用于LTO260的淀积工艺中包括含氮的物质再氧化氮化的氧化物，来产生适合的氧氮化硅。为了描述的目的，保护层260将继续在图中示作LTO。
参考图4，在保护层260上淀积第一氮化硅衬里270。可以通过等离子体增强化学气相淀积(PECVD)、快速热化学气相淀积(RTCVD)、或低压化学气相淀积(LPCVD)形成适合的氮化硅衬里。通常在约400℃和约750℃之间的温度下实施利用这些方法的任何一种的形成。
如图4中所示，第一氮化硅衬里270为拉伸氮化硅，虽然其它氮化硅也可以，包括，例如，压缩氮化硅。邻近NFET240淀积的拉伸氮化硅衬里270在沟道中产生拉伸应力，它反过来提高电子迁移率和NFET驱动电流。当最初在同时邻近NFET240和PFT250的保护层260上淀积第一氮化硅衬里270时，制造具有双氮化物衬里的器件需要从邻近FETs240、250中的一个的区域除去第一氮化硅衬里270。
现在参考图5，用抗蚀二氧化硅层272掩蔽一部分第一氮化硅衬里270。可以通过包括，例如，CVD的本领域内公知的或后来发展的方式淀积抗蚀二氧化硅层272。
现在参考图6，从覆盖PFET250的区域蚀刻掉第一氮化硅衬里270。可以利用本领域内公知的或后来发展的任何蚀刻，例如各向异性反应离子蚀刻(RIE)，假设蚀刻能够蚀刻第一氮化硅衬里270并基本上对保护层260具有选择性。
图7中，通过蚀刻第一氮化硅衬里270暴露的部分保护层260被除去，以暴露PFET250、隔离252、邻近PFET250的部分硅化物层230c、230d，并可选地暴露一部分STI220。可以通过本领域内公知的任何方法，包括，例如通过非常短的RIE除去保护层260。作为选择，可以在淀积第二氮化硅之后通过湿蚀刻除去保护层260，如下所述。在使用氧氮化硅替代LTO作为保护层260的情况下，可以通过，例如RIE除去它。
参考图8，在器件200上淀积第二氮化硅衬里280。在邻近PFET250的区域内，第二氮化硅衬里280直接接触硅化物层230c、230d和PFET250。邻近PFET250的压缩氮化硅衬里的淀积在沟道内产生压缩应力，以提高空穴迁移率。在邻近NFET240的区域内，第二氮化硅衬里280接触第一氮化硅衬里270。为了形成双氮化物衬里，必须除去接触第一氮化硅衬里270的第二氮化硅衬里280的部分。
图9中，第二氮化硅衬里280在邻近PFET250的区域内被掩蔽，并在邻近第一氮化硅衬里270的区域内被蚀刻，以形成本发明的完成的器件200。抗蚀二氧化硅层272通常保留在一部分第一氮化硅衬里270上，尽管它会因为重复的上述蚀刻而一般比淀积时薄。通常，在蚀刻第二氮化硅衬里280之后会留下第一氮化硅衬里270和第二氮化硅衬里280之间的交叠282。
本发明的器件200和图1中的现有器件100的区别是明显的。本发明的器件200中邻近PFET250的硅化物层230c、230d具有与邻近NFET240的硅化物层230a、230b基本相同的厚度(和其Rs)。在现有器件100中，相反，邻近PFET150的蚀刻的硅化物层132a、132b薄于(并因此其Rs高于)邻近NFET140的硅化物层130a、130b。
本发明的器件200和现有器件100之间的其它明显区别是在第一氮化硅衬里270下面存在保护层260。如上所述，保护层260的存在可以导致一些应力的损失。当保护层260为LTO时，该应力损失为约20％。而保持完整的硅化物层230使这样的应力损失非常的值得，可以通过至少两种方式弥补因为LTO的保护层260导致的应力损失。第一，在保护层260中使用氧氮化硅而不是LTO。此氧氮化硅的替代可以是局部的或整体的。使用氧氮化硅产生的应力损失通常为约11％。
第二，可以淀积更厚的第一氮化硅衬里270。衬里厚度通常为约50nm和约150nm之间。更厚的第一氮化硅衬里270将施加更多的应力，部分或彻底弥补因为保护层260(LTO或氧氮化硅)导致的应力损失，而保护层260允许更好的蚀刻控制，使得使用更厚的氮化硅衬里成为可能。
尽管本发明被描述为包括首先淀积拉伸氮化硅衬里270和之后淀积压缩氮化硅衬里280，应该理解这些衬里的淀积顺序可以相反。也就是说，在本发明的范围内，可以这样形成器件200，淀积保护层260、淀积压缩氮化硅衬里280、从NFET240周围的区域蚀刻压缩氮化硅衬里270、淀积拉伸氮化硅衬里270并从PFET250周围的区域蚀刻拉伸氮化硅衬里270。
尽管结合上述具体实施例描述了本发明，很显然，许多改变、修改和变化对于本领域内的技术人员来说是显而易见的。因此，上述本发明的实施例旨在说明，而不在于限定。在不脱离后面的权利要求限定的本发明的精神和范围的情况下，可以进行各种改变。
权利要求
1.一种用于在半导体器件的制造中使用的方法，包括以下步骤给器件施加保护层；给所述器件施加第一氮化硅衬里；除去一部分所述第一氮化硅衬里；除去一部分所述保护层；以及给所述器件施加第二氮化硅衬里。
2.根据权利要求1的方法，还包括除去一部分所述第二氮化硅衬里的步骤。
3.根据权利要求1的方法，其中通过等离子体增强化学气相淀积、快速热化学气相淀积和低压化学气相淀积中的至少一种形成所述第一氮化硅衬里。
4.根据权利要求3的方法，其中所述第一氮化硅衬里为拉伸氮化硅衬里。
5.根据权利要求1的方法，其中通过等离子体增强化学气相淀积、快速热化学气相淀积和低压化学气相淀积中的至少一种形成所述第二氮化硅衬里。
6.根据权利要求5的方法，其中所述第二氮化硅衬里为压缩氮化硅衬里。
7.根据权利要求1的方法，其中所述保护层包括二氧化硅和氧氮化硅中的至少一种。
8.根据权利要求7的方法，其中通过化学气相淀积，淀积所述二氧化硅和所述氧氮化硅中的至少一种。
9.根据权利要求7的方法，其中在低于约500℃的温度下淀积所述二氧化硅和所述氧氮化硅中的至少一种。
10.根据权利要求7的方法，其中通过氧化物氮化和再氧化氮化的氧化物中的至少一种形成所述氧氮化硅。
11.一种用于在具有NFET和PFET的半导体器件的制造中使用的方法，包括以下步骤给所述NFET、PFET和邻近所述NFET和所述PFET中的至少一个的硅化物层施加保护层；给邻近所述NFET、PFET的一部分所述保护层和所述硅化物层施加第一氮化硅衬里；从邻近所述NFET和所述PFET中的一个的所述保护层除去一部分所述第一氮化硅衬里；从邻近所述NFET和所述PFET中的一个的区域除去一部分所述保护层；以及给所述第一氮化硅衬里和除去所述保护层的所述区域施加第二氮化硅衬里。
12.根据权利要求11的方法，还包括从一部分所述第一氮化硅衬里除去所述第二氮化硅衬里的步骤。
13.根据权利要求11的方法，其中所述第一氮化硅衬里为拉伸氮化硅衬里。
14.根据权利要求13的方法，其中通过等离子体增强化学气相淀积、快速热化学气相淀积和低压化学气相淀积中的至少一种形成所述拉伸氮化硅衬里。
15.根据权利要求13的方法，其中从邻近所述PFET的所述保护层除去所述第一氮化硅衬里。
16.根据权利要求11的方法，其中所述第二氮化硅衬里为压缩氮化硅。
17.根据权利要求16的方法，其中通过等离子体增强化学气相淀积、快速热化学气相淀积和低压化学气相淀积中的至少一种形成所述压缩氮化硅衬里。
18.根据权利要求16的方法，其中从邻近所述保护层和所述NFET的一部分所述第一氮化硅衬里除去所述第二氮化硅衬里。
19.根据权利要求11的方法，其中所述保护层包括二氧化硅和氧氮化硅中的至少一种。
20.根据权利要求19的方法，其中通过化学气相淀积，淀积所述二氧化硅和所述氧氮化硅中的至少一种。
21.根据权利要求19的方法，其中在低于约500℃的温度下淀积所述二氧化硅和所述氧氮化硅中的至少一种。
22.根据权利要求19的方法，其中通过氧化物氮化和再氧化氮化的氧化物中的至少一种形成所述氧氮化硅。
23.一种半导体器件，包括邻近第一器件的保护层；所述保护层上的第一氮化硅衬里；邻近第二器件的第二氮化硅衬里；以及邻近所述第一器件的第一硅化物层和邻近所述第二器件的第二硅化物层，其中所述第一和第二硅化物层的厚度基本相同。
24.根据权利要求23的器件，其中所述保护层包括二氧化硅和氧氮化硅中的至少一种。
25.根据权利要求24的器件，其中通过氧化物氮化和再氧化氮化的氧化物中的至少一种形成所述氧氮化硅。
26.根据权利要求23的器件，其中所述保护层位于所述第一氮化硅衬里之下。
27.根据权利要求23的器件，其中所述第一氮化硅衬里为拉伸氮化硅衬。
28.根据权利要求27的器件，其中通过等离子体增强化学气相淀积、快速热化学气相淀积和低压化学气相淀积中的至少一种形成所述拉伸氮化硅衬里。
29.根据权利要求23的器件，其中所述第二氮化硅衬里为压缩氮化硅衬里。
30.根据权利要求29的器件，其中通过等离子体增强化学气相淀积、快速热化学气相淀积和低压化学气相淀积中的至少一种形成所述压缩氮化硅衬里。
全文摘要
本发明提供了一种具有双氮化物衬里、硅化物层和一个氮化物衬里之下的用于防止蚀刻所述硅化物层的保护层的半导体器件。本发明的第一方面提供了用于在半导体器件的制造中使用的方法，包括以下步骤给器件施加保护层；给所述器件施加第一氮化硅衬里；除去一部分所述第一氮化硅衬里；除去一部分所述保护层；以及给所述器件施加第二氮化硅衬里。
文档编号H01L21/8232GK1819145SQ20051012351
公开日2006年8月16日 申请日期2005年11月17日 优先权日2004年12月10日
发明者S·维拉辛哈, R·马利克, 李瑛 , D·奇丹巴尔拉奥 申请人:国际商业机器公司