专利名称：一种能够防止器件等离子体损伤的多晶硅刻蚀工艺的制作方法
技术领域：
本发明涉及半导体制造工艺，具体来说，涉及深亚微米工艺中减少等离子体损伤的方法。
背景技术：
随着半导体制造进入到深亚微米阶段，芯片特征尺寸进一步缩小，集成电路的集成度不断增加，对半导体制造工艺提出了更高的要求。为此应尽量减少等离子体损伤，因为它会造成半导体器件电学性能的退化。
现有刻蚀工艺步骤包括贯穿步、主刻步、过刻步，没有对等离子体损伤进行针对性的防护。
等离子体损伤的机理主要有以下几点电荷的累计效应，UV射线的电离效应，设计版图的天线效应等影响。其中最主要的是电荷累计效应，其机理如图1所示在工艺过程中电荷积聚在硅片表面，到一定程度后产生隧穿电流，从而形成介质层电应力损伤。
美国专利US6309979号提供了一种保护半导体基底材料免受等离子体电流损伤的方法，该方法所进行的等离子体主刻蚀包括两个步骤第一步为主刻1(ME1)，采用大功率刻蚀方法，因此所产生的等离子体的密度也很大，第二步是主刻2(ME2)，选用小功率设置，刻蚀速度虽然慢，但是造成的电荷损伤也很小。典型的工艺如表1表1 ME1和ME2工艺对比
但是该方法仍然存在缺陷1、对工艺窗口和工艺结果产生一定的影响；2、无法解决硅片卸载过程中对硅片造成的损伤。所以，仍需要提供新的方法以避免深亚微米工艺中等离子体损伤。
发明内容
(一)要解决的技术问题本发明的目的旨在提供一种新的方法，使其能够减少包括硅片卸载过程在内的硅片加工过程所产生的电荷累积，减少等离子体损伤。
(二)技术方案为实现上述目的，本发明提供了一种新的减少深亚微米工艺中等离子体损伤的方法，该方法包括以下步骤贯穿步、主刻步、停留步、过刻步和硅片卸载步。
其中所述停留步的工艺条件为摆阀全开，上下电极功率为0w，气体流量为0sccm，时间为5-300s，优选时间为20-30s，若主刻步工艺时间过长(＞60s)或上下电极功率过大(上电极＞400W、下电极功率＞60W)，则停留步时间相应增长；反之则减少。
其中所述硅片卸载步的工艺条件为腔室压力10-80mT，上电极功率200-400W并且采用斜坡方式(Ramp Down)关闭，斜坡时间1-5秒，下电极功率0W，工艺气体使用Ar或O2，流量为200-300sccm，工艺时间1-10s。优选工艺条件为腔室压力15mT，上电极功率300W，斜坡时间2s，下电极功率0W，工艺气体流量为200sccm，工艺时间5s。
由于本发明的方法在进行静电卡盘电极反转操作的同时，上电极起辉，并且上电极采用斜坡模式关闭，避免了在此过程中的电荷累积。
现有刻蚀工艺中造成电荷累积的主要原因是等离子体分布不均匀，以及硅片卸载操作不当等，而本发明主要从以上两方面对工艺过程进行了优化。
(三)有益效果本发明的方法在多晶硅刻蚀工艺中减少了硅片表面的电荷累积，减少了等离子体损伤。并且工艺简单，无需对设备的硬件系统进行优化设计，对各种形状、类型器件都有良好的适应性。
图1为等离子体损伤机理示意图；图2为现有工艺刻蚀后的FE-SEM图片；图3-5为本发明工艺刻蚀后的FE-SEM图片；观察仪器为HitachiS-4700场发射扫描电子显微镜。
具体实施例方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。
下列实施例中涉及的栅极结构为基底硅片→二氧化硅(10-30)→多晶硅(1000-3000)→氮氧化硅(200-500)→光阻(1000-2000)。
下列实施例是在北方微电子感应耦合等离子刻蚀机(200mm硅片刻蚀机)上进行的，可反映130-180nm工艺结果，需要说明的是，工艺具有向下兼容性，即能满足高端的65-90nm工艺时，低端的130-250nm工艺等完全能够满足要求。本发明同时适用于200mm-300mm硅片刻蚀机。
实施例1刻蚀工艺中，首先将硅片传入刻蚀反应室，由静电卡盘吸附固定，腔室温度控制为60℃，硅片温度控制系统设定温度为60℃，为提高温度均匀性而加入的He气背吹系统压力设定为8T，辅助工艺条件稳定后，进行刻蚀工艺。
BT步刻蚀腔室压力7mT，上RF电源功率300W，下RF电源功率40W，工艺气体CF4流量50sccm，工艺时间5s。
主刻步刻蚀腔室压力10mT，上RF电源功率350W，下RF电源功率40W，工艺气体为Cl230sccm，HBr 170sccm，HeO2(二者体积比为7∶3，下同)15sccm的混合气体，工艺时间控制由终点检测系统检测控制。
过刻步刻蚀腔室压力80mT，上RF电源功率350W，下RF电源功率40W，工艺气体为150sccm HBr、100sccm He、15sccm HeO2组成的混合气体，工艺时间50s。
刻蚀工艺完成后，通过FE-SEM观察刨片结果，见图2所示。在线条附近发现存在微沟道(Microtrench)现象，这种现象和表面电荷分布不均匀有关，即它同潜在的等离子体损伤相关。
实施例2采用实施例1的方法，其不同之处在于，主刻步后增加停留步，具体工艺为摆阀全开，上下电极功率为0w，气体流量为0sccm，时间为30s。
此外硅片卸载步的具体工艺为腔室压力15mT，上电极功率300W(采用斜坡模式2s关闭)，下电极功率0W，工艺气体Ar的流量为200sccm，工艺时间5s。
FE-SEM刨片结果见图3所示，未发现微沟道(Microtrench)现象，说明潜在的等离子体损伤明显改善。
实施例3采用实施例2的方法，其不同之处在于，主刻步后增加停留步，具体工艺为摆阀全开，上下电极功率为0w，气体流量为0sccm，时间为300s。其中硅片卸载步的具体工艺为腔室压力10mT，上电极功率200W(采用斜坡模式5s关闭)，下电极功率0W，工艺气体O2的流量为300sccm，工艺时间5s。
FE-SEM结果见图4所示，未发现微沟道现象。
实施例4采用实施例2的方法，其不同之处在于，主刻步后增加停留步，具体工艺为摆阀全开，上下电极功率为0w，气体流量为0sccm，时间为5s。
其中硅片卸载步的具体工艺为腔室压力80mT，上电极功率400W(采用斜坡模式1s关闭)，下电极功率0W，工艺气体Ar的流量为250sccm，工艺时间1s。
FE-SEM刨片结果见图5所示，未发现微沟道现象。
权利要求
1.一种能够防止器件等离子体损伤的多晶硅刻蚀工艺，包括以下步骤贯穿步、主刻步、过刻步和硅片卸载步，其特征在于所述主刻步后增加了停留步。
2.如权利要求1所述的多晶硅刻蚀工艺，其特征在于所述停留步的工艺条件为摆阀全开，上下电极功率为0w，气体流量为0sccm，时间为5-300s。
3.如权利要求2所述的多晶硅刻蚀工艺，其特征在于所述停留步的时间为20-30s。
4.如权利要求1-3任一所述的多晶硅刻蚀工艺，其特征在于所述硅片卸载步的工艺条件为腔室压力10-80mT，上电极功率200-400W并且采用斜坡方式关闭，斜坡时间1-5s，下电极功率0W，工艺气体为Ar或O2，流量为200-400sccm，工艺时间1-10s。
5.如权利要求4所述的多晶硅刻蚀工艺，其特征在于所述硅片卸载步中腔室压力15mT，上电极功率300W，斜坡时间2s，工艺气体流量为200sccm，工艺时间为5s。
全文摘要
本发明提供了一种能够防止器件等离子体损伤的多晶硅刻蚀工艺，该工艺包括贯穿步、主刻步、停留步、过刻步和硅片卸载步。本发明的方法在多晶硅刻蚀工艺中减少了硅片表面的电荷累积，减少了等离子体损伤。并且工艺简单，无需对设备的硬件系统进行优化设计，对各种结构、类型器件都有良好的适应性。
文档编号H01L21/02GK1851880SQ200510126369
公开日2006年10月25日 申请日期2005年12月8日 优先权日2005年12月8日
发明者赵强 申请人:北京北方微电子基地设备工艺研究中心有限责任公司