专利名称：半导体器件及半导体器件的制造方法
技术领域：
本发明涉及半导体器件及其制造方法，特别是涉及提高键合等可靠性的半导体器件及其制造方法。
背景技术：
当前，随着半导体器件的高集成化、高速化，从各布线层的低电阻化和高可靠性的观点来看，布线材料代替铝(Al)等而使用铜(以下称为Cu)。将Cu作为布线材料的技术在半导体器件的高速化、布线结构的多层化中，随着精细加工技术的进展，越来越重要。
在安装半导体器件的工艺中，进行键合工艺，经金属丝或导电性凸点等导电性构件，电连接半导体器件的各布线层和导电性外部构件(例封装的键合焊盘)并导通。在进行键合工艺时，直接接合半导体器件的焊盘电极层和金属丝、或导电性凸点，电导通半导体器件的各布线层和导电性外部构件。具体说来，在焊盘电极层直接键合金属丝(例金(Au))，或在焊盘电极层上形成导电性凸点并进行倒装芯片连接等。
由于焊盘电极层作为最顶层布线的一部分形成，所以使用与半导体器件的布线层相同的材料。从而，与其它布线层同样，焊盘电极层材料代替Al等而使用Cu有利于减少工艺数。
形成焊盘电极层，在大气中曝晒Cu布线层的最顶层并进行加热处理时，Cu布线层的表面至内部容易进行氧化。从而，在使用Cu材料时，不能使用现有装置在大气中进行加热处理而进行键合工艺。此时，也可以在氮气流中或氢气流中等非氧化性气氛中或还原性气氛中一边抑制焊盘电极层的表面氧化，一边进行键合工艺，但需要对装置进行很大改造。另外，还有在键合后的工艺中在加热处理等过程中进行氧化会使暂时键合的部分接合不良的问题。
对于这些问题，在特开平9-92649号公报公开了在铜布线结构上、或在开口部内的铜电极焊盘结构(＝铜焊盘电极层)上形成抗氧化性、抗腐蚀性的保护层的方法。
在此公开了在构成布线和焊盘电极的铜膜(以下，称为Cu膜)、以及其周围的绝缘膜上形成其膜厚相对于Cu膜约为2％以下的薄的铝膜(以下，称为Al膜)，接着进行热处理，在Cu布线层的表面形成铜-铝合金层(以下，Cu-Al合金层)的方法。像这样，公开了在Cu布线层上形成以Al为成分的金属的合金膜，抑制Cu布线层氧化和腐蚀，提高布线结构或焊盘电极结构的可靠性的方法。
另外，在特开平9-92649号公报中公开了利用稀氢氟酸或磷酸用湿蚀刻处理去除绝缘膜上剩余的(未反应的)Al膜，之后在氢和氧、或氢和水蒸气的混合气体中热处理Cu布线层的方法。在此，再次热处理Cu布线层，在Cu-Al的合金层表面再形成含有Al和氧的薄膜、或含有Al、Cu和氧的薄氧化膜，可以进一步提高Cu布线或Cu电极焊盘结构的可靠性。
但是，为了抑制焊盘电极层(例Cu)的电阻值的上升，需要使Cu合金膜的厚度尽量薄。对此，考虑使在焊盘电极层上形成的金属膜(例Al)的膜厚尽可能薄。
从而，在特开平9-92649号公报中公开了为了抑制焊盘电极层(例Cu)的电阻值的上升，需要使Cu-Al合金层尽量薄，对此，考虑了在构成电极焊盘结构的Cu膜上形成尽量薄的Al膜。
但是，若在焊盘电极层上形成的金属膜(例Al)太薄，则产生以下问题。
例如，在焊盘电极层上形成合金膜的过程中，通过热处理在焊盘电极层(＝最顶层的布线层)的周围部分，即钝化膜等绝缘膜上，金属膜凝集成球状，增大了金属膜的膜厚(相当于球的直径)。
此时，可以利用湿蚀刻处理或CMP法(＝化学机械研磨法)等去除焊盘电极层周围的绝缘膜上剩余的无用的金属膜，但存在处理时间过长等问题，得不到实用的工艺裕值。
另外，在形成了Cu布线结构的电极焊盘之后，进行经金属丝(例金(Au))或导电性凸点等导电性构件与导电性外部构件(例封装的键合焊盘)连接的安装工艺等之前，通常检查硅片。在此，在大气中将探针接触到各半导体芯片的焊盘电极层进行检查，只选择良好的芯片，在检查结束后，只对良好的芯片进行安装工艺。
此时，由于探针的尖端锋利，所以在接触时在焊盘电极层上产生一定深度的划痕。从而，在焊盘电极层的结构为在Cu布线层上形成了保护层时，探针划破该保护层，露出位于底层的Cu布线层，所以在之后的安装工艺中被氧化。从而，焊盘电极层上的金属氧化层容易被探针划掉，使焊盘电极层的抗氧化性恶化。
另外，有时在进行安装工艺之前，为了保护焊盘电极层而进行热处理，在探针的划痕上再次形成氧化性保护层。但是，由于在位于底层的Cu布线层除了形成作为保护层的金属氧化层之外不含有金属，所以不能再次形成金属氧化层。在安装工艺，特别是键合工艺等中，若在这样的焊盘电极接合金属丝或导电性凸点，则接合强度和导电性都较差。
像这样，在形成焊盘电极层时，不仅考虑抑制布线电阻值、抗氧化性、抗腐蚀性，还需要考虑对之后的工艺，即对无用的金属膜的处理工艺、晶片检查工艺、以及键合工艺等的影响。
从而，在特开平9-92649号公报公开的方法中，在形成Cu电极焊盘结构(＝Cu焊盘电极层)时也需要考虑对布线电阻值的抑制、晶片检查工艺、以及键合工艺等的影响。例如，不是在Cu布线层上形成材料(＝Al)，只在表层部形成保护层，而是虽然焊盘电极层的电阻值上升，但需要将Cu-Al合金层形成至焊盘电极层的内部，保护焊盘电极层整体的抗氧化性、抗腐蚀性。
但是，在特开平9-92649号公报中公开的方法仅着眼于在形成Cu电极焊盘结构时抑制电阻值的上升，尽量形成薄的Al膜，并没有考虑上述问题。
下面，说明利用探针检查硅片的问题点。图23是表示使用了Cu多层布线的现有一例的布线焊盘结构的截面图。
该现有的布线焊盘结构在绝缘膜70的表面埋入形成的Cu焊盘71上经势垒(barrier)金属膜72设有Al罩膜73。Al罩膜73用于防止Cu焊盘71的氧化。图中，74、75表示绝缘膜。Al罩膜73是例如以Al为主成分，包含少量Cu(例如，0.5wt％)的膜。
但是，现有的布线焊盘结构存在下述问题。即，如图24所示，在测试时探针77最多时接触Al罩膜73近10次，Al罩膜73因脱层被破坏而在大气中露出Cu焊盘71，过度时破坏Cu焊盘71。
若产生这样的大气露出、破坏，则露出的Cu焊盘71被氧化，通过露出的Cu焊盘71中的Cu和Al罩膜73中的Al的反应生成化合物。
其结果，丝焊耐性恶化，引起焊盘部的电阻大幅度上升等问题。并且，在对布线层深部进行氧化时，不仅存在上述问题，还引起电徒动(EM)耐性和应力迁移(SM)耐性等布线特性严重恶化。
如上所述，现有的布线焊盘结构有在测试时因探针接触而破坏Al罩膜，使Cu焊盘露出或破坏的问题。这样，引起丝焊耐性恶化、焊盘部的电阻上升，进而引起EM耐性和SM耐性等布线特性严重恶化。
下面，说明使用Cu布线的半导体器件，作为焊盘结构具有Cu层和其顶层的Al层，在Cu层和Al层之间设置势垒金属层的问题。
作为半导体器件具有例如设置多层布线的多层布线结构的半导体器件中，设置在其最顶层的布线表面(露出面)用于外部连接用的布线焊盘。利用Cu形成了布线时，由于Cu没有抗氧化性，所以为了保护Cu层(Cu布线)，作为罩膜一般采用抗氧化性好的保护导电层，特别是作为罩膜采用Al膜。
但是，由于Al和Cu易产生反应，所以若将Al罩膜直接层积在Cu表面上，则因之后的主要工艺如钝化成膜工艺、或凸点或丝焊等连接工艺等热处理，形成金属间化合物而使电阻上升。为了避免这个问题，一般在Cu布线和Al罩膜之间设置Ta类或Ti类的势垒金属膜。
对势垒金属膜不仅要求具有上述的Cu、Al扩散阻挡性，还要求对测试和丝焊等外力的耐机械强度特性。但是，由一般的Ta2N/Ta的2层构成的层积结构的势垒金属膜中，特别是测试时因脱层而剥离势垒金属膜。还有，在势垒金属形成过程中，特别是Ta类的势垒金属中，若使Ta2N层的膜很厚，则在溅射工艺中灰尘(微粒)增加，因灰尘附着而使阻挡性恶化。
发明内容
本发明的一实施例的半导体器件具有在半导体衬底上形成的铜布线层，与上述铜布线层导通，并包含铜和比铜更易氧化的金属的合金层形成至底面的焊盘电极层和，备有到达上述焊盘电极层的开口部的绝缘性保护膜。
本发明的一实施例的半导体器件的制造方法具有在半导体衬底上形成绝缘膜的工艺，在上述绝缘膜内形成铜布线层的工艺，在上述铜布线层上形成绝缘性保护膜的工艺，在上述绝缘性保护膜中形成到达上述铜布线层的开口部的工艺，在上述开口部内的铜布线层上形成比铜更易氧化的金属膜、或含有比铜更易氧化的金属的合金膜的工艺，进行热处理，在上述铜布线层中扩散上述金属或上述合金，将包含铜和比铜更易氧化的金属的合金生成至上述铜布线层的底面并形成焊盘电极层，并且，在上述焊盘电极层的表层部形成以上述金属为主成分的氧化层的工艺。
本发明的实施例的另一半导体器件的制造方法具有在半导体衬底上形成绝缘膜的工艺，在上述绝缘膜内形成铜布线层的工艺，在上述铜布线层上形成绝缘性保护膜的工艺，在上述绝缘性保护膜形成到达上述铜布线层的开口部的工艺和，一边进行加热，一边在上述铜布线层上形成比铜更易氧化的金属膜、或含有比铜更易氧化的金属的合金膜，这样，在上述铜布线层中扩散上述金属或上述合金，将包含铜和比铜更易氧化的金属的合金形成至上述铜布线层的底面并形成焊盘电极层，并且，在上述焊盘电极层的表层部形成以上述金属为主成分的氧化层的工艺。
本发明的另一实施例的半导体器件具有布线焊盘；设置在上述布线焊盘上，在上述布线焊盘的边缘部具有到达上述布线焊盘的多个接触孔的绝缘膜；隔着上述绝缘膜设置在上述布线焊盘上，经上述多个接触孔与上述布线焊盘电连接的、对于上述布线焊盘的导电性保护层；以及被键合在上述布线焊盘的正上方，并在下方不存在上述导电性保护层的上述接触孔的中央部分的键合部件。
本发明的另一实施例的半导体器件具有备有开口部的绝缘膜，设置在上述开口部内的多个绝缘柱和，在上述开口部内埋入到该开口部中途深度的布线焊盘和，以埋入上述开口部内的方式、设置在上述布线焊盘上的对于上述布线焊盘的导电性保护层。
本发明的又另一实施例的半导体器件具有在衬底上设置成规定图形的布线，设置在上述布线的焊盘部上的保护导电层和，设置在上述布线和上述保护导电层之间，层叠2对以上由规定金属元素构成的层和以上述金属元素为主成分的化合物构成的层而成的势垒膜。
本发明根据附图进行了说明，但这些附图只用于图解，而不是限定发明。
图1A、图1B、图1C、图1D、图1E是表示本发明的实施例1的半导体器件的制造工艺的截面图。
图2是表示实施例1的变形例的半导体器件的截面图。
图3是表示实施例1中CuAl合金层的表层部的Al浓度和键合特性的关系表。
图4A、图4B、图4C、图4D是表示实施例1的另一变形例的半导体器件的制造工艺的截面图。图4E是图4D的部分顶面图。
图5A、图5B、图5C是表示本发明的实施例2的半导体器件的制造工艺的截面图。
图6A、图6B、图6C是表示本发明的实施例3的半导体器件的制造工艺的截面图。
图7A、图7B、图7C是表示本发明的实施例4的半导体器件的制造工艺的截面图。
图8A、图8B是表示本发明的实施例5的半导体器件的制造工艺的截面图。
图9A、图9B是表示本发明的实施例6的半导体器件的制造工艺的截面图。
图10是表示本发明的实施例7的Cu多层布线用的布线焊盘结构的平面图。
图11是图10的A-Aa方向的截面图。
图12是表示实施例7的变形例的截面图。
图13是表示本发明的实施例8的Cu多层布线用的布线焊盘结构的平面图。
图14是图13的A-Aa方向的截面图。
图15A、图15B是说明实施例8的变形例的截面图。
图16A、图16B是表示本发明的实施例9的半导体器件的结构的截面图。
图17A、图17B、图17C、图17D、图17E、图17F是表示实施例9的半导体器件的制造工艺的截面图。
图18是表示实施例9的半导体器件的特性的实验结果例中的比较例的表。
图19是表示实施例9的半导体器件的特性的第1实验结果例的表。
图20是表示实施例9的半导体器件的特性的第2实验结果例的表。
图21是表示实施例9的半导体器件的特性的第3实验结果例的表。
图22是表示实施例9的半导体器件的特性的第4实验结果例的表。
图23是表示现有的Cu多层布线用的布线焊盘结构的截面图。
图24是说明现有的Cu多层布线用的布线焊盘结构的问题点的截面图。
图25是用来比较在形成了包含有表面氧化层的焊盘电极层之后进行键合时的剪切测试的结果和在形成了包含有表面氧化层的焊盘电极层之后再在表面进行酸处理再进行键合时的剪切测试结果的图。
图26A、图26B、图26C表示用二次离子质量分析法分析了含有表面氧化层的焊盘电极层的表层的结果。
具体实施例方式
根据本发明的实施例，可以提供使用低电阻的铜(Cu)布线层，具有高速性、以及高可靠性的半导体器件。
作为实施例，比上述铜更易氧化的金属包含铝(Al)、钛(Ti)、钽(Ta)、锆(Zr)、钒(V)、锡(Sn)、钨(W)、钴(Co)、铁(Fe)、镍(Ni)、钌(Ru)、铬(Cr)、钼(Mo)、铌(Nb)、铪(Hf)、镁(Mg)、铍(Be)中的至少一种。
作为实施例在上述焊盘电极层中，比上述铜更易氧化的金属浓度在上表面附近区域最大、其向下方向更低。
另外，作为实施例，在上述焊盘电极层的上表面附近的区域中，比上述铜更易氧化的金属浓度为2原子％以上。
作为实施例，上述焊盘电极层作为表层具有以比上述铜更易氧化的金属为主成分的氧化层，导电性构件贯通上述氧化层的一部分，与上述焊盘电极层电连接。
作为实施例，上述焊盘电极层在其表层部具有第1氧化层，在其下方向包含铜和比铜更易氧化的金属的第1合金层、第2氧化层层、以及比上述第1合金层、比上述铜更易氧化的金属的浓度低的第2合金层依次构成为层积状。
作为实施例，上述焊盘电极层为具有突入的绝缘性构件的构造。
另外，作为实施例，上述导电性构件是导电丝或导电性凸点，并且与上述焊盘电极层键合。
另外，作为实施例，从上述焊盘电极层的表面至2nm深度为止的铜浓度的平均值小于10原子％。
根据本发明的实施例的制造方法，在采用低电阻铜(Cu)布线层，并且存在于绝缘性保护膜的开口内，与该铜(Cu)布线层电连接的焊盘电极层的键合等中，可以制造高可靠性的半导体器件。
作为实施例的制造方法，还具有在形成比上述铜更易氧化的金属膜，或含有比铜更易氧化的金属的合金膜的工艺之前去除在上述铜布线层上存在的氧化层的工艺。
作为实施例的制造方法中，在上述铜布线层上存在的氧化层是通过在氢气氛中进行热处理而去除的。
作为实施例，扩散上述金属或上述合金的热处理在含有氧的气氛中进行，上述氧的分压为小于1×10-5Pa。
作为实施例，扩散上述金属或上述合金的热处理在300℃至450℃的温度下进行。
作为实施例，扩散上述金属或上述合金的热处理使用激光退火或快速热退火法进行。
作为实施例，形成上述金属膜或上述合金膜，并扩散上述金属或上述合金膜的加热在300℃至450℃的温度下进行。
作为实施例的制造方法中，在上述开口部内的铜布线层上形成比铜更易氧化的金属膜、或含有比铜更易氧化的金属的合金膜的上述工艺同时是在上述绝缘性保护膜上形成比铜更易氧化的金属膜、或含有比铜更易氧化的金属的合金膜的工艺，还具有在上述热处理之后，去除存在于上述绝缘性保护膜上的、比上述铜更易氧化的金属膜，或含有比上述铜更易氧化的金属的合金膜的工艺。
作为实施例的制造方法中，一边进行加热，一边在上述铜布线层上形成比铜更易氧化的金属膜、或含有比铜更易氧化的金属的合金膜的上述工艺同时是在上述绝缘性保护膜上形成比铜更易氧化的金属膜、或含有比铜更易氧化的金属的合金膜的工艺，还具有在形成以上述焊盘电极层和上述金属为主成分的氧化层之后，去除存在于上述绝缘性保护膜上的、比上述铜更易氧化的金属膜，或含有比上述铜更易氧化的金属的合金膜的工艺。
作为实施例，去除存在于上述绝缘性保护膜上的、比上述铜更易氧化的金属膜，或含有上述比铜更易氧化的金属的合金膜的工艺是在上述开口部内的焊盘电极层上形成掩模并去除。
作为实施例的制造方法中，上述开口部内的铜布线层上形成比铜更易氧化的金属膜、或含有比铜更易氧化的金属的合金膜的上述工艺同时是在上述绝缘性保护膜上形成比铜更易氧化的金属膜、或含有比铜更易氧化的金属的合金膜的工艺，还具有在上述形成的焊盘电极层接合可与导电性外部构件连接的导电性构件，经上述焊盘电极层电连接该导电性构件和上述铜布线层的工艺，和在接合了上述焊盘电极层和上述导电性构件的状态下，去除存在于上述绝缘性保护膜上比上述铜更易氧化的金属膜，或含有比上述铜更易氧化的金属的合金膜的工艺。
作为实施例的制造工艺中，一边进行加热，一边在上述铜布线层上形成比铜更易氧化的金属膜、或含有比铜更易氧化的金属的合金膜的上述工艺同时是在上述绝缘性保护膜上形成比铜更易氧化的金属膜、或含有比铜更易氧化的金属的合金膜的工艺，还具有在上述形成的焊盘电极层接合可与导电性外部构件连接的导电性构件，经上述焊盘电极层电连接该导电性构件和上述铜布线层的工艺，和在接合了上述焊盘电极层和上述导电性构件的状态下，去除存在于上述绝缘性保护膜上的、比上述铜更易氧化的金属膜，或含有比上述铜更易氧化的金属的合金膜的工艺。
作为实施例，比上述铜更易氧化的金属包含铝(Al)、钛(Ti)、钽(Ta)、锆(Zr)、钒(V)、锡(Sn)、钨(W)、钴(Co)、铁(Fe)、镍(Ni)、钌(Ru)、铬(Cr)、钼(Mo)、铌(Nb)、铪(Hf)、镁(Mg)、铍(Be)中的至少一种。
作为实施例，在含有比上述铜更易氧化的金属膜、或含有比铜更易氧化的金属的合金膜在含有上述开口部的铜布线层的绝缘性保护膜上形成膜厚大于10nm。
作为实施例，去除存在于上述绝缘性保护膜上比上述铜更易氧化的金属膜，或含有比上述铜更易氧化的金属的合金膜的上述工艺是采用湿蚀刻处理或CMP法进行的。
作为实施例，上述湿蚀刻处理是使用酸进行的。
作为实施例，上述酸从磷酸、氢氟酸、以及盐酸中进行选择。
作为实施例，上述湿蚀刻处理是在采用磷酸或氢氟酸之后，采用盐酸进行的。
作为实施例的制造方法还具有在上述湿蚀刻处理后进行热处理，在上述焊盘电极层的表层部形成以上述金属为主成分的氧化层的工艺。
作为实施例，上述湿蚀刻后的热处理在含有氧的气体中进行，上述氧成分的分压为小于1×10-5Pa。
作为实施例，上述湿蚀刻后的热处理在300℃至450℃的温度下进行。
作为实施例，上述湿蚀刻后的热处理利用激光退火或快速热退火法进行。
作为实施例的制造方法还具有在上述形成的焊盘电极层接合可与导电性外部构件电连接的导电性构件，经上述焊盘电极层电连接上述导电性构件和上述铜布线层的工艺。
作为实施例，经上述焊盘电极层电连接上述导电性构件和上述铜布线电极层的上述工艺是上述导电性构件贯通以比上述铜更易氧化的金属为主成分的上述氧化层的一部分，与上述焊盘电极层电连接。
作为实施例，经上述焊盘电极层电连接上述导电性构件和上述铜布线电极层的上述工艺是上述导电性构件为导电丝或导电性凸点，并且利用键合与上述焊盘电极层连接。
根据本发明的另一实施例，即使导电性保护层因探针接触被破坏，也因在导电性保护层下存在的绝缘膜而可以防止布线焊盘在大气中露出或破坏，可以防止可靠性降低。
作为实施例，上述多个接触孔配设在上述布线焊盘的周围部分。
作为实施例，上述接触孔的直径为大于0.5μm、小于10μm。
根据本发明的另一实施例，在布线焊盘/导电性保护层的层积体中，多个绝缘柱分散的焊盘结构，用多个绝缘柱缓和探针接触时的布线焊盘结构的破坏。另外，由于布线焊盘和导电性保护层的界面为低于绝缘柱的顶面的焊盘结构，所以可以防止可靠性降低。
作为实施例，邻接的上述多个绝缘柱的间距为大于0.5μm、小于10μm。
作为实施例，上述布线焊盘的材料为Cu，上述导电性保护层的材料为Al或Al合金。
作为实施例，上述布线焊盘的材料为Cu，上述导电性保护层的材料为Cu合金、Al或Al合金。
根据本发明的又一实施例，可形成薄的构成势垒膜的各层，同时具有高强度和高阻挡性。另外，通过各层的薄膜化，以及由金属元素构成的层的粘合效果，大幅度减少成膜过程中的粉尘，可以消除大部分因粉尘引起的电不良，进一步提高阻挡性。
作为实施例，构成上述势垒膜的各层的厚度形成为大于5nm而小于30nm。
作为实施例，上述势垒膜中，上述各对的层积数为6对以下。
作为实施例，上述势垒膜中，全部由相同对形成。
作为实施例，上述金属元素为IVa族、Va族、或VIa族。
作为实施例，上述化合物为氮化物。
作为实施例，上述布线由Cu形成，上述保护导电层由Al形成，上述势垒膜由Ta和Ta2N对形成。
以下，根据各
本发明的各实施例。
(实施例1)以下，参考图1A至图1E、图2、图3、图4A至图4E说明实施例1。
该实施例中，以Cu为布线层材料，作为比Cu氧化性倾向强(更易氧化)的金属使用铝(Al)。
图1A至图1E表示作为一例位于最顶层，并且具有焊盘电极层的布线层的布线延伸方向的截面图。
首先，在硅(Si)衬底100上形成膜厚100nm左右的热氧化硅膜(＝SiO2膜)101，接着，使用CVD法形成膜厚1μm左右的氧化硅膜102。
接着，利用光刻技术进行所谓PEP工艺，在氧化硅膜102上形成光刻胶膜的图形。之后，以该图形作为掩模并进行干蚀刻，在氧化硅膜102中形成宽度1.3μm、深度700nm的布线图形槽。
接着，利用溅射法，在布线图形用的槽内形成膜厚20nm的TaN膜(氮化钽膜)103。接着，利用溅射法形成膜厚200nm左右的Cu膜，利用采用了硫酸铜的电镀法，将Cu埋入布线图形用的槽内。接着，进行化学机械研磨法(＝CMP法)处理，埋入形成Cu布线层104(＝底层布线层)。
接着，在整个Cu布线层104上采用CVD法依次形成膜厚100nm左右的SiN膜(氮化硅膜)，膜厚2μm左右的氧化硅膜106。
接着，利用光刻技术进行所谓PEP工艺，在氧化硅膜106上形成光刻胶膜图形。接着，将光刻胶膜图形作为掩模，依次蚀刻氧化硅膜106、SiN膜105，形成深度1.2μm、宽度1.0μm的布线图形用的槽，以及到达Cu布线层104(＝底层布线层)的通孔。
接着，利用溅射法，在布线图形用的槽内形成膜厚20nm左右的TaN膜(氮化钽膜)107。接着，利用溅射法形成膜厚200nm左右的Cu膜，利用采用了硫酸铜的电镀法，将Cu埋入布线图形用的槽内。接着，进行CMP法处理，埋入形成Cu布线层108(＝顶层布线层)，形成双金属镶嵌布线结构。
接着，利用CVD法，作为绝缘性保护膜形成膜厚200nm的SiN膜(氮化硅膜)109。接着，采用光刻技术进行所谓PEP工艺，在SiN膜109上形成光刻胶膜图形。接着，将光刻胶膜图形作为掩模，蚀刻SiN膜109，形成露出一部分Cu布线层108的开口部110(以上在图1A示出)。
接着，利用公知的无加热溅射法，形成膜厚20nm左右的、以铝(Al)和0.5wt％的Cu为成分的、覆盖Cu布线层108(＝顶层布线层)和SiN膜109的铝铜合金膜(以下称为AlCu膜111)(以上在图1B示出)。
接着，暂且将硅片从溅射装置搬出，搬入真空炉等规定反应容器内并进行热处理。
在此，将温度设定为400℃左右，在含有少量氧的气体中热处理3小时左右。通过该热处理，(Cu布线层108上的)AlCu膜111与Cu布线层108的成分进行反应，形成CuAl层112，即焊盘电极层。另外，此时，在CuAl层112(＝焊盘电极层)的表层部形成以铝为主成分的氧化层113。
在此，在进行热处理的过程中，AlCu膜111的铝和铜的合金成分扩散到Cu布线层108的内部，Cu布线层108的一部分被合金化。另外，此时，在AlCu膜111中形成与Cu布线层108(＝顶层布线层)的成分反应的反应层(＝合金层)。CuAl层112到达Cu布线层108的底面为止由合金化的部分，以及AlCu膜111的反应层(＝合金层)构成，构成焊盘电极层。(以上在图1C示出)。
另外，以铝为主成分的氧化层113作为具有抗氧化性等的保护层作用于CuAl层112(＝焊盘电极层)。
本实施例中，在开口部110内，为了抑制Cu布线层108的Cu成分的氧化，将供给量调整为气体中氧的分压小于1×10-5(Pa)，经过较长时间，使Cu布线层108和AlCu膜111进行反应，形成CuAl层112(＝焊盘电极层)，并且，只在CuAl层112(＝焊盘电极层)的表层部形成以铝为主成分的氧化层113。
在此，在氧的分压在该范围(＝1×10-5(Pa)以下)时，不限定气体种类，可以在高真空中进行，或采用氮气或合成气体(＝氮和氧的混合气体)等，形成以铝为主成分的氧化层113。
如果在成膜之前不处理AlCu膜111，则在热处理中，在Cu布线层108的表面形成的自然氧化膜的氧成分和AlCu膜111进行反应，在相互反应之前，在AlCu膜111和Cu布线层108的界面形成以铝为主成分的氧化层113(＝界面氧化层)。图2示出以上结构的具体截面图。
该结构中，如图2所示，以铝为主成分的氧化层113(＝界面氧化层)抑制Al扩散到Cu布线层108。从而，在CuAl层112(＝焊盘电极层)中，以铝为主成分的氧化层113(＝界面氧化层)为边界，在低于它的区域形成含有低浓度的Al的CuAl层(＝Al低浓度)，在高于它(比上述的界面氧化层)的区域形成含有高浓度的Al的CuAl层(＝Al高浓度)。其结果，扩散到Cu布线层108的Al浓度保持较低值，进而可以抑制Cu布线层108的电阻值上升。
本实施例中，热处理温度最好设定在300℃至450℃的范围内。
在此，在CuAl层112(＝焊盘电极层)中，气体中尽可能保留少量的氧，以便氧化Al成分，但不氧化Cu成分。从而，用氢还原氧化状态，不使用含有氢和氧的混合气体，如上所述，不特别限定气体种类，可以形成CuAl层112(＝焊盘电极层)。
另外，该工艺还可以使用公知的加热溅射法进行。以下进行说明。
例如，将硅衬底100的温度加热到400℃左右，在该状态下，利用溅射法，形成膜厚20nm左右的、覆盖Cu布线层108(＝顶层布线)和SiN膜109的AlCu膜111。
此时，通过用无加热溅射法用与成膜后进行热处理的场合同样的温度加热AlCu膜111，在Cu布线层108上成膜的过程中，AlCu膜111与Cu布线层108的成分进行反应，形成CuAl层112，即焊盘电极层。另外，此时，在CuAl层112(＝焊盘电极层)的表层部形成以铝为主成分的氧化层113。
在此，在加热成膜的过程中，AlCu膜111的铝和铜的合金成分扩散到Cu布线层108的内部，Cu布线层108的一部分被合金化。另外，此时，在AlCu膜111形成与Cu布线层108成分反应的反应层(＝合金层)。CuAl层112到达Cu布线层108的底面为止由合金化的部分，以及AlCu膜111的反应层(＝合金层)构成，构成焊盘电极层。
如上所述，以铝为主成分的氧化层113作为具有抗氧化性的保护层作用于CuAl层112(＝焊盘电极层)。
此时，与无加热溅射法进行比较，在成膜AlCu膜111的过程中，进行部分Cu布线层108的合金化，可以减少热处理工艺数。
如上所述，在使用加热溅射法的情况下，若在Cu布线层108不进行预处理而成膜AlCu膜111，则在加热中在Cu布线层108的表面形成的自然氧化膜的氧成分与AlCu膜111进行反应，在Cu布线层108和AlCu膜111的界面形成以铝为主成分的氧化层(＝界面氧化层)(参考图2)。这点与使用无加热溅射法的场合相同。
另外，本实施例中，作为加热硅衬底100等的方法可以使用激光退火、RTA法(＝快速退火法)等手段。此时，可以明显缩短加热处理所需的时间。
另外，代替上述的Al和Cu的合金膜，也可以使用Al单体的膜。
接着，在自旋蚀刻装置内搬入硅片。
在此，将稀氢氟酸(HF)供给硅衬底100的表面并进行湿蚀刻处理，溶解并去除SiN膜109(＝绝缘性保护膜)上的AlCu膜111。此时，CuAl层112(＝焊盘电极层)具有抗酸性，可以只选择性留有CuAl层112(＝焊盘电极层)(以上在图1D中示出)。在此，湿蚀刻处理使用调制成规定浓度的蚀刻溶液(例1重量百分比浓度)进行1分钟左右。
若进行该湿蚀刻处理，则可以从CuAl层112(＝焊盘电极层)上以外的区域去除AlCu膜111，可以确保CuAl层112(＝焊盘电极层)之间的绝缘性。但是，此时，同时可以缓慢溶解在CuAl层112(＝焊盘电极层)上形成的铝为主成分的氧化层113。因此，湿蚀刻处理条件是以去除CuAl层112(＝焊盘电极层)上以外区域的AlCu膜111为前提，需要考虑对其它构件的影响并最佳化。
例如，因过蚀刻等被削掉，以铝为主成分的氧化层113变薄，CuAl层112(＝焊盘电极层)的氧化防止效果降低时，在湿蚀刻处理之后，进行热处理再次形成氧化层，或利用规定方法补充。此时，热处理在与上述相同的气体和温度等处理条件下进行即可。
另外，使用激光退火、RTA法(＝快速退火法)等手段，可以明显缩短加热处理所需的时间。
另外，在硅衬底100的表面除了稀氢氟酸(HF)，还可以使用稀盐酸(HCl)或磷酸。即，在硅衬底100的表面可以单独稀氢氟酸(HF)、稀盐酸(HCl)、或磷酸，或组合进行各湿蚀刻处理。例如，供给稀氢氟酸(HF)或磷酸，之后供给稀盐酸(HCl)，溶解并去除SiN膜109上的AlCu膜111。
此时，稀氢氟酸(HF)和磷酸一边溶解AlCu膜111，同时缓慢溶解以CuAl层112(＝焊盘电极层)的表层部的铝为主成分的氧化层113。与此不同，若是稀盐酸(HCl)以铝为主成分的氧化层113的溶解速度更慢。从而，在湿蚀刻处理中使用了稀盐酸(HCl)的情况下，在CuAl层112(＝焊盘电极层)的表层部不过蚀刻以铝为主成分的氧化层113，可以去除SiN膜109(＝绝缘性保护膜)上的AlCu膜111。此时，可以增大湿蚀刻的处理余量。
接着，将硅片搬入检查装置内，实施检查工艺，检查每个半导体芯片是否良好。
在此，采用自动探针和探针卡接触CuAl层112(＝焊盘电极层)，在大气中判断各半导体芯片是否良好。此时，由于探针的前端锋利，所以在接触时划破以铝为主成分的氧化层113，在CuAl层112(＝焊盘电极层)留有一定深度的划痕。此时，在CuAl层112(＝焊盘电极层)的表层部形成的铝为主成分的氧化层113(＝金属氧化层)被削掉，原样放置，会使CuAl层112(＝焊盘电极层)的抗氧化性恶化。
因此，接着将各硅片搬入真空炉内，再次供给氧分压小于1×10-5Pa的气体，在温度400℃下进行15分钟的热处理。通过该热处理，在CuAl层112(＝焊盘电极层)上生成的探针划痕可以再次形成以铝为主成分的氧化层。
另外，在CuAl层112(＝焊盘电极层)中所含的Al少于所需的量时，Al成分不足，在此不能再次形成以铝为主成分的氧化层而保护CuAl层112(＝焊盘电极层)。
接着，在大气中电连接Cu布线层108和具有导电性的外部构件(例封装的键合焊盘)，对CuAl层112(＝焊盘电极层)实施公知的键合工艺。在此，作为一例进行公知的丝焊工艺。即，使用公知的键合工具，作为导电性构件加热和加压金属丝114(＝例金(Au))，与CuAl层112(＝焊盘电极层)直接接合，经焊盘电极层导通Cu布线层108和具有导电性的外部构件(例封装的键合焊盘)(以上在图1E中示出)。
在进行该键合工艺的过程中，以CuAl层112(＝焊盘电极层)的铝为主成分的氧化层113(＝图2的表面氧化层)部分破坏而露出CuAl层112，在该露出的CuAl层112(＝焊盘电极层)和线114的接合部生成合金组成物115，形成机械并且电连接的连接状态。
此时，本实施例中，如上所述，在因探针产生的划痕表面再次形成以铝为主成分的氧化层113。从而，在大气中进行键合工艺期间，由于CuAl层112(＝焊盘电极层)没有被氧化，所以可以显示良好的键合特性。
另外，在键合工艺中，不使用金属丝114，将导电性凸点等与CuAl层112(＝焊盘电极层)直接接合，经焊盘电极层导通Cu布线层108和具有导电性的外部构件(例封装的键合焊盘)。
金属丝、以及导电性凸点含有金(Au)，由含有铝(Al)、铅(Pb)、锡(Sn)、铟(In)、镓(Ga)、铋(Bi)、锑(Sb)、银(Ag)等金属的单体、或含有这些金属的合金构成。
用以上要领进行了键合工艺之后，在温度200℃的条件下进行了2000小时的高温保管试验。其结果可知CuAl层112(＝焊盘电极层)的接合电阻没有上升，保持了良好的接合状态。
本实施例中，如上所述，在表面形成了自然氧化膜的状态下，在Cu布线层108上形成膜厚20nm左右的AlCu膜111，进行了长时间(例3小时)的400℃左右的热处理。这样，在CuAl层112(＝焊盘电极层)的表层部形成足够厚的以铝为主成分的氧化层113，从而，考虑了抑制CuAl层112(＝焊盘电极层)的氧化，之后在良好的状态下进行键合工艺。
另一方面，在AlCu膜111的膜厚小于10nm时，同样，若在温度400℃下进行3小时的热处理，则在SiN膜109(＝绝缘性保护膜)上凝集球状的AlCu膜111。在这样的情况下，若不将利用稀氢氟酸(HF)的湿蚀刻处理时间设定得更长，则不能完全去除SiN膜109上的AlCu膜111。此时，影响生产工艺整体的效率，进而溶解CuAl层112(＝焊盘电极层)上的铝为主成分的氧化层113，导致抗氧化性恶化，所以不能充分确保处理余量。
如本实施例，在Cu布线层108的厚度为1.2μm左右时，在AlCu膜111的膜厚小于10nm时，在两者反应的过程Al成分的大部分扩散到Cu布线层108内部。从而，在CuAl层112(＝焊盘电极层)的表层部不形成厚度足够的以Al为主成分的氧化层113。进而，如上所述，在进行了长时间的稀氢氟酸(HF)处理时，以表层部的铝为主成分的氧化层113由于厚度不够而容易被去除，CuAl层112(＝焊盘电极层)失去抗氧化性。
在这样的状态下，在大气中进行丝焊工艺时，不仅是被探针形成划痕的部分，在CuAl层112(＝焊盘电极层)的表层部也进行部分氧化。从而，如上所述，不能利用丝焊接合。
图3所示的表示出调查的改变含在CuAl层112(＝焊盘电极层)的表层部的Al浓度(单位原子％)，稀氢氟酸(HF)处理后的键合特性。
在本实施例中，表层部是从表面至50nm左右的层。
图3中，用×、△、○表示含在CuAl层112(＝焊盘电极层)的表层部的Al浓度的键合特性的好坏。×表示到焊盘电极层的内部产生氧化，不可以键合。△表示不产生那样的氧化，但键合的接合强度(＝剥离强度)不充分。○表示键合的接合强度充分。
如图3所示，在CuAl层112(＝焊盘电极层)的表层部所含的Al浓度大于1.5原子％时，可以键合接合，在以同比例大于2原子％时，键合的接合强度充分。
另一方面，在CuAl层112(＝焊盘电极层)的表层部所含的Al浓度小于1原子％时，不能键合。此时，大部分Al成分扩散到Cu布线层108的内部，在CuAl层112(＝焊盘电极层)的表层部形成厚度充分的以铝为主成分的氧化层113过程中消耗Al成分的量。因此，在进行稀氢氟酸(HF)处理的过程中，容易从表层部去除以铝为主成分的氧化层113，使CuAl层112(＝焊盘电极层)失去抗氧化性。
从该结果判断出特别是对于键合，在CuAl层112(＝焊盘电极层)的表层部所含的Al浓度最好大于2原子％。
铝(Al)和铜(Cu)的合金的电阻比Al或Cu单体更大。此时，为了提高CuAl层112(＝焊盘电极层)的表层部所含的Al浓度，而使AlCu膜111的膜厚比需要值更厚，则在改变成CuAl层112(＝焊盘电极层)之后，由于CuAl层112(＝焊盘电极层)和导电性构件(例线114)的接合部的电阻值大幅度上升，所以不合适。另外，由于去除CuAl层112(＝焊盘电极层)周围的SiN膜109(＝绝缘性保护膜)上的(未反应的)AlCu膜111时等的处理时间过长，所以同样不合适。
从而，如本实施例，若Cu布线层108的厚度为1.2μm左右，则AlCu膜111的膜厚大于10nm、小于100nm即可。即，AlCu膜111的膜厚相对于Cu布线层108的厚度上限为10％左右时，可以抑制CuAl层112(＝焊盘电极层)的电阻值上升，以及处理时间等。
另外，本实施例中，可以去除在Cu布线层108的表面形成的自然氧化膜，之后在Cu布线层108上形成AlCu膜111。
此时，首先在氢气体中曝晒，加热处理Cu布线层108的表面，去除在其表面形成的自然氧化膜。在此，例如将氢分压设定为0.2Pa，将温度设定为350℃，进行3分钟左右的热处理。之后，采用公知的无加热溅射法在Cu布线层108上形成AlCu膜111，接着进行如上述的加热处理，形成CuAl层112(＝焊盘电极层)、以及以铝为主成分的氧化层113。
像这样，预先去除自然氧化膜，则在CuAl层112(＝焊盘电极层)不形成界面氧化层(参考图2)。从而，利用无加热溅射法在Cu布线层108上形成AlCu膜111后，在进行热处理的过程中，Al成分迅速扩散到Cu布线层108中，可以缩短无加热溅射后的加热处理时间。
此时，例如将温度设定为400℃，进行30分钟左右的热处理，则特别是键合特性也变好，本实施例中可以得到与上述相同的效果。另外，此时对于在CuAl层112(＝焊盘电极层)的表层部所含的Al浓度得到相同的结果。
另外，还适用于使用公知的加热溅射法在Cu布线层108上形成AlCu膜111的场合。此时，同样在氢气体中曝晒，加热处理Cu布线层108的表面，预先去除在其表面形成的自然氧化膜。接着，将硅衬底100保持400℃左右的高温状态，期间，在Cu布线层108上形成AlCu膜111。另外，如上所述，在AlCu膜111形成CuAl层112(＝焊盘电极层)、以及以铝为主成分的氧化层113。像这样，在将硅衬底100保持在高温状态，并且在Cu布线层108上形成AlCu膜111，以及在处理的过程中，可以促进Al成分扩散到Cu布线层108的内部。
这样，如本实施例，若焊盘电极层由合金化的层构成，则对于长期间的使用具有充分的抗氧化性以及强度，可以比当前更提高Cu布线层，进而提高半导体器件的可靠性。
另外，还可以代替在硅片检查工艺后进行的修复探针痕迹的热处理而采用以下方法。作为位于最顶层并具有焊盘电极层的布线层的、布线延伸的方向的截面图在图4A至图4E示出利用该方法的半导体器件的制造处理。图4A至图4D分别相当于图1A至图1D，对于同一结构附上同一标号。图4E是图4D的部分顶面图。
即，在SiN膜109(＝绝缘性保护膜)的开口部110内，形成在CuAl层112中(＝焊盘电极层)突入了柱状化绝缘膜(例氧化硅膜106)的构造，利用该绝缘膜机械阻止探针到达不了CuAl层112(焊盘电极层)的深的位置。
此时，利用形成的绝缘柱阻止侵入到深的位置，使探针接触到CuAl层112(＝焊盘电极层)，进行上述的检查工艺。即，探针到达一定深度，则被形成的绝缘膜机械阻止进入，使探针划不到深的位置。另外，可以设定适当个数和配置的突入到CuAl层112(＝焊盘电极层)中的柱状化绝缘膜。
(实施例2)本实施例中，以Cu为布线层材料，作为比Cu更易氧化的金属采用钽(Ta)。具体说来，本实施例中，代替在(实施例1)中所用的、AlCu膜(或Al膜)111采用钽(Ta)膜。
本实施例中，由于(实施例1)中所述的、到在Cu布线层108上的SiN膜109(＝绝缘性保护膜)形成开口部的工艺为止(参考图1A)在同一条件下以相同程序进行，所以不作说明。因此，对于使用同一结构的部分附上与(实施例1)的图1A至图1E相同的标号。
以下，对于本实施例参考图5A至图5C进行说明。
作为一例，图5A至图5C表示位于最顶层，并具有焊盘电极层的布线层的布线延伸方向的截面图。
首先，如(实施例1)，蚀刻SiN膜109(＝绝缘性保护膜)，形成使Cu布线层108的一部分露出的开口部。
接着，采用公知的加热溅射法，形成膜厚20nm左右的钽(Ta)膜211，以便覆盖Cu布线层108(＝顶层布线层)和SiN膜109(＝绝缘性保护膜)(以上在图5A示出)。
在此，首先在氢气体中曝晒，加热处理Cu布线层108的表面，去除在其表面形成的自然氧化膜。此时，例如将氢分压设定为0.2Pa，将温度设定为350℃，进行3分钟左右的加热处理。之后，在将硅衬底100加热到温度350℃左右(300℃至450℃)的状态下采用溅射法形成钽(Ta)膜211。在形成钽(Ta)膜211的过程中，实施加热处理，若在Cu布线层108上成膜，则钽(Ta)膜211与Cu布线层108的成分进行反应，形成CuTa层212，即焊盘电极层。另外，此时，在CuTa层212(＝焊盘电极层)的表层部形成以钽(Ta)为主成分的氧化层213。
在此，在加热的过程中，钽(Ta)膜211的成分扩散到Cu布线层108的内部，Cu布线层108的一部分被合金化。另外，此时，在钽(Ta)膜211形成与Cu布线层108成分的反应层(＝合金层)。CuTa层212由合金化至Cu布线层108的底面的部分，以及钽(Ta)膜211的反应层(＝合金层)构成，构成焊盘电极层(以上在图5B中示出)。
另外，以钽(Ta)为主成分的氧化层213作为具有抗氧化性等的保护层作用于CuTa层212(＝焊盘电极层)。
在该工艺中也可以使用公知的无加热溅射法。即，首先在氢气体中曝晒，加热处理Cu布线层108的表面，去除在其表面形成的自然氧化膜。在此，例如将氢分压设定为0.2Pa，将温度设定为350℃，进行3分钟左右的加热处理。之后，利用无加热溅射法，形成膜厚20nm左右的钽(Ta)膜211，以便覆盖Cu布线层108(顶层布线层)和SiN膜109(＝绝缘性保护层)。之后，将温度设定为350℃左右，在具有少量氧(氧分压为1×10-5Pa以下)成分的气体中进行规定时间的热处理。
像这样，若预先去除自然氧化膜，则在CuTa层212不会形成界面氧化层(参考图2)。从而，使用无加热溅射法，在Cu布线层108上形成了钽(Ta)膜211之后，在进行热处理的过程中，钽(Ta)成分迅速扩散到Cu布线层108中，可以缩短无加热溅射后的加热处理时间。
接着，去除SiN膜109上的钽(Ta)膜211。本实施例中，作为一例，采用化学机械研磨(CMP)法去除钽(Ta)膜211。此时，CuTa层212在SiN膜109形成的开口部内，可以在CMP工艺中不去除，而选择性残留(以上在图5C示出)。
接着，将各硅片搬入检查装置内，与(实施例1)同样，判断半导体芯片是否良好。
在此，采用自动探针和探针卡接触CuTa层212(＝焊盘电极层)，在大气中判断各半导体芯片是否良好。
接着，与(实施例1)同样，将各硅片搬入真空炉内，再次供给氧分压小于1×10-5Pa的气体，在温度350℃下进行15分钟左右的热处理。通过该热处理，在CuTa层212(＝焊盘电极层)上产生的探针划痕也再次形成以钽(Ta)为主成分的氧化层。
另外，若钽(Ta)膜211的膜厚比所需的膜厚薄时，则钽(Ta)成分不足，在此不能再次形成以钽(Ta)为主成分的氧化层而保护CuTa层212(＝焊盘电极层)。
接着，与(实施例1)同样，作为导电性构件采用金属丝或导电性凸点等，实施公知的键合工艺。
在此，为了在大气中电连接Cu布线层108和导电性外部构件(例封装的键合焊盘)，对CuTa层212进行公知的键合工艺。作为一例，使用公知的键合工具，作为导电性构件加热并加压金属丝(＝例金(Au))，与CuTa层212直接接合。在进行该键合工艺的过程中，CuTa层212表层部的以钽(Ta)主成分的氧化层213一部分被破坏，露出CuTa层212，在该露出的部分和线的接合部生成合金组成物，形成机械并且电的连接状态。
另外，导电丝、以及导电性凸点含有金(Au)，由含有铝(Al)、铅(Pb)、锡(Sn)、铟(In)、镓(Ga)、铋(Bi)、锑(Sb)、银(Ag)等金属的单体、或含有这些金属的合金构成。
用以上要领进行了键合工艺之后，在温度200℃的条件下进行了2000小时的高温保管试验。其结果可知CuTa层212(＝焊盘电极层)的接合电阻没有上升，与(实施例1)同样保持了良好的接合状态。与(实施例1)同样，检查CuTa层212的表层部的钽(Ta)浓度，可知特别是对于键合，在CuTa层212的表层部所含的钽(Ta)浓度最好大于2原子％。
另外，本实施例中，表层部是从表面至深度50nm左右的层。
由于与(实施例1)相同的理由，Cu布线层108的厚度为1.2μm左右时，钽(Ta)膜211的膜厚大于10nm、小于100nm即可。即，钽(Ta)膜211的膜厚相对于Cu布线层108的厚度上限为10％左右，则可以抑制CuTa层212(＝焊盘电极层)的电阻值上升，以及CMP法的处理时间等。
除了上述之外，本实施例中，与(实施例1)同样，可以不去除Cu布线层108(＝顶层布线层)的自然氧化膜而形成焊盘电极层。此时，按(实施例1)所示的程序处理，形成焊盘电极层即可。其结果，保持较低的CuTa层212所含的钽(Ta)浓度，进而，可以抑制CuTa层212的电阻值上升。
若如本实施例，焊盘电极层由合金化的层构成，则对于长期间使用具有充分的抗氧化性、以及强度，可以比当前更提高Cu布线层，进而半导体器件的可靠性。
(实施例3)本实施例中，将Cu作为布线层材料，作为比Cu更易氧化的金属采用钛(Ti)。具体说来，本实施例中，代替(实施例1)中采用的AlCu膜(或Al膜)111采用钛(Ti)膜。
本实施例中，由于(实施例1)中所述的、到在Cu布线层108上的SiN膜109(＝绝缘性保护膜)形成开口部的工艺为止(参考图1A)在同一条件下以相同程序进行，所以不作说明。因此，对于使用同一结构的部分附上与(实施例1)的图1A至图1E相同的标号。
以下，对于本实施例参考图6A至图6C进行说明。
作为一例，图6A至图6C表示位于最顶层，并具有焊盘电极层的布线层的布线延伸方向的截面图。
首先，如(实施例1)，蚀刻SiN膜109(＝绝缘性保护膜)，形成使Cu布线层108的一部分露出的开口部。
接着，在氢气体中曝晒，加热处理Cu布线层108的表面，去除在其表面形成的自然氧化膜。在此，例如将氢分压设定为0.2Pa，将温度设定为350℃，进行3分钟左右的加热处理。之后，利用公知的无加热溅射法，形成膜厚20nm左右的钛(Ti)膜311，以便覆盖Cu布线层108(顶层布线层)和SiN膜109(＝绝缘性保护层)(以上示于图6A中)。
接着，将硅片暂时从溅射装置搬出，在真空中(具体说来，氧分压小于1×10-5Pa的气体)将温度设定为400℃，进行30分钟左右的热处理。
通过该热处理，(Cu布线层108上的)钛(Ti)膜311与Cu布线层108的成分进行反应，形成CuTi层312，即焊盘电极层。此时，在CuTi层312(＝焊盘电极层)的表层部形成钛(Ti)为主成分的氧化层313。
在此，在进行热处理的过程，钛(Ti)膜311的成分扩散到Cu布线层108的内部，Cu布线层108的一部分被合金化。另外，此时，在钛(Ti)膜311形成与Cu布线层108成分的反应层(＝合金层)。CuTi层312由合金化至Cu布线层108的底面的部分，以及钛(Ti)膜311的反应层(＝合金层)构成，构成焊盘电极层(以上在图6B中示出)。
另外，此工艺也可以采用公知的加热溅射法进行。此时，例如首先在氢气体中曝晒，加热处理Cu布线层108表面，去除在其表面形成的自然氧化膜。在此，例如将氢分压设定为0.2Pa，将温度设定为350℃，进行3分钟左右的加热处理。
像这样，若预先去除自然氧化膜，则在CuTi层312不会形成界面氧化层(参考图2)。从而，使用加热溅射法在Cu布线层108上形成钛(Ti)膜311的过程中，使钛(Ti)成分扩散到Cu布线层108中的内部。
即，将硅衬底100的温度加热到400℃，在该状态下采用溅射法，形成膜厚20nm左右的钛(Ti)膜311，以便覆盖Cu布线层108(顶层布线层)和SiN膜109(＝绝缘性保护层)。此时，在Cu布线层108上形成的钛(Ti)膜311与Cu布线层108的成分进行反应，形成CuTi层312，即焊盘电极层，并且，在CuTi层312的表层部形成钛(Ti)为主成分的氧化层313。
另外，以钛(Ti)为主成分的氧化层313作为具有抗氧化性等的保护层作用于CuTi层312(＝焊盘电极层)。
接着，将硅片搬入通常装置内。在此，对硅片表面提供氧基(O*)，氧化CuTi层312(＝焊盘电极层)的周围，即SiN膜109(＝绝缘性保护膜)上的钛(Ti)膜311，形成氧化钛(Ti)层314(以上在图6C示出)。像这样，可靠地电绝缘各CuTi层312(＝焊盘电极层)之间。
接着，将各硅片搬入检查装置内，与(实施例1)同样，判断各半导体芯片是否良好。
接着，与(实施例1)同样，将各硅片搬入真空炉内，再次供给氧分压小于1×10-5Pa的气体，在温度400℃下进行15分钟左右的热处理。通过该热处理，在CuTi层312(＝焊盘电极层)上产生的探针划痕也再次形成以钛(Ti)为主成分的氧化层。
另外，若钛(Ti)膜311的膜厚比所需的膜厚薄时，则钛(Ti)成分不足，在此不能再次形成以钛(Ti)为主成分的氧化层而保护在CuTi层312(＝焊盘电极层)。
接着，与(实施例1)同样，作为导电性构件采用金属丝或导电性凸点等，实施公知的键合工艺。
在此，为了在大气中电连接Cu布线层108和外部的导电性构件(例封装的键合焊盘)，对CuTi层312进行公知的键合工艺。作为一例，使用公知的键合工具，作为导电性构件加热并加压金属丝(＝例金(Au))，与CuTi层312直接接合。
在进行该键合工艺的过程中，CuTi层312表层部的以钛(Ti)主成分的氧化层313一部分被破坏，露出CuTi层312，在该露出的部分和线的接合部生成合金组成物，形成机械并且电的连接状态。
另外，导电丝、以及导电性凸点含有金(Au)，由含有铝(Al)、铅(Pb)、锡(Sn)、铟(In)、镓(Ga)、铋(Bi)、锑(Sb)、银(Ag)等金属的单体、或含有这些金属的合金构成。
在此，测定丝焊的接合强度(＝剥离强度)，可知比通常略低。这是因为在形成氧化钛(Ti)层314的过程中对CuTi层312的表层部也提供氧基(O*)。即，这是因为在氧化SiN膜109(＝绝缘性保护膜)上的(Ti)膜311的过程中，氧基(O*)也作用于以钛(Ti)为主成分的氧化层313，其厚度增加到所需厚度以上，即使在通常条件下进行键合，也得不到线和CuTi层312的充分的接合强度(＝剥离强度)。
因此，本实施例中，作为一例，在CuTi层312(＝焊盘电极层)成为丝焊接合的状态下，在温度设定为200℃的炉中放置2小时左右并进行了热处理。其结果，键合的接合强度(＝剥离强度)增加，可以得到充分的接合状态。
这是因为通过对厚度大于所需的、以钛(Ti)为主成分的氧化层313进行热处理，使钛(Ti)为主成分的氧化层313的成分扩散接合，从而键合的接合面积增加。
另外，通过根据氧化层厚度调整键合条件，可以得到充分的键合的接合强度(＝剥离强度)。
按以上程序进行了键合工艺之后，在温度200℃的条件下进行了2000小时的高温保管试验。其结果判断出CuTi层312(＝焊盘电极层)的接合电阻没有上升，与(实施例1)同样，保持了良好的接合状态。
与(实施例1)同样，观察CuTi膜312的表层部的钛(Ti)浓度，可知特别是对于键合接合，在CuTi层312的表层部所含的钛(Ti)浓度最好大于2原子％。
另外，本实施例中，表层部为从表面至50nm左右的层。
另外，由于与(实施例1)相同的原因，Cu布线层108的厚度为1.2μm时，限定钛(Ti)膜311的膜厚大于10nm、小于100nm。即，钛(Ti)膜311的膜厚相对于CuTi层312(＝焊盘电极层)的厚度的比例，将上限设定为10％左右，则可以抑制CuTi层312(＝焊盘电极层)的电阻值上升，以及处理时间等。
并且，本实施例中，与(实施例1)同样，也可以不去除Cu布线层108(＝顶层布线层)表面的自然氧化层而形成焊盘电极层。此时，按(实施例1)所示的程序进行处理形成焊盘电极层即可。其结果，保持低的CuTi层312所含的钛(Ti)浓度，进而，可以抑制CuTi层312的电阻值上升。
如本实施例，若焊盘电极层由合金化的层构成，则对于长期使用具有充分的抗氧化性、以及强度，可以比当前可以提高Cu布线层、进而半导体器件的可靠性。
(实施例4)本实施例中，与(实施例1)同样，将Cu作为布线层的材料，并且作为比Cu更易氧化的金属采用铝(Al)。另外，本实施例中，与(实施例1)同样，采用AlCu膜(或Al膜)111进行热处理工艺的过程，作为加热单元采用了激光束。
本实施例中，由于(实施例1)中所述的、到在Cu布线层108上的SiN膜109(＝绝缘性保护膜)形成开口部的工艺为止(参考图1A)在同一条件下以相同程序进行，所以不作说明。因此，对于使用同一结构的部分附上与(实施例1)的图1A至图1E相同的标号。
以下，对于本实施例参考图7A至图7C进行说明。
作为一例，图7A至图7C表示位于最顶层，并具有焊盘电极层的布线层的布线延伸方向的截面图。
利用公知的无加热溅射法，形成以铝(Al)为主成分、含有0.5wt％的Cu的、膜厚20nm左右的AlCu膜111，以便覆盖Cu布线层108(＝顶层布线层)和SiN膜109(＝绝缘性保护层)(以上在图7A示出)。
接着，将硅片暂时从溅射装置搬出，接着，只对Cu布线层108上的AlCu膜111的部分照射激光束411。此时，激光束411的能量为1J/cm2左右。
通过该热处理，(Cu布线层108上的)AlCu膜111与Cu布线层108的成分进行反应，形成CuAl层412，即焊盘电极层。此时，在CuAl层412(＝焊盘电极层)的表层部形成铝为主成分的氧化层413。
在此，在进行热处理的过程，AlCu膜111的铝和铜的合金成分扩散到Cu布线层108的内部，Cu布线层108的一部分被合金化。此时，在AlCu膜111形成与Cu布线层108成分的反应层(＝合金层)。CuAl层412由合金化至Cu布线层108的底面的部分，以及AlCu膜111的反应层(＝合金层)构成，构成焊盘电极层。
像这样，通过照射激光束411，集中提供热和能量，Cu布线层108上的AlCu膜111与Cu布线层108进行反应，形成CuAl层412，即焊盘电极层。此时，在CuAl层412的表层部形成以铝为主成分的氧化层413(以上在图7B示出)。
通过作为加热手段采用激光束，大幅度促进Cu布线层108和AlCu膜111的各成分的扩散和反应，可以缩短在形成CuAl层412(＝焊盘电极层)，以及铝为主成分的氧化层413的过程中的加热处理所需的时间。此时，激光束没有照射的、Cu布线层108上以外的部分为AlCu膜111的状态。
另外，即使在Cu布线层108的表面形成有自然氧化膜，也通过照射激光束411，AlCu膜111快速加热，充分促进成分扩散、以及与Cu布线层108的反应。这样，是否去除自然氧化膜对形成焊盘电极层效果没有差异。从而，本实施例中，没有特别自然氧化膜的处理，即没有限定是否去除。
以铝为主成分的氧化层413作为具有抗氧化性的保护层作用于CuAl层412(＝焊盘电极层)。
接着，将硅片放入托架，在蚀刻槽内的磷酸中浸泡，进行湿蚀刻处理而溶解去除SiN膜109(＝绝缘性保护膜)上的AlCu膜111。此时，CuAl层412具有抗酸性，可以只选择性残留该CuAl层412(＝焊盘电极层)(以上在图7C示出)。
另外，该湿蚀刻处理进行4分钟左右。
除了磷酸之外，还可以采用稀盐酸(HCl)和稀氢氟酸(HF)。即，对硅衬底100的表面单独用稀氢氟酸(HF)、稀盐酸(HCl)，或磷酸，或组合它们来进行湿蚀刻处理。例如，提供稀氢氟酸(HF)或磷酸，接着，提供稀氢氟酸(HCl)，可以溶解并去除SiN膜109上的AlCu膜111。
在大气中对如上形成的、各CuAl层412(＝焊盘电极层)实施了公知的丝焊工艺。在此，用(实施例1)所述的程序和条件加热和加压金属丝(＝例金(Au))，与CuAl层412(＝焊盘电极层)直接接合，导通Cu布线层108和导电性外部构件(例封装的键合焊盘)。其结果，与(实施例1)同样，显示出良好的键合特性。
另外，在温度200℃的条件下进行了2000小时的高温保管试验。其结果，可知CuAl层412(＝焊盘电极层)的接合电阻不上升，保持良好的接合状态。从该结果判断出对于键合接合，CuAl层412(＝焊盘电极层)的表层部所含的Al浓度最好大于2原子％。
另外，本实施例中，表层部为从表面至50nm左右的层。
另外，由于与(实施例1)相同的原因，Cu布线层108的厚度为1.2μm时，AlCu膜111的膜厚大于10nm、小于100nm即可。即，将AlCu膜111的膜厚相对于Cu布线层108的厚度的比例的上限设定为10％左右，则可以抑制CuAl层412(＝焊盘电极层)的电阻值上升，以及处理时间等。
如上处理，如本实施例，若焊盘电极层由合金化的层构成，则对于长期使用具有充分的抗氧化性、以及强度，比当前可以提高Cu布线层、进而半导体器件的可靠性。
(实施例5)本实施例中，与(实施例1)同样，将Cu作为布线层材料，并且作为比Cu更易氧化的金属采用铝(Al)。另外，本实施例中，与(实施例1)同样，作为一例在CuAl层112的表层部形成抗氧化性膜(＝以铝为主成分的氧化层113)。接着，在CuAl层112(＝焊盘电极层)上形成图形，保护抗氧化性膜(＝以铝为主成分的氧化层113)，进行湿蚀刻处理，去除SiN膜109(＝绝缘性保护膜)上等CuAl层112(＝焊盘电极层)以外区域的AlCu膜111。
以下，根据图8A、图8B具体说明本实施例。
图8A、图8B表示位于最顶层，并具有焊盘电极层的布线层的布线延伸方向的截面图。
本实施例中，与(实施例1)同样，采用AlCu膜(或Al膜)111。本实施例中，由于(实施例1)中所述的、到在Cu布线层108上的SiN膜109(＝绝缘性保护膜)形成开口部的工艺为止(参考图1A)在同一条件下以相同程序进行，所以不作说明。对于使用同一结构的部分附上与(实施例1)的图1A至图1E相同的标号。
与(实施例1)同样，在形成了CuAl层112(＝焊盘电极层)、铝为主成分的氧化层113之后，在CuAl层112(＝焊盘电极层)上形成抗蚀图116(以上在图8A示出)。
在此，例如在涂敷热电阻之后，采用光刻技术形成抗蚀图116，以保护CuAl层112(＝焊盘电极层)。
接着，将抗蚀图116作为掩模进行湿蚀刻处理而去除SiN膜109(＝绝缘性保护膜)上的AlCu膜111。接着，利用公知的方法抛光处理、去除抗蚀图116(以上在图8B示出)。在此，湿蚀刻处理可以采用稀氢氟酸(HF)、磷酸、或稀盐酸(HCl)，用(实施例1)所述的要领进行。
接着，用与(实施例1)相同的程序和条件依次进行检查工艺、键合工艺。
实施例1和4所述的方法中，去除SiN膜109(＝绝缘性保护膜)上的、无用的AlCu膜111的蚀刻溶液的浓度或蚀刻所需的时间需要设定为充分大。从而，若为了去除无用的AlCu膜111而进行湿蚀刻处理，则蚀刻也作用于CuAl层112(＝焊盘电极层)、以及铝为主成分的氧化层113。
本实施例中，CuAl层112(＝焊盘电极层)、铝为主成分的氧化层113在进行湿蚀刻处理的过程中被抗蚀图116保护。从而，在去除AlCu膜111的过程中不需要考虑蚀刻对CuAl层112(＝焊盘电极层)、铝为主成分的氧化层113的影响。
从而，在进行湿蚀刻处理而去除无用的AlCu膜111的过程中，增加了所谓的处理上的自由度。
另外，本实施例中，代替Al而采用(实施例2)中所用的钽(Ta)、或(实施例3)中所用的钛(Ti)也可以得到相同的效果。
另外，如本实施例，若焊盘电极层由合金化的层构成，则对于长期间使用具有充分的抗氧化性以及强度，可以比当前更提高Cu布线层，进而半导体器件的可靠性。
(实施例6)本实施例中，与(实施例1)同样，将Cu作为布线层的材料，并且作为比Cu更易氧化的金属采用铝(Al)。另外，本实施例中，在进行了检查工艺、以及键合工艺之后，利用湿蚀刻去除SiN膜109上的无用的AlCu膜111。
以下，根据图9A、图9B具体说明本实施例。
图9A、图9B表示位于最顶层，并具有焊盘电极层的布线层的布线延伸方向的截面图。
本实施例中，作为一例，与(实施例1)同样，采用AlCu膜(或Al膜)111。本实施例中，由于(实施例1)中所述的、到在Cu布线层108上的SiN膜109(＝绝缘性保护膜)形成开口部的工艺为止(参考图1A)在同一条件下以相同程序进行，所以不作说明。对于使用同一结构的部分附上与(实施例1)的图1A至图1E相同的标号。
本实施例中，与(实施例1)同样，在形成了CuAl层112(＝焊盘电极层)、和铝为主成分的氧化层113之后，不利用蚀刻处理去除AlCu膜(或Al膜)111而进行键合工艺，在CuAl层112(＝焊盘电极层)键合接合导电丝(例金(Au))或导电性凸点。在此，与(实施例1)同样，加热和加压，直接将金属丝114键合接合到CuAl层112(＝焊盘电极层)。
若进行CuAl层112(＝焊盘电极层)和金属丝114(或导电性凸点)的键合接合，则表层部的以铝为主成分的氧化层113一部分被破坏，露出CuAl层112(＝焊盘电极层)，在该接合部分，在材料相互反应的过程中形成合金组成物115。通过该合金组成物115，使键合接合在机械、电连接可靠。另外，在键合接合部分以外的区域由于存在铝为主成分的氧化层113，所以保护CuAl层112(焊盘电极层)(以上在图9A示出)。
接着，在CuAl层112(＝焊盘电极层)连接了线或凸点的状态下，进行湿蚀刻处理，去除SiN膜109(＝绝缘性保护膜)上的AlCu膜111(以上在图9B中示出)。在此，湿蚀刻处理可以采用稀氢氟酸(HF)、磷酸、或稀盐酸(HCl)，用(实施例1)所述的程序和条件进行。
对于去除SiN膜109上的、无用的AlCu膜111设定充分大的蚀刻溶液的浓度、或蚀刻所需的处理时间。从而，在键合接合之前，为了去除无用的AlCu膜111而进行蚀刻处理，则蚀刻也作用于CuAl层112(＝焊盘电极层)、和铝为主成分的氧化层113。
从而，如本实施例，若在进行了键合接合之后去除无用的AlCu膜111，则可以抑制湿蚀刻对CuAl层112(＝焊盘电极层)、铝为主成分的氧化层113的影响。
本实施例中，不需要形成图形的工艺，保护CuAl层112(＝焊盘电极层)、铝为主成分的氧化层113，可以去除SiN膜109(＝绝缘性保护膜)上的无用的AlCu膜111。此时，不考虑蚀刻比例差等影响，进行湿蚀刻处理，去除AlCu膜111的过程中，可以增加所谓的处理上的自由度。
如本实施例，若焊盘电极层由合金化的层构成，则对于长期间使用具有充分的抗氧化性以及强度，可以比当前更提高Cu布线层，进而半导体器件的可靠性。
本实施例中，代替Al，采用(实施例2)中所用的钽(Ta)、或(实施例3)中所用的钛(Ti)的情况也可以得到同样的效果。
以上，实施例1至6中，作为比Cu更易氧化的进行采用了铝(Al)、钛(Ti)、钽(Ta)，但此外采用锆(Zr)、钒(V)、锡(Sn)、钨(W)、钴(Co)、铁(Fe)、镍(Ni)、钌(Ru)、铬(Cr)、钼(Mo)、铌(Nb)、铪(Hf)、镁(Mg)、铍(Be)等也可以得到同样效果。
各实施例中，在使用了这些金属材料的情况下，首先以单体膜或合金膜形成在Cu布线层108和SiN膜109(＝绝缘性保护膜)上。接着，用各实施例所述的程序和条件进行处理，与Cu布线层108进行反应，形成表层部具有氧化层的与Cu的合金层(＝焊盘电极层)。接着，采用湿蚀刻处理、CMP法等，去除SiN膜109(＝绝缘性保护膜)上的无用的膜，作为键合接合用的焊盘电极层采用该合金层即可。
在此，说明含有表面氧化层的焊盘电极层的最表面(0至4nm左右的深度)的铜浓度和键合强度的关系。图25是比较表示在形成含有表面氧化层的焊盘电极层之后进行键合时的剪切测试结果和形成含有表面氧化层的焊盘电极层之后再在表面进行酸处理(例如碳酸处理)之后进行键合时的剪切测试结果的图。在两者情况下，如后所述，含有表面氧化层的焊盘电极层最表面(0至4nm左右的深度)的铜浓度有差异。
如图25所示，从形成含有表面氧化层的焊盘电极层之后再在表面进行酸处理(例如碳酸处理)之后进行键合时的剪切测试结果中可看出改善。
图26A是在形成含有表面氧化层的焊盘电极层之后，采用二次离子质量分析法(SIMS)分析该表面的结果例。图26B是在形成含有表面氧化层的焊盘电极层之后再在表面进行酸处理，采用二次离子质量分析法(SIMS)分析该表面的结果例。比较两者，比4nm深的部分的元素分布几乎相同，但到2nm左右的范围进行了酸处理的铜浓度更低。从而，考虑若将该范围的铜浓度限制在某个低浓度会不会改善键合强度。
因此，为了确认上述，改变处理条件，故意将至深度4nm左右的铜浓度提高成20原子％左右的高浓度，作为比较例形成含有表面氧化层的焊盘电极层(在图26C示出该二次离子质量分析法的结果例)，调查该键合强度，可知不能进行键合接合。
从这些调查结果，可知若含有表面氧化层的焊盘电极层最表面(0至4nm左右的深度)的铜浓度小于20原子％，则可以键合，并越低键合强度越强。现实中，可以将2nm深度的铜浓度作为平均控制在10原子％以下。
对于考察铜浓度带来的键合强度变化的原因，认为和重要的原因是在键合时突破Al为主成分的表面氧化层并与纯净的Cu和线例如Au接合，最表面的Cu浓度高时Cu以氧化物的形态存在，所以在键合时Cu氧化物附着到Au线表面。这是因为若在Au线表面附着Cu氧化物，则阻碍与纯净的Cu接合。
另外，在形成含有表面氧化层的焊盘电极层之后进行的降低铜浓度的表面酸处理中除了碳酸处理之外，还可以采用盐酸、醋酸等。通过这些酸处理而铜浓度降低是因为这些酸优先溶解Cu氧化物。
(实施例7)图10是表示本发明的实施例7的Cu多层布线用的布线焊盘结构的平面图。图11是图10的A-Aa截面的向视图。
根据制造工艺说明这些，首先在未图示的Si衬底上淀积层间绝缘膜1。在上述Si衬底的表面集成形成有源元件，在其上形成Cu多层布线，在该Cu多层布线层上淀积层间绝缘膜1。
接着，在层间绝缘膜1的表面埋入形成Cu焊盘2，之后在层间绝缘膜1和Cu焊盘2上形成d(双相等离子体)-TEOS膜3。d-TEOS膜3的膜厚例如为400nm。
接着，在Cu焊盘2的边缘部上的d-TEOS膜3上通过RIE(反应离子蚀刻)处理开口间距4μm、直径2μm的接触孔4。在此，开口了16个接触孔4。另外，控制蚀刻气体，在接触孔4的侧壁进行了80度的圆锥加工。
接着，清洁表面，利用溅射淀积势垒金属膜5，以覆盖接触孔4的里面，接着在整个面淀积Al罩膜6(导电性保护层)，以便埋入接触孔4。Al罩膜6也可以是纯Al膜，或含有少量Cu(例如0.5wt％)的Al膜(Al合金膜)。
势垒金属膜5、Al罩膜6的覆盖性或密合性通过接触孔4加工成圆锥而良好。另外，从势垒金属膜5、Al罩膜6的埋入特性观点，最好接触孔4的厚径比小于0.5。
势垒金属膜5最好是TaN/Ta层积膜(TaN为底层、Ta为上层，以下只要没有作特别限定，则在/之前记录底层，在/之后记录上层)或Ta/TiN层积膜等，但只要是可以抑制Cu和Al的反应即可。另外，为了提高以Al罩膜6为代表的导电性保护层的接触孔4内的埋入性，也可以在势垒金属膜5上设置衬里膜(未图示)。作为Al罩膜6的衬里膜最好是例如Nb膜、Ta膜、NbN膜、TaN膜等。因为这些也具有势垒金属的性质。
另外，Al罩膜6的成膜温度最好是大于200℃的高温。其原因是Al罩膜6的流动性高，用Al罩膜6容易埋入接触孔4。
考虑了多种Al罩膜6的成膜法，但最好是采用级覆盖性良好的成膜方法，例如长行程溅射、偏置溅射、离子加速溅射、高温回流溅射、或组合这些方式的溅射等，或者CVD。
这样，Cu焊盘2在其边缘部经多个接触孔4与Al罩膜6电连接。在接触孔4以外区域的Al罩膜6和Cu焊盘2之间存在d-TEOS膜3。
配置接触孔4的场所最好是本实施例那样的Cu焊盘2的边缘部。其原因是若这样配置，则可以减轻测试工艺和键合工艺等的接触部的机械作用，可以避免接触孔4上的Al罩膜6的机械破坏，可以有效抑制Cu焊盘2露出。
接着，采用热光刻和RIE，将Al罩膜6和势垒金属膜5加工为规定形状，之后在整个面淀积钝化膜7，蚀刻钝化膜7而开口焊盘开口部8。
焊盘开口部8中，如图11所示，接触孔4上的Al罩膜6的至少一部分，最好整个开口成用钝化膜7覆盖。
这样，可以防止在测试工艺时探针接触引起的接触孔4上的Al罩膜6的破坏，可以防止接触孔4下的Cu焊盘2在大气中露出。
在此，将上述RIE加工后的Al罩膜6中通过的电流密度设为许可电流密度(一定期间，例如10年间的EM不引起故障的电流密度)。换言之，确定了上述电流的密度小于许可电流密度的接触孔径和接触孔数。
对于这样得到的布线焊盘结构，作为可靠性评价多次进行测试试验，在Al罩膜6上形成键合线9，之后在175℃的炉中进行1000小时的放置试验，进行设备工作试验。上述测试仅限于晶片。接触孔4上的Al罩膜6由钝化膜7完全覆盖。
其结果，在图23所示的现有的布线焊盘结构的情况下，对于2次测试试验的材料合格率为80％，3次测试试验的合格率为50％，6次测试试验的合格率为0％，本实施例中，10次测试试验的合格率为100％。
本实施例中，认为得到这样的试验结果的原因是即使探针接触处的Al罩膜6被破坏，在其下存在d-TEOS膜3的地方不会发生使Cu焊盘2的表面在大气中露出的不良状态。即，因为对探针接触的Cu焊盘2的机械强度变高，可以防止Cu焊盘2的氧化和破坏。从而，根据本实施例，可以实现防止Cu焊盘2上的Al罩膜6在测试工艺中被破坏而使可靠性降低的半导体器件。
接着，为了调查接触孔4的直径依存性，形成0.2～20μm直径的接触孔4，在同样的加速试验后进行了各种电试验。其结果，在直径大于0.2μm、小于0.5μm时，EM试验没有达到保证时间。分析结果，观察到接触孔4上部的EM破坏。
另一方面，直径超过10μm时，初期合格率降低到90％以下。分析结果，由于探针接触到接触孔4内的Al罩膜6而发生的脱层，Cu焊盘2的表面露出到大气，其表面氧化称为最初合格率降低的原因。
从以上结果中，可知接触孔4的直径最好大于0.5μm、小于10μm。另外，对于接触孔4的间距，对于减少空间没有任何障碍，在上述直径范围中，布线焊盘示出良好的电特性(应导通或非导通)。
观察示出良好的试验结果的试验材料的截面的结果，观察到d-TEOS膜3没有破坏和破裂，以及Cu焊盘2没有异常而良好。以上是在焊盘边缘部配置了1列接触孔4的结果，配置2列以上也得到同样结果。
图12示出本实施例的变形例，具体说来，在d-TEOS膜3的膜厚的情况下，也可以使接触孔4的厚径比小的布线焊盘结构。
这是通过加工处理成双金布线(DD布线)，在d-TEOS膜3表面的槽(在DD布线中为布线槽)内设置了接触孔4(在DD布线中埋入塞子的接续孔)的结构，使接触孔4更浅，可以使厚径比更小。
(实施例8)图13是表示本发明的实施例8的Cu多层布线用的布线焊盘结构的平面图。图14是图13的A-Aa截面的向视图。
按照制造工艺进行说明，首先在未图示的Si衬底上淀积d-TEOS膜21。在上述Si衬底的表面集成形成有源元件等，在其上形成Cu多层布线，在该Cu多层布线层上淀积d-TEOS膜21。
接着，采用热光刻和RIE加工d-TEOS膜21，开口埋入Cu焊盘的焊盘槽22，同时形成由d-TEOS膜21构成的d-TEOS柱21p(绝缘柱)。d-TEOS柱21p(绝缘柱)的间距为4μm，直径为2μm。
接着，采用在Si衬底上施加了偏置的各向异性溅射法，依次形成Ta类的势垒金属膜23和Cu薄膜(未图示)，之后将该Cu薄膜用于seed，利用电解电镀法，在整个面淀积埋入焊盘槽22的Cu膜24。
利用CMP处理去除焊盘开口部22外部的无用的Cu膜24和势垒金属膜23，得到规定形状的Cu焊盘24。
接着，依次淀积蚀刻势垒膜25、钝化膜26。在此，作为蚀刻势垒膜25使用了用等离子CVD形成的氮化硅膜(p-SiN膜)或碳化硅膜(p-SiC膜)，作为钝化膜26使用了d-TEOS膜/p-SiN膜的层积膜。
接着，将具有对应未图示的焊盘开口部的抗蚀图作为掩模，到露出蚀刻势垒膜25为止蚀刻钝化膜26，之后通过采用氟类气体的RIE处理去除露出的蚀刻势垒膜25。其结果，在蚀刻势垒膜25、钝化膜26形成露出d-TEOS柱21p、势垒金属膜23、Cu焊盘24的开口部。
接着，在上述RIE处理时，用O2抛光对氟化铜膜24的表层实施氧化处理，将铜膜24的表层的氟置换为氧，之后，通过湿处理去除RIE处理时的淀积物。
接着，通过在溅射装置内进行氢还原处理，清洁Cu膜24的表层，之后利用溅射法形成厚度10nm的Al膜(未图示)。
接着，进行400℃、30分钟的热处理，使上述Al膜和Cu焊盘24进行反应，在Cu焊盘24的上面形成Cu-Al合金层27(导电性保护层)。之后，利用湿蚀刻去除剩余Al膜。在上述热处理之后进行了截面测定，可知Cu-Al合金层27形成约200nm。认为这是由于存在d-TEOS柱210，Cu表面的氧化物不被上述处理完全去除而残留，所以抑制Al扩散，没有侵入到200nm附近。
Cu-Al合金层27的Al组成比最好大于2wt％、小于50wt％，特别是最好大于10wt％、小于50wt％。其原因如下。即，如果Al组成比小于2wt％，则Cu过多，Cu-Al合金层27的氧化防止功能不充分。另一方面，如果Al组成比大于50wt％，则Al会扩散到Cu焊盘24。
Cu-Al合金层27也可以通过在Cu焊盘24的表面注入Al离子，之后进行退火处理形成。或者，也可以利用蚀刻去除Cu焊盘24的上部，在之上形成Cu-Al合金层27。
对于这样得到的试验材料，与实施例7同样，作为可靠性评价多次测试试验后，在Cu-Al合金层27上形成键合线28，之后在175℃的炉中进行1000小时的放置试验，进行了设备工作试验。其结果，与实施例7同样，取得10次测试试验后合格率也100％的良好的结果。
以上是配设4μm间距、2μm直径的d-TEO柱21p时的结果，对于间距、直径不同的d-TEOS柱21p进行同样评价的结果，发现加速试验后的合格率依赖于d-TEOS柱21p的间距、直径。具体说来，由于与实施例7同样的原因，于d-TEOS柱21p的间距和直径所定的邻接的于d-TEOS柱21p间的长度(Cu-Al合金层27的宽度)大于0.5μm、小于10μm时可得到100％的合格率。
另外，与实施例7同样，在Cu-Al合金层27上形成Al罩膜6的情况下，与图14的焊盘结构同样得到良好结果。如图15A所示，代替Cu-Al合金层形成势垒金属膜29，在势垒金属膜29上形成了Al罩膜6的情况下，与图14的焊盘结构同样，可以得到良好的结果。
作为这些原因可以举出用于d-TEOS柱21p缓和探针接触时的Cu焊盘24的破坏。在此，重要的是Cu焊盘24和、Cu-Al合金层27或Al罩膜6的界面低于d-TEOS柱21p的上面。这样，即使在测试工艺时因探针接触而破坏导电性保护层(Cu-Al合金层27、Al罩膜6)的一部分，也例如如图15B所示，在Cu焊盘24上残留Al罩膜6，导电性保护层充分发挥其功能。
在此，对于上述图15所示的焊盘结构的形成方法，以与图14所示的焊盘结构的形成方法不同点为中心进行简单说明。
首先，形成d-TEOS柱21、焊盘槽22，在焊盘槽22内形成势垒金属膜23、Cu焊盘24。Cu焊盘24形成为埋入焊盘槽22。
接着，利用HCl和H2O2的混合水溶液，将Cu焊盘24的表层蚀刻得较薄，使Cu焊盘24的顶面低于开口部22的开口面(凹进)。在此，Cu膜24的凹进量最好大于30nm。凹进量越大越好，但上限被布线电流密度设计的许可值所限制。
接着，形成蚀刻势垒膜25、钝化膜26，在蚀刻势垒膜25、钝化膜26形成开口部，露出d-TEOS柱21p、势垒金属膜23、Cu焊盘24。之后，进行氧化处理、湿处理。该工艺与图14的焊盘结构的形成方法相同。
接着，在溅射装置内进行氢还原处理，洗净Cu焊盘24的表层，不破坏真空，在同一溅射装置内依次淀积势垒金属膜29、Al罩膜6。
在此，势垒金属膜29例如为TaN/Ta的层积膜。最好是多次成膜TaN/Ta的层积膜的多层膜。通过采用这样的多层膜，可以提高机械强度。
另外，从防止降低构成多层膜的层积膜间的密合性的观点，最好是由大于2层、小于6层的层积膜构成的多层膜。另外，从键合后的阻挡性的观点，构成层积膜的各膜厚度最好大于5nm，从键合后的密合性和成膜粉尘(在多层膜的成膜时产生的粉尘)的观点，构成层积膜的各膜厚度最好小于30nm。
接着，采用光刻和RIE加工势垒金属膜29、Al罩膜6，形成钝化膜7。
以上说明了实施例7、8，但不限于这些实施例。例如，上述实施例中布线主成分为Cu，但也可以是Cu合金、Ag合金等其它导电材料。在采用这些导电材料的情况下，也与上述实施例同样，作为导电性保护层可以使用Al罩膜6、Cu-Al合金层、Ag-Al合金层。
实施例7、8包括各阶段的发明，通过适当组合公开的多个结构要件可以进行各种发明。例如，从实施例中示出的所有结构要件中减少几个结构要件也可以得到同样结果时，可以将减少了该结构要件的结构作为发明。
(实施例9)图16A、图16B是表示本发明的实施例9的半导体器件51的结构的截面图，图17A至图17F是其工艺截面图。
首先，如图17A所示，在Si衬底52上多层层积形成由低k材料等构成的层间绝缘膜(ILD)53、扩散势垒绝缘膜54、以及Cu布线55，作为多层布线结构。本实施例中，Cu布线55的布线部和接触塞子部形成为一体的、所谓的双金结构。在Cu布线55和层间绝缘膜53之间设有布线用势垒金属膜57。该势垒金属膜57最好由与后述的焊盘部势垒金属膜63相同的材料形成。本实施例中，势垒金属膜57形成为层厚分别为15nm的Ta层57a和Ta2N层57b构成的2层结构。此时，考虑材料之间的化学性质，将直接接触Cu布线55的内侧的层作为Ta层57a，将该Ta层57a的外侧层作为Ta2N层57b。
另外，在衬底52设有未图示的有源元件等各种电子电路。Cu布线55为了电连接这些电路之间，或将这些电路与未图示的外部电源和外部电路等电连接，在衬底52上以规定布线图形设置。
接着，各Cu布线55中，如图17B所示，在一部分成为半导体器件51的布线焊盘部58的最顶层的Cu布线(焊盘部Cu布线)55a的表面上连续层积(成膜)70nm的作为焊盘部绝缘膜的P-SiN膜59和、400nm的d-TEOS膜60。
之后，如图17C所示，通过光刻工艺和RIE工艺等蚀刻p-SiN膜59和d-TEOS膜60，开口布线焊盘部58，以便露出焊盘部Cu布线55a的部分顶面。
接着，清洁焊盘部Cu布线55a的露出面(表面)之后，如图17D所示，通过溅射工艺，连续交互地层积多层相同个数的Ta2N层61和Ta层62，成膜所谓的复合层积结构的势垒膜(焊盘部势垒金属膜)63。此时，考虑材料之间的化学性质，层积成与焊盘部Cu布线55a直接接触的层成为Ta2N层61，与后述的保护导电层64直接接触的层成为Ta层62。本实施例中，形成为各Ta2N层61和各Ta层62的各层成为对，同时层积了2对(2循环)以上的该对。该焊盘部势垒金属膜63的层积数及其厚度如后述那样可以在规定范围内设定适当值。
与布线用势垒金属膜57同样，通过利用Ta2N和Ta形成焊盘部势垒金属膜63，可以得到抑制作为最高势垒金属膜本来的功能的Cu扩散到ILD膜53中。另外，可以兼用成膜装置，同时统一成膜处理并可以简化，所以可以消减设备投资而降低半导体器件51的生产成本。另外，在含有底层Cu布线用势垒金属膜的布线用势垒金属膜57和作为顶层Cu/Al势垒金属膜的焊盘部势垒金属膜63接触的情况下，由于这些两势垒金属膜57、63由同一材料形成，所以不会引起使布线焊盘部58的电阻值上升和、阻挡性恶化等的反应。从而，在布线焊盘部58不会产生恶化半导体器件51性能的反应。
接着，不在大气中曝晒焊盘部势垒金属膜63的露出面(表面)，如图17E所示，在其上连续成膜约500nm的作为保护导电层的Al罩膜64。
接着，如图17F所示，通过光刻工艺和RIE工艺加工Al罩膜64和焊盘部势垒金属膜63，只残留成为布线焊盘部58的部分。接着，在d-TEOS膜60上再连续层积分别约400nm和600nm的d-TEOS膜65和p-SiN膜66，成膜钝化膜67。接着，通过光刻工艺和RIE工艺等蚀刻d-TEOS膜65和p-SiN膜66，形成布线焊盘部58的开口部58a，以便露出Al罩膜64的部分顶面。
之后，实施预先确定的规定工艺，得到具有所要的复合层积结构的焊盘部势垒金属膜63的半导体器件51。在半导体器件51的布线焊盘部58如图16A所示，在该开口部58a露出的Al罩膜64的露出面(表面)例如连接Au键合线68。这样，半导体器件51与未图示的外部电源和、其它电子电路等连接。图16B是放大表示图16A中用圆围绕的部分A的图。在焊盘部Cu布线55a和Al罩膜64之间层积2对以上利用上述工艺各层形成为薄膜状的Ta2N层61和Ta层62的对，形成薄膜化复合层积结构的焊盘部势垒金属膜63。
另外，在图16A和图17E、图17F中，为了方便看图，只描绘分别1层的Ta2N61和Ta层62，简化示出势垒金属膜13。
下面，说明本发明人员进行的实验及其结果。该实验是将焊盘部势垒金属膜63的Ta2N层61和Ta层62的对的层积数(层积循环)，以及这些层的厚度(膜厚)分别变化到规定值而形成样品，检查这些各样品的布线焊盘部58的阻挡性、密合性(强度)、以及粉尘的发生状态的3个项目。
具体说来，通过将利用上述制造工艺制造的半导体器件51的各样品在约400℃下进行约2小时的加热试验，测定布线焊盘部58的电阻变化，调查其阻挡性。另外，作为机械强度评价对布线焊盘部58进行了多次测试试验之后，接着进行了丝焊。并且，采用未图示的炉(加热装置)在约175℃下进行了约1000小时的放置试验之后，进行设备动作试验测定布线焊盘部58的电阻上升率，以及进行了线接合部的剪切实验。
后述的图18至图22作为比较例和第1至第4的实施例示出以上实验结果。这些图18至图22中，各检查项目的○和×分别表示后述的结果。在Cu/Al阻挡性中，○表示电阻上升率小于10％，×表示电阻上升率大于10％。在键合后阻挡性中，○表示电阻上升率小于10％，×表示电阻上升率大于10％。。键合后的密合性中，○表示采用60μmAu线的剪切实验强度大于15gf，×表示剪切实验强度小于15gf。在粉尘中，○表示每个晶片的0.2μm以上的粉尘少于100个，×表示每个晶片的0.2μm以上的粉尘多于100个。
另外，图18为了比较本发明对现有技术的优越性，表示了利用现有技术分别层积规定厚度的1层Ta2N层和Ta层形成时的实验结果，是所谓的比较例。
(比较例)如图18所示，利用现有技术层积1层(1循环)Ta2N层和Ta层的对的比较例中，对于粉尘性，在所有循环中得到良好的结果。但是，对于其它项目，只在分别形成约60nm和10nm，或60nm的Ta2N层和Ta层的情况下，能得到良好的Cu/Al阻挡性。
(实施例1)如图19所示，本实施例中，将Ta2N层61和Ta层62的各层的厚度(膜厚)变化到约3nm～60nm，层积2循环的这些两层61、62的对。根据该实施例1，在分别形成约3nm厚的Ta2N层61和Ta层62的情况下，可以得到良好的粉尘性，但Cu/Al阻挡性、键合后阻挡性、以及键合后密合性并不好。另外，在分别形成约60nm厚的Ta2N层61和Ta层62的情况下，Cu/Al阻挡性、键合后阻挡性、以及键合后密合性良好，但粉尘性不好。
像这样，实施例1中，在将Ta2N层61和Ta层62分别形成约5nm～30nm的厚度时，Cu/Al阻挡性、键合后阻挡性、键合后密合性、以及粉尘性都较好。
(实施例2)
如图20所示，本实施例中，将Ta2N层61和Ta层62的层厚(膜厚)分别变化到约3nm～60nm，层积3循环这些两层61、62对。该实施例2的结果与实施例1相同。即，在分别形成约5nm～30nm厚的Ta2N层61和Ta层62的情况下，Cu/Al阻挡性、键合后阻挡性、键合后密合性、以及粉尘性的所有项目都较好。
(实施例3)如图21所示，本实施例中，将Ta2N层61和Ta层62的层厚(膜厚)分别变化到约3nm～60nm，层积6循环这些两层61、62对。根据该实施例3，在形成约3nm厚的Ta2N层61和Ta层62的情况下，与实施例1的结果相同。另外，在分别形成约60nm厚的Ta2N层61和Ta层62的情况下，Cu/Al阻挡性、键合后阻挡性良好，但键合后密合性和粉尘性不好。
像这样，实施例3中，在将Ta2N层61和Ta层62分别形成约5nm～30nm的厚度时，Cu/Al阻挡性、键合后阻挡性、键合后密合性、以及粉尘性的所有项目都较好。
(实施例4)如图22所示，本实施例中，，将Ta2N层61和Ta层62的层厚(膜厚)分别变化到约3nm～60nm，层积7循环这些两层61、62对。根据该实施例4，在形成约3nm厚的Ta2N层61和Ta层62的情况下，与实施例1的结果相同。另外，在分别形成约30nm或60nm厚的Ta2N层61和Ta层62的情况下，Cu/Al阻挡性、键合后阻挡性良好，但键合后密合性和粉尘性不好。
像这样，实施例4中，在将Ta2N层61和Ta层62分别形成约5nm或10nm的厚度时，Cu/Al阻挡性、键合后阻挡性、键合后密合性、以及粉尘性的所有项目都较好。
通过这些比较例和第1至第4的各实施例的结果，可知Ta2N层61和Ta层62的各层厚度(单层膜厚)最好大于约5nm。另外，通过层积2循环以上Ta2N层61和Ta层62的对，在Ta2N层61形成得极其薄的薄膜化复合层积结构的焊盘部势垒金属膜63中，也可以得到与将Ta2N层成膜为约60nm的单对结构的比较例几乎相同的扩散阻挡性。
另外，通过粉尘测定和密合性试验结果，可知Ta2N层61和Ta层62的各单层膜厚最好小于约30nm。另外，从破坏韧性值的观点，Ta2N层61和Ta层62的各层厚度最好形成为小于30nm。另外，可知Ta2N层61和Ta层62对的层积数小于6个循环时可以实验低粉尘性、高密合性。两层61、62的层积数只要大于2循环，则由于复合多层结构阻挡性和机械强度特性较好，但从电阻值来看，最好小于6循环。
通过连续交互，并且层积多层形成Ta2N层61和Ta层62，可以促进这些各层61、62的成膜处理(溅射工艺)产生的粉尘为主要原因的Ta2N层61的薄膜化，通过Ta层62的粘贴效果可以大幅度降低粉尘。一般，作为扩散阻挡性Ta2N很好，但若进行机械强度的测定，则由于Ta2N为陶瓷，所以破坏韧性值很低而非常容易破坏。与此不同，Ta由于是金属单体而具有延性。从而通过使焊盘部势垒金属膜63成为形成薄膜状的Ta2N层61和Ta层62的薄膜化复合层积结构，可以大幅度降低制造工艺的粉尘，大幅度提高其机械强度而可以提高安装可靠性的合格率。
像这样，根据本实施例，在布线焊盘部58设置的焊盘部势垒金属膜63形成为由Ta2N层61和Ta层62构成的薄膜化复合层积结构，所以阻挡性和强度提高，从而可靠性提高。
以上说明了实施例9，但在不脱离该要旨的范围内可以变更该结构，或部分工艺，或组合各种设定进行实施。
例如，焊盘部势垒金属膜63的形成材料不限于Ta2N和Ta对，也可以是TiN和Ti、NbN和Nb、WN和W、或者ZrN和Zr的各组合等。或者也可以各1循环适当组合变更这些各对。另外，由化合物构成的层不限于氮化物，例如基于上述各元素的氮化物，或者硼化物等。即，根据焊盘部布线55a和罩膜64的各形成材料，作为焊盘部势垒金属膜63整体具有防止焊盘部布线55a和罩膜64的反应的阻挡性的材料，从IVa族、Va族、或VIa族的金属和其化合物等中选择使用即可。
另外，由金属元素单体构成的层和、该化合物构成的层也可以形成为相互不同的厚度。此时，通过将各层的厚度设定为大于约5nm、小于约30nm，作为焊盘部势垒金属膜63整体，可以满足上述水准的Cu/Al阻挡性、键合后阻挡性、键合后密合性、以及粉尘性等。另外，由化合物构成的层最好是化学计量组成，但也可以是多少偏离的组成，例如在TaN的情况下，N的元素比例大于20atm％、小于40at％程度的范围内就不会有问题。对于布线用势垒金属膜57也是同样的。
布线55(55a)也可以不是上述的双金线结构，也可以是单线结构。另外，布线55(55a)和保护导电层64的各形成材料也可以由Cu合金、Al合金、或者Cu和Al以外的金属元素构成。基于所要的半导体器件的性能等采用适当材料即可。
本发明不限于在此图解所述的特性形态，包含以下权利要求的范围内的任何变形。
权利要求
1.一种半导体器件，其特征在于具有布线焊盘；设置在上述布线焊盘上，在上述布线焊盘的边缘部具有到达上述布线焊盘的多个接触孔的绝缘膜；隔着上述绝缘膜设置在上述布线焊盘上，经上述多个接触孔与上述布线焊盘电连接的、对于上述布线焊盘的导电性保护层；以及被键合在上述布线焊盘的正上方，并在下方不存在上述导电性保护层的上述接触孔的中央部分的键合部件。
2.如权利要求1所述的半导体器件，其特征在于上述接触孔的直径为0.5μm以上、10μm以下。
3.一种半导体器件，其特征在于具有备有开口部的绝缘膜；设置在上述开口部内的多个绝缘柱；在上述开口部内埋入到该开口部中途深度的布线焊盘；以及以埋入上述开口部内的方式、设置在上述布线焊盘上的对于上述布线焊盘的导电性保护层。
4.如权利要求3所述的半导体器件，其特征在于邻接的上述多个绝缘柱的间距为0.5μm以上、10μm以下。
5.如权利要求1所述的半导体器件，其特征在于上述布线焊盘材料为Cu，上述导电性保护层的材料为Al或Al合金。
6.如权利要求3所述的半导体器件，其特征在于上述布线焊盘材料为Cu，上述导电性保护层的材料为Cu合金、Al或Al合金。
7.一种半导体器件，其特征在于具有在衬底上设置成规定图形的布线；设置在上述布线的焊盘部上的保护导电层；以及设置在上述布线和上述保护导电层之间，层叠2对以上由规定金属元素构成的层和以上述金属元素为主成分的化合物构成的层而成的势垒膜。
8.如权利要求7所述的半导体器件，其特征在于上述势垒膜中，构成上述对的各层形成为5nm以上、30nm以下。
9.如权利要求7所述的半导体器件，其特征在于上述势垒膜中，上述各对的层叠数在6对以下。
10.如权利要求7所述的半导体器件，其特征在于上述势垒膜由完全相同的对形成。
11.如权利要求7所述的半导体器件，其特征在于上述金属元素为IVa族、Va族或VIa族。
12.如权利要求11所述的半导体器件，其特征在于上述化合物为氮化物。
13.如权利要求12所述的半导体器件，其特征在于上述布线由Cu形成，上述保护导电层由Al形成，上述势垒膜由Ta和Ta2N对形成。
全文摘要
提供一种具有在半导体衬底上形成的铜布线层，与上述铜布线层导通并包含铜和比铜更易氧化的金属的合金层形成至底面的焊盘电极层和备有到达上述焊盘电极层的开口部的绝缘性保护膜的半导体器件。
文档编号H01L23/522GK1776903SQ20051012856
公开日2006年5月24日 申请日期2002年3月1日 优先权日2001年3月1日
发明者丰田启, 中尾光博, 莲沼正彦, 金子尚史, 坂田敦子, 小向敏章 申请人:株式会社东芝