专利名称：具有双重栅极氧化物层的半导体组件的制造方法
技术领域：
本发明是关于一种半导体组件的制造方法，特别是关于一种具有双重栅极氧化物层(dual gate oxide)的制造方法。
在目前的半导体组件中，嵌入式动态随机存储器(embeddedDRAM)由于将逻辑电路区(logic circuit)与动态随机存储器区(DRAM)建构在同一芯片上，可具有较佳的操作效能之故，已逐渐发展成半导体领域中颇为重要的技术。
逻辑电路区与动态随机存储器区对于制造的要求不尽相同，例如，由于其上形成组件的需求，动态随机存储器区的栅极氧化层往往需较逻辑电路区为厚，因此使得嵌入式动态随机存储器的制造较为复杂。
图1A-1B所示为一种具有双重栅极氧化层的制造流程剖面图。请参照图1，在基底100上形成隔离结构102以定义内存区104以及逻辑电路区106，其中内存区104用以形成动态随机存储器，而逻辑电路区106用以形成逻辑电路。接着，在基底100上形成第一栅极氧化物层108，覆盖内存区104与逻辑电路区106，续在逻辑电路区106上形成一氮化硅层110，利用氮化硅层110为罩幕，去除内存区104的第一栅极氧化物层，如图1A所示。
之后，在氮化硅层110的覆盖下，而在内存区104形成第二栅极氧化物层112，其中第二栅极氧化物层112可具有较第一栅极氧化物层108为厚的厚度，如图1B所示。也即，利用上述工艺过程可在同一芯片上形成具有不同厚度之栅极氧化物层。随后，再进行形成栅极以及电容器等相关制造。
上述形成不同厚度的栅极氧化物层108、112的制造方法步骤较多，使得内存区104与与逻辑电路区106制造的整合上更为复杂。
此外，由于栅极(未绘出)是利用电浆蚀刻进行，且电浆蚀刻是一种高能的离子轰击，因此在蚀刻栅极时，容易连带地破坏栅极氧化物层108、112，造成栅极氧化物层108、112的电性品质不佳，甚而影响栅极氧化物层108、112厚度的均匀度，而导致产品优良率降低。
有鉴于此，本发明就是在提供一种具有双重栅极氧化物层的半导体组件的制造方法，除了提供较为简易的制造步骤外，更可兼具栅极氧化物层的品质以及均匀度等问题。
本发明提供一种具有双重栅极氧化物层厚度的半导体组件的制造方法，在具有第一主动区与第二主动区的基底上分别形成第一栅极以及第二栅极，其中第一栅极与第二栅极以第一栅极氧化物层与基底隔开。之后，在第一栅极与第二栅极上覆盖第一绝缘材料与第二绝缘材料，再将第一绝缘材料去除，而使第一栅极的侧壁暴露出。之后，再进行氧化处理，利用热处理使氧气扩散进入第一栅极下方的第一栅极氧化物层与栅极接口而使栅极氧化物层变厚。
本发明再提供一种具有双重栅极氧化物层厚度的半导体组件的制造方法，在具有第一主动区与第二主动区的基底上分别形成第一栅极以及第二栅极，其中第一栅极与第二栅极以第一栅极氧化物层与基底隔开。之后，在基底上形成毯覆式绝缘材料，再将位于第一主动区的毯覆式绝缘材料去除，而使第一栅极的侧壁暴露出。之后，再进行氧化处理，利用热处理使氧气扩散进入第一栅极下方的第一栅极氧化物层与栅极接口而使栅极氧化物层变厚。
本发明是在第二栅极侧壁上覆盖绝缘材料，而暴露出第一栅极侧壁，而在进行氧化制造时，氧气可在高温下扩散进入第一栅极下方而加厚栅极氧化物层。由于第二栅极侧壁上有绝缘材料覆盖，因此可阻挡氧气的扩散，故第二栅极下的栅极氧化物层不致变厚。因此通过上述的制造过程，可在同一芯片上提供具有不同厚度的栅极氧化物层。
为让本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图，作详细说明图面说明图1A-1B是显示一种双重栅极氧化物层的制造流程剖面图；图2A-2D是显示根据本发明第一较佳实施例具有双重栅极氧化物层之半导体组件之制造流程剖面图；以及图3A-3C是显示根据本发明一第二较佳实施例具有双重栅极氧化物层之半导体组件之制造流程剖面图。
附图标记说明100、200 基底102、202 隔离结构108、208、208a、112栅极氧化物层110、216 氮化硅层
204a、204b 第一主动区、第二主动区206井区210导电层212/214复晶硅层/硅化钨218a、218b 第一栅极、第二栅极220、220a、220b绝缘材料222、222a 光阻224氧化物层在集成电路高积集度与高效能的要求下，近来已逐渐发展出将原本在不同芯片上的电路整合在同一芯片上之半导体制造。然而，基于组件对于传输速度或是可靠度(reliability)等不同的需求，各种电路所需的制造条件亦不尽相同，其中之一即为不同的主动区需要不同厚度的栅极氧化物层。
因此本发明的较佳实施例提供在同一芯片上形成不同厚度的栅极氧化物层的制造方法，它是在具有第一主动区与第二主动区的基底上分别形成栅极后，在第二主动区栅极的侧壁上覆盖一薄绝缘材料，而使第一主动区的栅极暴露在氧气的环境中，之后进行氧化步骤，使环境中的氧扩散进入第一主动区的栅极与栅极氧化物层接口，而与栅极中的复晶硅层反应，加厚第一主动区栅极氧化物层的厚度。其中，由于第二主动区的栅极覆盖有绝缘材料阻隔氧气的扩散，因此第二主动区栅极氧化物层的厚度不致改变，故在同一芯片上，可在第一主动区与第二主动区提供具有不同厚度的栅极氧化物层。实施例1如图2A-2D所示，是根据本发明实施例1具有双重栅极氧化物层的半导体组件之制造流程剖面图。请参照图2A，在基底200上形成隔离结构202以定义出第一主动区204a以及第二主动区204b。其中，基底200例如为硅等的半导体材质，隔离结构200例如为浅沟道隔离结构(shallow trench isolation，STI)。第一主动区204a例如为形成动态随机存储器的内存区，而第二主动区204b则为形成逻辑电路的逻辑电路区，将动态随机存储器与逻辑电路整合在同一芯片上而构成所谓的嵌入式动态随机存储器。
请参照图2A，接着，在基底200中进行信道植入(channel implant)或井区(well)等公知制造方法。之后，在基底200上形成栅极氧化物层208，覆盖第一主动区204a与第二主动区204b的基底200。栅极氧化物层208例如以热氧化法形成，而当制造线宽为0.25μm时，栅极氧化物层208厚度约为55埃左右。续在栅极氧化物层208上形成一导电层210，导电层210覆盖在栅极氧化物层208上，例如以化学气相沉积法形成掺杂复晶硅(doped poly)或掺杂复晶硅212/硅化钨214等导电材料，其中复晶硅212的厚度约在800-1000埃左右，硅化钨214厚度约为550-750埃左右。之后，在导电层210上形成厚度约为2000埃左右的氮化硅层216，例如以化学气相沉积法形成。
接着，利用微影蚀刻法定义氮化硅层216与导电层210，而分别在第一主动区204a与第二主动区204b形成第一栅极218a与第二栅极218b，如图2A所示。之后，在基底200上形成一与底下结构共形沉积的毯覆式绝缘材料220，覆盖第一栅极218a与第二栅极218b，此毯覆式绝缘材料220的厚度相当薄，例如以化学气相沉积法形成厚度约为40-100埃左右的TEOS氧化物层。
之后，对毯覆式绝缘材料220进行回蚀刻(etch back)的步骤，例如利用反应性离子蚀刻(RIE)，而将氮化硅层216上以与门极氧化物层208表面的绝缘材料220去除，留下薄薄的绝缘材料220a覆盖在第一栅极218a与第二栅极218b的侧壁上，如图2B所示。其中，由于绝缘材料220a的厚度够薄，因此其覆盖在第一栅极218a与第二栅极218b侧壁上并不会影响后续制造中淡掺杂离子植入(LDD)的形成。
请参照图2C，之后，在第二主动区204b上覆盖一光阻222，光阻222是利用微影定义，而接着在光阻222的覆盖下，去除第一主动区204a第一栅极218a侧壁的绝缘材料220a，例如以湿蚀刻法去除，而使第一栅极218a侧壁暴露出。接着再将光阻222剥除。
请参照图2D，在将光阻222去除后，接着进行氧化处理，氧化处理是利用温度约为850-1085℃的热处理，氧化层厚度控制在40～100左右，使环境中的氧气因加温扩散进入复晶硅层212与栅极氧化物层208接口，而氧化复晶硅层212，使栅极氧化物层208变厚成如第2D图所示之栅极氧化物层208a，而在第二主动区204b第二栅极218b的侧壁覆盖有绝缘材料222a，因此在进行上述氧化制造时，氧气不致通过绝缘材料220a，故第二栅极218b下的栅极氧化物层208将不致变厚。因此，上述的氧化处理可提供第一主动区204a与第二主动区204b形成不同厚度的栅极氧化物层208a、208。此外，氧化的热处理可顺势修补在定义第一栅极218a与第二栅极218b的干蚀刻对栅极氧化物层208、208a造成的损害。再者，复晶硅层212暴露出的侧壁因氧化也会形成薄氧化物层覆盖其上。
接着进行公知的制造方法，包括淡掺杂漏极区的植入，间隙壁的形成以及源/漏极区的植入等步骤。至于电容器，不限于堆栈式电容器(stack capacitor)或是深沟道式电容器(deep trench capacitor)。
本较佳实施例是在第二栅极218b侧壁上覆盖绝缘材料220a，使得在后续氧化处理时，氧气仅与第一栅极218a的复晶硅层212反应而使栅极氧化物层208加厚，而可形成具有较栅极氧化物层208为厚的栅极氧化物层208a。其中，由于LDD的植入步骤是在绝缘材料220a形成后始进行，因此绝缘材料220a的厚度需较薄，以避免影响到LDD的植入。
请参照图3B，在第二主动区204b上覆盖光阻222a，光阻222a是利用微影定义，而接着在光阻222a的覆盖下，去除第一主动区204a的绝缘材料220，例如使用湿蚀刻法，使第一栅极218a侧壁暴露出。之后，进行将光阻222a剥除的步骤。
请参照图3C，在将光阻222a去除后，接着进行氧化处理，氧化处理是利用温度约为850-1085℃的热处理，氧化层厚度控制在40～100左右，使环境中的氧气因加温扩散进入第一栅极218a的复晶硅层212与栅极氧化物层208接口，而氧化复晶硅层212，使栅极氧化物层208变厚成如图3C所示的栅极氧化物层208b。而在第二主动区204b、第二栅极218b的侧壁覆盖有绝缘材料220b，因此在进行上述氧化处理时，氧气不致通过绝缘材料220b，故第二栅极218b下的栅极氧化物层208将不致变厚。因此，上述的氧化处理提供第一主动区204a与第二主动区204b上形成不同厚度的栅极氧化物层208a、208。此外，氧化的热处理可顺势修补在定义第一栅极218a与第二栅极218b的干蚀刻对栅极氧化物层208、208a造成的损害，且复晶硅层212暴露出的侧壁也会形成薄氧化物层。
接着进行公知的制造技术，包括淡掺杂漏极区的植入，间隙壁的形成以及源/漏极区的植入等步骤。至于电容器，不限于堆栈式电容器(stack capacitor)或深沟道式电容器(deep trench capacitor)。
本较佳实施例是在第二栅极218b侧壁上覆盖绝缘材料220b，使得在后续氧化制造时，氧气仅与第一栅极218a的复晶硅层212反应而使栅极氧化物层208加厚，而可形成具有较栅极氧化物层208为厚的栅极氧化物层208a。其中，由于LDD的植入步骤系在绝缘材料220b形成后始进行，因此绝缘材料220b的厚度需较薄，以避免影响到LDD的植入。
本发明是在栅极完成后，且在逻辑电路区的栅极侧壁覆盖绝缘材料后，利用热制造加厚内存区的栅极氧化物层，而可依主动区组件的需求制造具有不同厚度的栅极氧化物层。
本发明提出的制造步骤，不仅较为简易，且在栅极完成进行氧化，使得栅极氧化物层更可维持较佳的品质。
虽然本发明已以一较佳实施例阐明如上，然其并非用以限定本发明，任何熟习此技术者，在不脱离本发明的精神和范围内，当可作各种更动与润饰，因此本发明的保护范围当以权利要求书范围所界定为准。
权利要求
1.一种具有双重栅极氧化物层的半导体组件的制造方法，其适用于一基底上，基底具有第一主动区与第二主动区，其特征在于该方法包括以下步骤在第一主动区与第二主动区上分别形成第一栅极与第二栅极，其中第一栅极与第二栅极以第一栅极氧化物层与基底隔开；在第二栅极侧壁上形成薄绝缘层，暴露出第一栅极的侧壁；以及进行一氧化步骤，使第一栅极下的第一栅极氧化物层变厚形成第二栅极氧化物层。
2.根据权利要求1所述的具有双重栅极氧化物层的半导体组件的制造方法，其特征在于第一栅极与第二栅极包括导电层与覆层。
3.根据权利要求1所述的具有双重栅极氧化物层的半导体组件的制造方法，其特征在于在第二栅极侧壁上形成薄绝缘层的方法包括以下步骤在第一栅极与第二栅极侧壁上覆盖绝缘材料；以及去除第一栅极侧壁的绝缘材料，而在第二栅极侧壁上形成薄绝缘层。
4.根据权利要求3所述的具有双重栅极氧化物层的半导体组件的制造方法，其特征在于去除第一栅极侧壁的绝缘材料包括以光阻覆盖第二主动区定义而成。
5.根据权利要求3所述的具有双重栅极氧化物层的半导体组件的制造方法，其特征在于其中绝缘材料的厚度需不妨碍后续淡掺杂漏极区的形成。
6.根据权利要求3所述的具有双重栅极氧化物层的半导体组件的制造方法，其特征在于其中绝缘材料的厚度约为40-100埃。
7.根据权利要求1所述的具有双重栅极氧化物层的半导体组件的制造方法，其特征在于其中氧化步骤包括以热处理方法进行。
8.根据权利要求7所述的具有双重栅极氧化物层的半导体组件的制造方法，其特征在于其中热处理过程的温度需使氧气扩散进入第一栅极与第一栅极氧化物层接口，而加厚第一栅极氧化物层。
9.根据权利要求7所述的具有双重栅极氧化物层的半导体组件的制造方法，其特征在于其中热处理温度约为850-1085℃。
10.根据权利要求1所述的具有双重栅极氧化物层的半导体组件的制造方法，其特征在于其中第二栅极氧化物层比第一栅极氧化物层厚。
11.一种具有双重栅极氧化物层的半导体组件的制造方法，适用于具有第一主动区与第二主动区的基底上；其特征在于该方法包括以下步骤在第一主动区与第二主动区上分别形成第一栅极与第二栅极，其中第一栅极与第二栅极以第一栅极氧化物层与基底隔开；在第一栅极与第二栅极侧壁上覆盖第一绝缘材料与第二绝缘材料；去除第一绝缘材料，使第一栅极的侧壁暴露出；以及进行热处理，使第一栅极氧化物层变厚成第二栅极氧化物层。
12.根据权利要求11所述的具有双重栅极氧化物层的半导体组件的制造方法，其特征在于其中第一栅极与第二栅极包括一复晶硅层。
13.根据权利要求12所述的具有双重栅极氧化物层的半导体组件的制造方法，其特征在于其中进行热处理包括氧化第一主区的复晶硅层的步骤。
14.根据权利要求11所述的具有双重栅极氧化物层的半导体组件的制造方法，其特征在于其中在第一栅极与第二栅极上形成第一绝缘材料与第二绝缘材料包括在基底上形成毯覆式氧化物层；回蚀刻毯覆式氧化物层，在第一栅极与第二栅极侧壁上覆盖第一绝缘材料与第二绝缘材料。
15.根据权利要求11所述的具有双重栅极氧化物层的半导体组件的制造方法，其特征在于其中第一栅极氧化物层比第二栅极氧化物层厚。
16.一种具有双重栅极氧化物层的半导体组件的制造方法，适用于具有第一主动区与第二主动区的基底上；其特征在于该方法至少包括在第一主动区与第二主动区上分别形成第一栅极与第二栅极，其中第一栅极与第二栅极以第一栅极氧化物层与基底隔开；在基底上形成毯覆式绝缘材料；去除第一主动区的毯覆式绝缘材料，暴露出第一栅极侧壁；以及进行热处理，使第一栅极氧化物层变厚成第二栅极氧化物层。
17.根据权利要求16所述的具有双重栅极氧化物层的半导体组件的制造方法，其特征在于其中第一栅极与第二栅极包括复晶硅层。
18.根据权利要求17所述的具有双重栅极氧化物层的半导体组件的制造方法，其特征在于其中进行热处理包括氧化第一主动区的复晶硅层的步骤。
19.根据权利要求16所述的具有双重栅极氧化物层的半导体组件的制造方法，其特征在于其中去除第一主动区的毯覆式绝缘材料包括在第二主动区覆盖一光阻，再对第一主动区进行蚀刻。
20.根据权利要求16所述的具有双重栅极氧化物层的半导体组件的制造方法，其特征在于其中第一栅极氧化物层比第二栅极氧化物层厚。
全文摘要
一种具有双重栅极氧化物层的半导体组件的制造方法,它是在具有第一主动区与第二主动区的基底上分别形成栅极后,在第二主动区栅极的侧壁上覆盖薄绝缘材料,而使第一主动区的栅极暴露在氧气的环境中,之后进行氧化步骤,使环境中的氧扩散进入第一主动区的栅极与栅极氧化物层接口,而与栅极中的复晶硅层反应,加厚第一主动区栅极氧化物层的厚度。
文档编号H01L21/02GK1378243SQ0111021
公开日2002年11月6日 申请日期2001年4月2日 优先权日2001年4月2日
发明者谢文贵, 陈锡铨, 张荣和, 刘豪杰 申请人:华邦电子股份有限公司