专利名称：半导体器件的制造方法
技术领域：
本发明涉及半导体器件的制造方法，具体涉及利用阶梯栅极化不对称凹陷法(STAR)制造半导体器件的方法。
背景技术：
随着半导体器件变得高度集成，诸如单元区域中电荷增加和刷新特性改善因素已经直接与半导体器件的可靠性相关。为了克服半导体器件的限制，主要需要改善刷新特性。
虽然在一般的半导体器件制造方法中经常需要增大栅极尺寸以改善刷新特征，但是在设计规则和在控制通道区域中的硼浓度水平方面存在限制。因此，已经提出用于增加栅极通道长度的方法以保持硼浓度水平，并且改善刷新特性。
作为增加栅极通道长度的方法之一，已经提出使用阶梯栅极化不对称凹陷(STAR)过程的半导体，其中栅极下方的有源区域具有阶梯结构。
图1A是示出制造半导体器件的典型方法的截面图。在半导体衬底11的预定部分中利用浅沟道隔离(STI)法形成器件隔离区域12。STAR图案13通过刻蚀衬底11的预定区域至预定深度而形成。STAR图案13是将与存储节点连接的SNC节点部分，并且除STAR图案13之外，衬底11的剩余表面区域14是将与位线连接的BLC部分。如上所述，STAR图案13和表面区域14形成有不同的高度。
在以上所得结构上形成栅极氧化物层15，并且随后在栅极氧化物层15上形成阶梯栅极线SG，其延伸在STAR图案13和表面区域14上方。阶梯栅极线SG包括顺序形成的多晶硅层16、硅化物层17和硬掩模氮化物层18。
在典型方法中，形成阶梯栅极线SG以延伸在部分STAR图案13和表面区域14二者的上方，从而加长限定在阶梯栅极线SG下方的通道区域。
然而，在典型方法过程中，沉陷(landing)栓塞接触(LPC)可能由于阶梯栅极线SG的变形而导致没有正确开孔，造成缺乏LPC开孔裕度。
未开孔LPC情况发生的原因如下。部分有源区域中的多晶硅层16和硅化物层17的厚度增加至STAR图案13的刻蚀深度，这是因为通过刻蚀衬底11形成STAR图案13以改善刷新特性，造成缺少的刻蚀目标差不多为增加的深度。因而，在限定阶梯栅极线SG之后，在随后的氧化过程中发生过量硅化物氧化。
亦即，由于缺少刻蚀目标，使得硅化物层17的侧壁上的暴露表面区域增加，因此在氧化过程期间栅极氧化物层15的长度增加。因而，阶梯栅极线SG之间的间隔距离变窄，导致在刻蚀LPC时，开孔裕度减小。
如果将刻蚀目标增加至硅化物层17侧壁上暴露表面区域的长度那样的程度以形成与典型的阶梯栅极线SG相同的单个阶梯栅极线SG，则在多晶硅层16的底部发生损坏，因而当刻蚀多晶硅层16时可能在有源区域发生损坏。
在多晶硅层16的额外刻蚀过程中，多晶硅层16的损失相对于底部的栅极氧化物层15减少了加工裕度。因此，栅极氧化物层15可被损坏。
图1B是典型的具有STAR结构的半导体器件的显微图像。由于硅化物层与多晶硅层之间的界面突出导致发生过度氧化和氧化不足。因而，在单元区域形成用于隔离物的氮化物层之后，硅化物层侧壁上的暴露表面区域形成为凹槽形状，导致阶梯栅极线之间的间隔距离窄。尤其是如图1A和1B所示的在界面突出与多晶硅层之间的斜面“A”减小底部接触孔的间隔距离，导致LPC开孔裕度减少。
图1C是示出利用典型方法刻蚀硅化物层和多晶硅层的器件的显微图像。如图所示，突出“B”形成在硅化物层和多晶硅层之间的界面上。多晶硅层沿突出“B”形成。
根据典型方法，LPC未开孔情况发生的原因之一是用于改善器件刷新特性的硅衬底刻蚀(即STAR过程)可导致多晶硅层和硅化物层的厚度增加达到部分有源区域内硅衬底刻蚀深度的程度，因而，经常存在刻蚀目标的缺少达到增加的深度的程度。
由于形成在硅化物层和多晶硅层之间的界面上的不正常斜面，使得在限定栅极图案之后实施氧化过程导致硅化物层的氧化水平过度，结果，与典型氧化物层相比该氧化物层被加长。
界面突出产生在硅化物层与多晶硅层之间，导致栅极图案之间的间隔距离减少。因而，当实施用于LPC的刻蚀过程时，开孔裕度也可能减少。
当在100nm或以下水平的动态随机存取存储器(DRAM)中实施典型STAR过程时，由于因倾斜的栅极图案轮廓所造成的LPC开孔裕度缺乏导致可能发生诸如LPC未开孔情况的限制。
发明内容
因此，本发明的目的是提供一种用于制造半导体器件的方法，该方法能够通过防止栅极图案变形来改善沉陷栓塞接触(LPC)的开孔裕度，所述栅极图案变形是由形成在栅极电极多晶硅层上的界面突出和过量硅化物层氧化所造成的。
根据本发明的一个方面，提供一种制造半导体器件的方法，包括在半导体衬底上方形成多晶硅层、硅化物层和硬掩模；利用硬掩模作为刻蚀阻挡层刻蚀硅化物层；利用混合气体成型具有预定轮廓的硅化物层；和利用硬掩模作为刻蚀阻挡层刻蚀多晶硅层。
根据联系相关附图给出的以下具体实施方案的说明，将更好地理解本发明的上述和其它目的与特征，其中图1A是示出制造半导体器件的典型方法的截面图；图1B是示出具有STAR结构的典型半导体器件的显微图像；图1C是示出利用典型方法刻蚀硅化物和多晶硅层的器件的显微图像；图2是示出根据本发明具体实施方案制造半导体器件的方法的截面图；图3是图2所示半导体器件的显微图像。
具体实施例方式
将参考附图详细描述根据本发明具体实施方案制造半导体器件的方法。
图2是示出根据本发明具体实施方案制造半导体器件的方法的截面图。利用浅沟道隔离(STI)方法在半导体衬底21的预定部分中形成器件隔离区域22。通过刻蚀衬底21的预定部分使阶梯栅极化不对称凹陷(STAR)图案23形成至预定深度。STAR图案23是将与存储节点连接的存储节点接触(SNC)节点部分，并且除了STAR图案23之外，衬底21的剩余表面区域24是将与位线连接的位线接触(BLC)部分。STAR图案23和表面区域24形成为具有不同的高度。
在以上所得衬底结构上形成栅极氧化物层25，随后在栅极氧化物层25上形成阶梯栅极线SG，延伸在STAR图案23和表面区域24二者上方。每一阶梯栅极线SG包括顺序形成的多晶硅层16、硅化物层27和硬掩模氮化物层28。
阶梯栅极线SG具有垂直轮廓。当形成阶梯栅极线SG，刻蚀金属硅化物层27多于多晶硅层26，使得金属硅化物层27负向弯曲，因而实现垂直轮廓。在前述过程期间，由混合刻蚀气体提供的溅射效果应该在字线之间最大化。溅射效果导致硅化物层27形成有负向弯曲轮廓。
同时，在刻蚀硅化物层27之后，额外刻蚀硅化物层27和多晶硅层26的预定部分以使通过混合刻蚀气体产生的溅射效果最大化。在刻蚀硅化物层27的过程中，多晶硅层26不可避免地受到刻蚀。硅化物层27的该部分在移除单元区域中约等于200的多晶硅层26厚度的目标下被刻蚀。
为了获得该溅射效果，在腔中提供约100W-约300W的顶部射频(RF)等离子体功率和提供约20W-约100W的底部RF等离子体功率，并且混合刻蚀气体具有约5∶1-约3∶1的氯基气体对氧气的比率。该混合刻蚀气体的总流量为约40sccm。
如果在上述条件下刻蚀硅化物层27，则硅化物层27的负向弯曲轮廓可由于溅射效果而变得相对尖锐。在此，加入少量的溴化氢(HBr)或氮气(N2)来轻微钝化所述效果。
图3是图2中的半导体器件的显微图像。利用采用刻蚀硅化物层的混合刻蚀气体得到的溅射效果使具有负向弯曲轮廓的硅化物层形成或成型，移除形成在硅化物层和多晶硅层之间的界面突出，并且可以使多晶硅层形成垂直形状。
根据本发明的具体实施方案，可以保持栅极形状之间的特定间隔距离，因而在形成沉陷栓塞接触的同时可以防止未开孔LPC的情况。
本申请包含关于在2005年6月28日递交至韩国专利局的韩国专利申请KR2005-0056404的主题，该专利申请的全部内容通过引用并入本文。
虽然本发明已经相对于一些具体实施方案进行描述，但是本领域技术人员清楚可以进行各种变化和修改，而不偏离如限定在所附权利要求中的本发明精神和范围。
权利要求
1.一种制造半导体器件的方法，该方法包括在半导体衬底上方形成多晶硅层、硅化物层和硬掩模；利用硬掩模作为刻蚀阻挡层来刻蚀硅化物层；利用混合气体成型具有预定轮廓的硅化物层；和利用硬掩模作为刻蚀阻挡层来刻蚀多晶硅层。
2.权利要求1的方法，其中所述混合气体包括氯基气体和氧气。
3.权利要求1的方法，其中利用混合气体对具有预定轮廓的硅化物层的成型使用以约100W-约300W范围供应的射频等离子体功率。
4.权利要求1的方法，其中利用混合气体对具有预定轮廓的硅化物层的成型使用以约20W-约100W范围供应的射频等离子体功率。
5.权利要求2的方法，其中所述混合气体具有的氯基气体对氧气的比率为约5∶1-约3∶1。
6.权利要求1的方法，其中所述混合气体的总流量为约40sccm。
7.权利要求2的方法，其中所述混合气体的总流量为约40sccm。
8.权利要求1的方法，其中利用混合气体对具有预定轮廓的硅化物层的成型使用离子溅射方法。
9.权利要求1的方法，其中具有预定轮廓的硅化物层的成型还包括当硅化物层的轮廓通过离子溅射方法而负向弯曲时，采用聚合物孵育气体。
10.权利要求9的方法，其中所述聚合物孵育气体包括溴化氢(HBr)气体和氮化物基气体。
11.权利要求1的方法，其中具有预定轮廓的硅化物层的成型包括移除等于约200的多晶硅层的目标厚度的硅化物层。
12.权利要求1的方法，其中硅化物层的预定轮廓是负向弯曲的。
全文摘要
一种制造半导体器件的方法，包括在半导体衬底上方形成多晶硅层、硅化物层和硬掩模；利用硬掩模作为刻蚀阻挡层来刻蚀硅化物层；利用混合气体成型具有预定轮廓的硅化物层；和利用硬掩模作为刻蚀阻挡层来刻蚀多晶硅层。
文档编号H01L21/28GK1893019SQ20061009055
公开日2007年1月10日 申请日期2006年6月27日 优先权日2005年6月28日
发明者南基元, 金洗镇 申请人:海力士半导体有限公司