专利名称：集成电子电路的掩模形成的制作方法
技术领域：
本发明涉及集成电子电路上的掩模形成。本发明还涉及一种集成电子电路，该电路包括形成用于反射光刻工艺中辐射的掩模的一部分材料。
背景技术：
现已知各种方法用于在集成电子电路衬底内形成闭合腔。文档IEDM99(出版号0-7803-5413-3-2)公开了一种方法，其中首先通过从衬底表面开始的蚀刻进入衬底形成开口腔。随后加热衬底以通过衬底变形引起腔闭合。在加热期间，接近开口腔表面的一部分衬底材料会移至腔开口的周围使得该开口尺寸逐渐缩小并在随之闭合。该腔随后闭合并位于衬底内部较深处。由此就可将其称之为掩埋腔。加热之后，就在腔开口处重构该衬底的表面。随后，在包含腔的整个电路区域上再次平坦化该表面。
当继续在具有掩埋腔的衬底上制造电路时，就很难在由相关掩埋腔所限定的位置上制造电路元件。有可能使用印刷在衬底上的对准标记，但因此就需要能够精确对准这些标记的电路制造工具。这一对准操作非常冗长，特别是在进行每次迭代都会产生偏移测量的直线迭代操作时。
发明内容
本发明的一个目标在于允许在由衬底内相关掩埋腔所限定的集成电子电路衬底上很方便地制造出电路元件。
由此目的，本发明提供了一种用于在集成电子电路上形成掩模的方法，该方法包括如下步骤a)在电路衬底内形成至少一个开口腔，所述衬底用于反射光刻工艺的辐射并且所述腔的开口与所述衬底的表面大致相平；b)加热所述衬底，以便于通过所述衬底的变形来闭合该腔，从而在所述衬底表面内创建其方向与所述衬底表面垂直并与所述闭合腔成一直线的凹陷，c)使用所选材料的一部分对所述衬底表面内的所述凹陷进行至少部分填充，使得这一部分能够衰减由所述衬底反射的辐射；d)在所述衬底表面顶部的所述电路上形成光刻抗蚀层；e)将所述抗蚀层暴露于初级辐射通量，其中所述初级辐射通量对应于低于抗蚀剂显影阈值的辐射量，并确定使得对应于所述初级通量以及通过在所述表面之外所述衬底上对所述初级通量的反射所获取的次级通量之和的辐射量高于抗蚀剂显影阈值；以及f)显影所述抗蚀层，从而获得其边缘对应于所述衬底表面内的凹陷轮廓的掩模。
随后，根据本发明加热衬底使得腔闭合，同时在最初设置所述腔开口的位置处保留所述衬底表面的变形。这一变形具有在所述衬底表面内并位于所述腔之上的凹陷形状。因此，该腔就被掩埋在所述衬底中。随后就使用与光刻工艺中用于反射辐射的相反材料来填充所述衬底表面内的凹陷。在电路上形成衬底层，并且电路的一块区域内包括填充凹陷的那部分材料。选择用于控制对辐射的抗蚀剂曝光参数以使得不在凹陷上的抗蚀剂部分被暴露在高于抗蚀剂显影阈值的辐射量之下，因为这些部分即被暴露在由电路外部辐射源产生的初级辐射通量之下又被暴露于由在衬底上所反射的初级通量所产生的次级通量之下。由于填充材料部分的衰减甚至消除，使得位于所述凹陷之上的抗蚀剂部分主要被暴露在仅对应于初级通量的辐射量之下。依据使用的光刻抗蚀剂种类，即正性或负性，在仅显影位于凹陷之上的电路区或与该凹陷互补的电路区之后在所述电路上将仍保留一些抗蚀剂。因此，填充所述衬底表面内的凹陷的部分材料可起到反射光刻辐射的掩模作用，从而获得与所述掩埋腔对准的抗蚀剂掩模。
根据本发明形成掩模的所述方法的第一个优势是开展此方法的简便和迅速。这是由于获取的抗蚀剂掩模是与掩埋腔自动对准的，因而就无需使用对准工具对准衬底。
根据本发明形成掩模的所述方法的第二个优势是它对任何尺寸掩埋腔的兼容性。这是因为具有与衬底表面平行的较大尺寸的掩埋腔，可以由步骤a)所形成的相互接近的若干开口腔所获得。随后的加热步骤b)使得这些开口腔一起形成单个大尺寸的闭合腔，同时在所述衬底表面内获取对应于与所述衬底表面平行的整个闭合腔范围的凹陷。
有利地是，可以在步骤c)和d)之间在所述电路上沉积一层固体材料层，并且所述方法还包括在步骤f)之后进行的如下步骤g)根据所述掩模蚀刻所述固体材料层。
因此在所述电路上仍保留一部分固体材料层，并且在抗蚀剂是负性光刻抗蚀剂时，该部分位于所述掩埋腔之上；而在抗蚀剂是正性时。所述部分则覆盖对应于所述掩埋腔之外的区域。
可任选地，可以使用导电材料至少部分填充所述闭合腔。随后还可在所述衬底内形成电气连接部分。同时还可以使用能够吸收电路运行期间产热的材料对所述闭合腔进行部分填充。随后就可形成一条用于冷却电路的路径。
本发明还涉及集成电子电路，所述电路包括-衬底，该衬底具有在其内凹陷之外大致平坦的表面；-位于所述衬底内部深处的闭合腔，所述闭合腔沿着垂直该表面的方向与衬底表面内的凹陷成一直线；以及-适用于衰减所述衬底表面反射的光刻辐射的材料部分，将所述部分设置在所述衬底表面的凹陷内。
可任选地，该电路还包括沿着垂直所述衬底表面的方向并位于所述腔之上的晶体管部分。
参阅附图，本发明的其它特征和优点将在非限制的说明性示例中变得显而易见，在附图中-图1a-1g是示出了根据本发明的方法连续步骤的集成电子电路剖视图；以及-图2示出本发明应用于双栅极MOS晶体管的制造。
为便于说明，在这些附图中示出的各个实施例未按比例绘制。N指示垂直于大致平坦的所述衬底表面并用于制造电路的方向。方向N在图中指向上方，并在以下描述中，术语“之上”、“之下”、“下面”和“上面”相关于该方向使用。此外，在全部附图中，相同标号对应于相同元件。
最后，以下的描述将被限制在允许再现本发明并用于制造集成电子电路的一系列基本步骤上。将不会详细讨论认为是已知的各基本步骤。
具体实施例方式
在图1a中，使用光刻抗蚀剂掩模M1覆盖正在制造的集成电子电路的衬底100的上表面S。衬底100可由诸如单晶硅制成。掩模M1所具有的孔径O位于衬底100特定区域Z上。随后，使用等离子体P1蚀刻衬底。加速等离子体P1的离子并将其沿着与方向N平行但相反的方向指向电路的上表面。这一蚀刻方法通常被称为各向异性干蚀刻。于是，就逐渐在衬底内部蚀刻出从表面S开始，并与掩模M1中的孔径O成一直线的空腔C(图1b)。所述空腔C在表面S处开口并具有由对衬底100进行蚀刻步骤的持续时间所定义的深度h。随后，例如可通过以合适的溶液进行溶解的方法来去除掩模M1。
随后，加热电路以使得空腔C周围的衬底100表面S变形。例如，以约1100℃使用氢持续几分钟来加热电路。随后，空腔C周围的衬底100材料在毛细管力的作用下使得某些部分移动降低空腔C的壁上，特别是空腔C角上的表面应力。在表面S上的空腔C的开口逐渐变窄，直到被衬底100材料的薄膜F完全闭合(图1c)。随后，闭合空腔C并使其位于在表面S之下的特定深度。由此，就可将该腔称之为掩埋腔并呈球形，与此同时，衬底100表面S内的凹陷E也出现在所述空腔C之上。
示出加热的空腔C变形依赖于已知的由加热控制的温度变化。例如，如果空腔C的原始高度h很大并且加热温度较高，则会沿着方向N出现若干重叠空腔。表面S内的凹陷仍然会出现在空腔上。
也可以产生平行于衬底100表面S的任何形状以及任何范围的掩埋腔。为此目的，掩模M1具有若干分开但相互接近的孔径。对衬底的蚀刻随后就产生若干分开的开口腔，并且加热能够使得两个相邻空腔之间的侧壁材料收缩。于是，这些空腔就融在一起并形成单个的大尺寸掩埋腔。当在表面S上对准掩模M1的孔径时，掩埋腔具有沟道的形状。这一沟道的尺寸例如可以是长度为10μm(微米)并与表面S平行，而高度为50μm并与方向N平行。衬底表面内的凹陷在沟道之上，并且其与表面S平行的范围对应于该沟道的尺寸。
在衬底100上沉积层1以填充凹陷E(图1d)。选择层1的材料用于衰减或消除衬底100表面S上的辐射反射。如下将详细描述层1的这一功能。
在电路的上表面抛光该电路，从而去除凹陷E之外的层1(图1e)。在进行抛光之后，电路就具有一个平坦的上表面，并且标号为10的层1剩余部分仅在凹陷E，也就是位于空腔C之上的电路区域内有所剩余。
在电路上沉积层2，该层覆盖凹陷E之上的部分10以及凹陷E之外的衬底100。依赖于希望在空腔C上形成的电路元件类型，层2可以是电绝缘的或者是导电的。例如，层2可由多晶硅制成，特别是为了生产MOS(金属氧化物半导体)晶体管部件。可任选地，层2可以包括不同材料的若干基本层。可以进一步地选择层2的材料和厚度，使得层2对所使用的辐射是基本透明，其中的部分10旨在衰减衬底100上的反射。层2的厚度例如可以是约120nm(纳米)。
可以依次使用后续光刻抗蚀层3覆盖层2。层3的厚度适于形成后续方法中所需的蚀刻掩模。
接下来，采用在平行于方向N但与其相反的方向上直接将光刻反射通量F1照射电路上表面的方式来照射抗蚀层3(图1e)。通量F1被称为初级辐射通量。所使用的辐射可以是电子束，该电子束具有依赖于层3抗蚀剂的合适动能。通量F1可通过层3和层2，因为这些层都是基本透明的。
在不包含凹陷E的电路区域内，初级通量F1可通过层3和层2，并在随后到达衬底100的表面S。在表面S上远离凹陷E的点A1处，初级通量F1被衬底100以次级辐射通量F2的形式反射回电路的上表面。次级通量F2随后就通过抗蚀层3。
对于给定选择的层1材料，在凹陷E内点A2处就不存在朝向电路上表面的反射，因为部分10衰减甚至消除在衬底100上对辐射通量F1的反射。由此，就将层1称之为BARC(底部抗反射涂层)。为此，层1的材料就应该能够吸收所使用的相关辐射。另选地，层1的材料可以具有合适的折射性能使得部分10可以提供与使用辐射相关的抗反射涂层。例如，层1可基于致密硅石(SiO2)或基于硅石与其他选择用于增加对辐射的吸收和/或折射的氧化物的混合。
这样，就可将不在凹陷E之上的抗蚀层3部分暴露在与总通量F1+F2相对应的辐射量之下，而将位于凹陷E之上的抗蚀层3部分暴露在仅与初级通量F1相对应的辐射量之下。调整初级通量F1的强度和/或它的持续时间使得对应于通量F1和F2之和的辐射量大于抗蚀层3的显影阈值，并使得仅对应于通量F1的辐射量小于同一阈值。
使用已知的方式(例如，使用溶解池)显影抗蚀层3。如果抗蚀层3是负性光刻抗蚀，则去除层3中暴露在对应于F1+F2的辐射量的这些部分，而保留层3中那些仅暴露在对应于初级通量F1的辐射量的部分。显影之后，层3剩余部分就仅位于凹陷E之上的电路上。该抗蚀剂部分具有与表面S平行并与凹陷E大小基本相等的尺寸。这就在闭合腔C之上形成了掩模M2(图1f)。该掩模M2具有对应于衬底100表面S内凹陷E轮廓11的边缘12。
随后，使用沿着与方向N平行但相反的方向指向电路的上表面的等离子体P2，根据掩模M2蚀刻掉层2。这一平行于表面S的蚀刻范围由掩模M2的边缘12确定。随后，去除凹陷E外部的层2，直至暴露衬底100的上表面(图1g)。标号为20的层2的部分仍留在凹陷E之上的电路上。随后就完全去除掩模M2。
当然，部分20可以是必须位于空腔C之上的任何电路元件。更具体地，部分20可以包括MOS晶体管的沟道和/或栅极结构。
可以使用导电材料对掩埋腔C进行至少部分地填充，例如以形成电气连接。图2示出了这一电气连接，它连接了MOS晶体管的下部栅极部分200。标号201、202、203和204分别指示MOS晶体管的上部栅极部分、源极区、沟道区和漏极区。晶体管的栅极部分200和201以及区域202-204利用它们之间的绝缘层(未示出)相互绝缘。栅极部分200和201可分别位于沟道区203之下和之上。经由平行于方向N的第一连接205并经由通过使用导电材料填充空腔C产生的第二连接206来电气连接栅极部分200。可任选地，可以经由代替连接205的进线管道填充从部分S开始的空腔C。由于连接206位于衬底100内部较深处，所以电路在表面S上没有印记。这就降低了电路设计的难度。可经由例如通过电路预金属化层级101的连接207来电气连接栅极部分201。因此，这一晶体管就具有两个可施加不同电势的独立栅极部分。
可选地，可以使用能够吸收电路工作期间产热的材料来填充至少部分空腔C。随后，就可有利地将产热的电路组件制作在部分20的空腔C之上。填充空腔C的材料可以是传热的流体或导热的固体材料。
当然，可以采用上述方法的许多修改而仍然保有本发明的至少部分优点。在这些改变中，应该提到如下-光刻抗蚀层3可以是正性抗蚀剂，这样就可以在显影期间选择性地去除暴露在低于显影阈值辐射量之下的抗蚀剂部分；以及-在形成并显影掩模M2之后在电路上沉积层2。在此情况下，去除沉积在掩模M2上的层2部分，而经由掩模M2中的孔径沉积在电路上的层2部分可确切地保留在电路上。
权利要求
1.一种用于在集成电子电路上形成掩模(M2)的方法，该方法包括步骤如下a)在所述电路的衬底(100)内形成至少一个开口腔(C)，所述衬底对于光刻工艺的辐射(F1)是反射性的并且所述腔在所述衬底的基本平面的表面(S)上开口；b)加热所述衬底(100)从而通过所述衬底的变形闭合腔(C)，在所述衬底表面(S)内沿着与所述衬底表面(S)垂直的方向(N)形成与所述闭合腔成一直线的凹陷(E)；c)使用所选材料的一部分(10)对所述衬底表面内的所述凹陷(E)进行至少部分填充，使得所述部分衰减由所述衬底(100)反射的辐射；d)在所述衬底表面(S)顶部的所述电路上形成光刻抗蚀层(3)；e)将所述抗蚀层(3)暴露在初级辐射通量(F1)下，其中该辐射通量对应于低于抗蚀剂显影阈值的辐射量，并确定使得对应于所述初级通量(F1)以及通过在所述部分(10)以外的衬底(100)上对所述初级通量的反射获取的次级通量(F2)之和的辐射量高于抗蚀剂显影阈值；以及f)显影所述抗蚀层(3)，从而获取其边缘(12)对应于所述衬底表面内的凹陷(E)的轮廓(11)的掩模(M2)。
2.如权利要求1所述的方法，其特征在于，所述抗蚀剂是负性光刻抗蚀剂类型，从而沿着与所述衬底表面垂直的方向(N)，在衬底表面内的凹陷上的电路上保留着一部分抗蚀层(3)。
3.如权利要求1或2所述的方法，其特征在于，在步骤c)和d)之间在所述电路上沉积一层固体材料层(2)，并且所述方法还包括在步骤f)之后进行的如下步骤g)根据所述掩模(M2)蚀刻所述固体材料层(2)。
4.如上述权利要求中任一所述的方法，其特征在于，所述光刻工艺的所述辐射(F1)包括电子束。
5.如权利要求1至4中任一所述的方法，其特征在于，对所述闭合腔(C)至少部分使用导电材料进行填充，从而形成设置在所述衬底(100)内的电气连接部分。
6.如权利要求1至4中任一所述的方法，其特征在于，对所述闭合腔(C)使用能够吸取电路工作期间产热的材料进行填充。
7.一种集成电子电路，所述电路包括-衬底(100)，所述衬底具有在其内凹陷(E)之外大致平坦的表面(S)；-位于所述衬底(100)内部深处的闭合腔(C)，所述闭合腔沿着垂直所述表面(S)的方向(N)与衬底表面内的凹陷(E)成一直线；以及-适用于衰减对所述衬底表面上反射的光刻辐射(F2)的材料部分(10)，所述部分设置在所述衬底表面的凹陷(E)内。
8.如权利要求7所述的电路，其特征在于，还包括沿着垂直所述衬底表面的方向(N)与所述空腔(C)成一直线的位于衬底表面(S)之上的晶体管部分(20)。
9.如权利要求7或8所述的电路，其特征在于，对所述腔(C)至少部分地使用导电材料进行填充。
10.如权利要求7或8所述的电路，其特征在于，对所述腔(C)使用能够吸取电路工作期间产生的热的材料进行填充。
全文摘要
一种用于在其衬底(100)内部深处形成空腔(C)的集成电子电路上形成掩模的方法。为此目的，衬底表面(S)具有在所述腔(C)之上的凹陷(E)。使用的所选材料(10)来填充所述衬底表面内的所述凹陷，以便衰减对所述衬底的光刻辐射(F1)的反射。在所述电路上沉积光刻抗蚀层(3)并暴露于辐射使得位于凹陷之上的抗蚀剂部分和远离凹陷的抗蚀剂部分可分别接收低于和高于抗蚀剂显影阈值的辐射量。由此在电路上获取对准空腔的蚀刻掩模。
文档编号H01L21/00GK1900826SQ20061009158
公开日2007年1月24日 申请日期2006年6月8日 优先权日2005年6月9日
发明者J·布思托司, P·东尼, P·克洛奈尔 申请人:圣微电子(克若乐斯2)联合股份公司