专利名称：具有纳米管浮动栅极的非易失性存储晶体管的制作方法
技术领域：
本发明涉及晶体管构造，且具体而言，涉及包含用于电荷存储的纳米管的非易失 性存储晶体管。
背景技术：
非易失性纳米晶体晶体管存储单元已为人们所知。例如，颁与B丄ojek的第 6，690，059号美国专利阐述一种非易失性存储晶体管，其使用浮动栅极作为电荷存储 区，将电荷穿过穿隧障壁层传送至纳米晶体。所述装置依靠一单独的电荷存储库，其 可专门针对供应电荷而进行专门掺杂，而衬底则针对源电极与漏电极之间的导电率进 行掺杂。通过将电荷存储库中的电荷拉至一分离的纳米晶体层中，改变纳米晶体网层 的静电性质，从而影响MOS晶体管中源极与漏极之间的表面下沟道。纳米晶体用于 修改分离的区的静电性质，并从而以通常的方式直接影响沟道行为，这是MOS晶体 管所特有的。在最简单的操作模式中，可为电荷从电荷供应层向纳米晶体网层的传送 制订一阈值，且该阈值类似于非易失性存储晶体管的阈值。然而，进一步的电压变化 将导致电子进一步从电荷供应层迁移至纳米晶体网层，从而象调制一样使沟道的导电 率逐步变化。反向电压将导致纳米晶体网层耗尽，将电子从纳米晶体网层驱动回至电 荷供应层。源极与漏极之间的导通会以放大器模式放大栅极电压，或者以存储器模式 检测夹断特性。在第6,808,986号美国专利中，Rao等人描述了使用化学气体沉积来制作纳米晶体 层。在第6,344,403号美国专利中，Madhukar等人描述了一种类似的纳米晶体生长程 序。本发明的一目的是提供一种均匀、高密度的纳米晶体层，以在存储晶体管中更有 效地陷获电荷。发明内容上述目的是通过在经掺杂的硅晶片上的隧道氧化物层上方的铺垫层中生长碳纳 米管来实现。所述纳米管层是通过任何习知的碳纳米管沉积方法生长而成，例如，在 隧道氧化物上沉积触媒微粒(例如Mo)并进行退火。在退火之后，通过在适度温度 下进行化学气体沉积(CVD)而引入含碳的气体，例如甲烷。当含碳气体分解而粘附 于触媒微粒所在的表面上时，便形成导电性碳纳米管。铺垫的纳米管织物结构或层是 随机地组织并形成一种位于穿隧氧化物上方的网。保护性二氧化硅层覆盖并保护性地 嵌入纳米管中。所述层经过图案化及蚀刻，以便能够在衬底中植入源电极及漏电极。 所述纳米管层在沟道区上方的一位置上浮动，以调制或调节沟道中源电极与漏电极之 间的导通。所述纳米管与氧化物层被一多晶硅导电层覆盖，所述多晶硅导电层用作一 与浮动栅极层呈绝缘关系的控制栅极。然后，对所有层进行修饰，以形成浮动栅极晶 体管。
图1-8为根据本发明的一种制作纳米晶体电荷存储层的方法的顺序性侧视平面图。
具体实施方式
参看图1，图中显示硅衬底11具有一经过抛光但未经过图案化的平整表面12。 大多数市售硅晶片均己因经过抛光而具有足够的平整度，因而不需要进一步抛光。衬 底11经过掺杂而具有用于制成晶体管(较佳为MOS或CMOS晶体管)所需的导电率。在平整的硅衬底11的表面12上，通过任何通常的方法沉积一极薄的高品质二氧 化硅表面层13作为第一绝缘层。该氧化物层(通常是热氧化物层)具有介于20至60 埃范围内的厚度。此种薄的氧化物层将在其中导电构件位于氧化物层上方的存储单元 中用作隧道氧化物层。在EEPROM存储器中，在薄氧化物层上方制成一典型的浮动栅 极，且出于此种目的，本发明设想将碳纳米管网层作为浮动栅极层。图2显示溅镀或以其他方式沉积于室20中的触媒微粒17的沉积实例。所述微粒 是分子聚集体，具有每400 nn^—个微粒或更佳的密度，从而形成非接触性微粒层。 尽管某些微粒可相接触，然而大多数微粒并不接触其他微粒。由于隧道氧化物层13 非常脆，因而可将氧化物层氮化。作为形成纳米管的一实例，在图3中，CVD室30将含碳气体24在适当温度下引 入所述室中。例如，可在1000。C下引入甲烷(CH4)。甲烷在接触触媒微粒时会离解， 其中碳重新形成为碳纳米管，如由J. Kong等人在"单壁碳纳米管的甲垸化学气相沉 禾只(Chemical Vapor Deposition of Methane for Single Walled Carbon Nanotubes)"(Chemical Physics Letters,第292巻，1998年8月14日，第567-574页)中所述。 相当大比例的碳纳米管是导电性的，而其他的则不导电。碳纳米管是铺垫的，其中随 机交叉的纳米管粘附至氧化硅层上，但略微为多孔性的，在交叉的纳米管之间具有空 隙。参看图4，纳米管层31形成于氧化硅层13顶上。纳米管层31具有稠密到足以导 电及铺垫的纳米管，其中各纤维在随机方向上彼此交叉，但仍具有某些穿过所述铺垫 结构的孔隙。该层纳米管31完全遍布晶片并表现出类似于多晶硅的电荷保持特性，尽 管许多纤维可能是绝缘性或半绝缘性的。在图5中，纳米管层31使用绝缘性光致抗蚀剂台面35对其中要形成浮动栅极的 部分进行保护。各台面之间的部分外露。这些外露部分与外露的氮化物区域一起被向下蚀刻至氧化物层13，如在图6中所示。移除未受保护的区域中的氧化物层13，并将源极离子植入区37与漏极离子植入 区39—起引入，使用台面边缘使各植入区自对准。源极与漏极离子植入区是被掺杂衬 底中将形成表面下电极的过量掺杂剂区。纳米管部分31位于隧道氧化物部分13顶上。在图8中，两个晶体管51及53接近完成。纳米晶体层部分31已覆盖有保护氧 化物55。氧化物55是约60-100 A的绝缘热氧化物。多晶硅层部分57是沉积于纳米管 层部分55上。晶体管51与53中的每一者均具有源极37及漏极39,漏极39通过隧 穿或热电子注入或其他机制穿过隧道氧化物层13向浮动纳米管层部分31提供电荷粒 子。电荷通过穿过一金属化层(未显示)施加至控制栅极57的电压而转移至浮动栅极 层。正电压可转移来自浮动栅极层的电荷，其中形成于纳米管上的浮动栅极层会长时 期地存储电荷，除非对编程进行改变。
权利要求
1、一种浮动栅极非易失性存储晶体管，其包括半导体衬底，在所述衬底中具有相间的源极及漏极电极，隧道氧化物层，其位于所述源极与漏极之间的所述衬底上，电浮动的碳纳米管网层，其位于所述隧道氧化物上，及导电层，其位于所述碳纳米管层上方。
2、 如权利要求l所述的装置，其中所述碳纳米管层包含铺垫的纳米管。
3、 如权利要求2所述的装置，其中多个所述铺垫的纳米管是导电的。
4、 如权利要求2所述的装置，其中多个所述铺垫的纳米管是半绝缘性的。
5、 如权利要求l所述的装置，其中所述导电层是多晶硅层。
6、 如权利要求1所述的装置，其中所述半导体衬底具有第一导电率类型，且所 述源极及漏极电极具有第二导电率类型。
7、 如权利要求l所述的装置，其中所述碳纳米管层嵌于氧化物层中。
8、 如权利要求1所述的装置，其中所述导电层是控制栅极，其对所述纳米管层 进行电荷控制。
9、 如权利要求2所述的装置，其中所述铺垫的纳米管层包括随机地相互重叠的 纳米管。
10、 如权利要求2所述的装置，其中所述铺垫的纳米管层是多孔的。
11、 一种用于制作非易失性存储晶体管的中间结构，其包括 经掺杂的半导体晶片，其具有平整表面， 隧道氧化物层，其位于所述平整表面上方，支撑层，其位于所述隧道氧化物层上方，及 碳纳米管层，其沉积于所述支撑层上方。
12、 如权利要求11所述的结构，其中所述碳纳米管层、支撑层及隧道氧化物层 具有蚀刻区，所述蚀刻区界定台面，其中在所述台面之间的所述晶片中具有离子植入 区。
13、 一种用于制作非易失性存储晶体管的中间结构，其包括 经掺杂的半导体晶片，其具有平整表面， 隧道氧化物层，其位于所述平整表面上方，支撑层，其位于所述隧道氧化物层上方，及 纳米管成形触媒层，其沉积于所述支撑层上方。
全文摘要
本发明揭示非易失性存储晶体管(51)，其具有半导体衬底(11)，所述半导体衬底(11)具有界定一沟道的相间的源极(37)与漏极(39)区；隧道氧化物层13)，其位于所述沟道上面；及碳纳米管导电层(31)，其位于所述隧道氧化物上面。在图案化过程中，形成台面(35)，以保留纳米管的所需位置作为浮动栅极。所述台面用于对源极和漏极电极进行自对准植入。作为多孔随机排列的铺垫层沉积的纳米管使得能够将支撑层蚀刻移除，以使纳米管直接倚靠在隧道氧化物上。使用绝缘材料(55)保护纳米管，并将导电控制栅极(57)置于纳米管浮动栅极层上。
文档编号H01L29/788GK101151733SQ200680010524
公开日2008年3月26日 申请日期2006年2月8日 优先权日2005年3月31日
发明者博胡米尔·洛耶克 申请人:爱特梅尔公司