半导体装置的制造方法及半导体装置的制作方法

专利名称：半导体装置的制造方法及半导体装置的制作方法
技术领域：
本发明涉及半导体装置的制造方法以及半导体装置，特别涉及具备
MIS (Metal Insulator semiconductor:金属绝缘体半导体)晶体管的半导 体装置的制造方法以及具备这种晶体管的半导体装置。
背景技术：
通常，在具有i/o部和芯部的半导体装置中，位于i/o部的驱动用晶
体管作为与装置外部的接口，而位于芯部的运算电路或存储电路进行信 息的处理或存储。在I/O部广泛利用了 MOS (Metal Oxide Semiconductor: 金属氧化物半导体)场效应晶体管，并且，在芯部的存储电路中广泛利 用了DRAM (Dynamic random access memory:动态随机存取存储器)或 SRAM (Static random access memory:静态随机存取存储器)等，在运算 电路中广泛利用了CMOS (互补的金属氧化物半导体)逻辑电路等。
I/O用晶体管和运算用晶体管在电源电压或目标性能方面有所不同。 因此，在同时具备I/O用晶体管和运算用晶体管的情况下，例如可以采用 如下方法根据各晶体管的用途，在1块半导体基板上将各自的栅极绝 缘膜分开制作成不同厚度。但是，这样分开制作时栅极绝缘膜的膜厚差 通常为数纳米左右。并且，有时也根据栅极绝缘膜的膜厚差或膜种类， 改变向通道区域或源极/漏极区域注入离子的条件，并控制其杂质浓度， 从而得到希望的性能差。
以往，作为分开制作栅极绝缘膜的方法，例如提出了如下方法在 硅(Si)基板上的第一区域形成预定膜厚的二氧化硅(Si02)膜，在第二 区域形成比该Si02膜薄且具有预定氮(N)浓度的氮氧化硅(SiON)膜， 在第三区域形成比该SiON膜还薄且氮浓度较低的SiON膜，对这些膜统 一进行自由基氮化处理(Radical Nitridation)(参见专利文献l)。在该提
案中，以不同的膜厚形成各区域的栅极绝缘膜，并且，在各区域的栅极
绝缘膜中分别导入预定量的N，试图实现它们的物理膜厚和介电常数的 最佳化。
专利文献1:日本特开2002-368122号公报
最近，不仅要分开制作I/O部用和芯部用晶体管，将芯部内的晶体 管分开制作的必要性也有所提高。具体地说，有时要将芯部内的着重抑 制漏电流的低泄漏晶体管和着重工作速度的高性能晶体管分开制作。在 该情况下，较厚地形成用于低泄漏晶体管的栅极绝缘膜，较薄地形成用 于高性能晶体管的栅极绝缘膜，此外，目前还要求将双方的栅极绝缘膜 以膜厚差小于1 nm这样的微小差的方式来分开制作。
以往，在对栅极绝缘膜的膜厚差较大的I/O部和芯部的晶体管进行 分开制作的情况下，例如采用如下方法对于I/0部的晶体管的栅极绝缘 膜，主要考虑其耐压，以较厚的Si02或SiON形成，而对于芯部的晶体 管的栅极绝缘膜，主要考虑其膜厚和介电常数，以较薄的SiON形成。作 为其具体步骤，例如，首先在Si基板上形成SiOj莫，使用氢氟酸(HF) 等仅去除芯部的SiOj莫，仅在露出的芯部的Si基板上，或在露出的芯部 的Si基板上和保留于I/O部的Si02膜上，形成具有适合于芯部的晶体管 的N浓度的SiON膜。
但是，若将这样的可用于分开制作I/O部的晶体管和芯部的晶体管 的栅极绝缘膜的现有方法照搬应用于芯部内的低泄漏晶体管和高性能晶 体管的栅极绝缘膜的分开制作上，则会产生如下问题。
即，如上所述，在分开制作芯部内的低泄漏晶体管和高性能晶体管 的栅极绝缘膜时，要求将它们的膜厚差控制在小于lnm这样微小差。并 且，各晶体管的栅极绝缘膜的N分布对它们的性能有很大影响。
假如在芯部内形成了具有微小膜厚差的栅极绝缘膜的情况下，当它 们的N分布差别较大时，为了使最终获得的晶体管的性能处于适合芯部 的范围，需要变更例如通道区域或源极/漏极区域的离子注入条件等晶体 管的设计或工艺条件。因此，若能够在制造上以相同的N分布形成具有 微小膜厚差的栅极绝缘膜，则无需变更以往的栅极绝缘膜形成工艺以外
的条件。
在分开制作芯部内的低泄漏晶体管和高性能晶体管的栅极绝缘膜时 直接应用上述现有方法的情况下，只要适当地控制膜形成条件，则在技 术上就可以以希望的微小膜厚差形成低泄漏晶体管和高性能晶体管的栅 极绝缘膜。但是，观察各栅极绝缘膜的N分布可知，对于低泄漏晶体管 的较厚的栅极绝缘膜来说，依照上述步骤在SiOj莫上形成了具有适合于
高性能晶体管的N浓度的SiON膜的情况下，对于这种低泄漏晶体管的 栅极绝缘膜以及在Si基板上直接形成有该SiON膜的高性能晶体管的栅 极绝缘膜而言，其N分布差异较大。
另一方面，还可以考虑如下方法在分开制作栅极绝缘膜时，首先 在Si基板上形成具有微小膜厚差的Si02膜，然后，统一进行氮化处理， 从而形成具有预定微小膜厚差的SiON膜。但是，在使用了该方法的情况 下，即使是小于lnm的微小膜厚差，在统一进行氮化处理后得到的N分 布也会出现很大差异。
图IO是表示N分布的一实例图。
图10中示出了如下形成的SiON膜的N分布首先在Si基板上形 成膜厚为约0.8 nm和约0.9 nm的具有微小膜厚差的Si02膜，然后进行相 同的氮化处理，从而在Si基板上形成SiON膜。另外，在此，作为氮化 处理，使用一氧化氮(NO)气体进行氧氮化处理。图10中，横轴表示 在氮化处理后SiON膜在Si基板方向的深度(nm)，纵轴表示SiON膜中 的N浓度(％)。
在膜厚为约0.8 run的Si02膜的区域形成的SiON膜的膜厚为约 1.150 nm。另一方面，在膜厚为约0.9 nm的SiOj莫的区域形成的SiON 膜的膜厚为约1.190 nm，与在膜厚为约0.8 nm的SiOj莫的区域形成的 SiON膜之间的膜厚差微小。若比较它们的N分布，则由图10可知，与 对Si02膜形成较薄的区域进行氮化处理的情况(图中表示为"1.150 nm")
相比，在对Si02膜形成较厚的区域进行氮化处理的情况(图中表示为
"1.190nm")下的SiON膜中的N浓度下降。并且，在两者与Si基板的 各界面上的N浓度也存在大约0.6%左右的差。
像这样，即使氮化处理前的膜厚差微小，在氮化处理后的SiON膜 的N分布上仍存在差异。在将这样的方法应用到芯部内的低泄漏晶体管 和高性能晶体管的栅极绝缘膜形成的情况下，两个晶体管之间会产生不 需要的性能差，或者，必须要在栅极绝缘膜形成后，变更栅极绝缘膜形 成工艺以外的条件。
另外，在上述现有的任一方法中，还考虑了仅对N浓度低的一侧进 行氮化处理的方法。但是，在该情况下，需要采用如下方法，即首先形 成膜厚和N浓度不同的SiON膜，在此基础上，进一步对N浓度高的一 侧进行保护，仅对N浓度低的一侧导入N，因此，该方法存在半导体装 置的制造工艺变得复杂等的问题。

发明内容
本发明是鉴于上述问题而完成的，其目的在于，提供一种半导体装 置的制造方法，该方法能够高效地制造具备晶体管的高性能且高可靠性的 半导体装置，其中所述晶体管的栅极绝缘膜具有预定的膜厚差和N分布。
并且，本发明的目的还在于，提供一种具备晶体管的高性能且高可 靠性的半导体装置，其中所述晶体管的栅极绝缘膜具有预定的膜厚差和N分布。
本发明为了解决上述问题，提供一种半导体装置的制造方法，该半 导体装置具有使用了不同膜厚的栅极绝缘膜的2种以上晶体管，所述制 造方法的特征在于，该方法包括以下工序对Si基板进行第一膜形成处 理，以在所述Si基板上形成第一SiON膜；在形成于所述Si基板上的所 述第一 SiON膜之中，将用于形成一个晶体管的区域的所述第一 SiON膜 保留，将用于形成其他晶体管的区域的所述第一SiON膜去除；以及对保 留有所述第一 SiON膜的所述用于形成一个晶体管的区域和去除了所述 第一 SiON膜的所述用于形成其他晶体管的区域进行第二膜形成处理，在 去除了所述第一 SiON膜的所述用于形成其他晶体管的区域上形成第二 SiON膜，在保留有所述第一 SiON膜的所述用于形成一个晶体管的区域 上形成包含所述第一 SiON膜的第三SiON膜。
在这样的半导体装置的制造方法中，首先，通过第一膜形成处理来
形成第一SiON膜，在用于形成一个晶体管的区域保留第一SiON膜，在 用于形成其他晶体管的区域去除第一SiON膜。而且，通过第二膜形成处 理，在去除了第一SiON膜的其他晶体管的形成区域上形成第二SiON膜， 在保留有第一 SiON膜的一个晶体管的形成区域上形成包含第一 SiON膜 的第三SiON膜。从而，在形成一个晶体管和其他晶体管的各区域上形成 不同膜厚的SiON膜。进而，在通过第一膜形成处理形成第一 SiON膜时， 例如，通过适当调整第一 SiON膜的膜厚或N浓度，可以在第二膜形成 处理后，分别得到具有预定的膜厚和N分布的第二、第三SiON膜。
并且，本发明提供一种半导体装置，其具有使用了不同膜厚的栅极 绝缘膜的2种以上晶体管，其特征在于， 一个晶体管的栅极绝缘膜与其 他晶体管的栅极绝缘膜之间的膜厚差为0.03 nm 0.15 nm，且所述一个晶 体管的栅极绝缘膜与所述其他晶体管的栅极绝缘膜具有相同的N分布。
根据这样的半导体装置，能够以微小的膜厚差且相同的N分布形成 晶体管的栅极绝缘膜。通过将这样的晶体管用于例如具有I/O部和芯部的 半导体装置的芯部，能够实现其高性能化和可靠性的提高。
在本发明中，通过第一膜形成处理形成第一 SiON膜，部分去除该 第一SiON膜，通过第二膜形成处理，在去除了第一SiON膜的区域上形 成第二 SiON膜，在保留有第一 SiON膜的区域上形成包含第一 SiON膜 的第三SiON膜。从而可以形成具有预定的微小膜厚差且具有预定N分
布的栅极绝缘膜，例如在具有i/o部和芯部的半导体装置中，可以高精度
地分开制作该芯部中的低泄漏晶体管和高性能晶体管。通过使用这样的 方法，在不改变栅极绝缘膜形成工艺以外的条件的情况下，能够形成高 性能且高可靠性的半导体装置。
附图表示本发明的作为例子的优选实施方式。结合附图并通过以下 的说明，可以明确本发明的上述及其他目的、特征以及优点。


图1是表示半导体装置的形成流程的图。图2是隔离元件用绝缘膜形成工序的要部剖面示意图。
图3是第一膜形成处理工序的要部剖面示意图。
图4是抗蚀层形成工序的要部剖面示意图。
图5是蚀刻工序的要部剖面示意图。
图6是第二膜形成处理工序的要部剖面示意图。
图7是多晶Si膜形成工序的要部剖面示意图。
图8是栅极加工工序的要部剖面示意图。
图9是侧壁和杂质扩散区域形成工序的要部剖面示意图。
图IO是表示N分布的一实例图。
符号说明
1: Si基板；2:隔离元件用绝缘膜；3:第一SiON膜；4:抗蚀层； 5:第二SiON膜；6:第三SiON膜；7:多晶Si膜；8、 9:栅极；10、 11: LDD区域；12、 13:侧壁；14、 15:源极/漏极区域；20:低泄漏晶 体管形成区域；30:高性能晶体管形成区域
具体实施例方式
下面，参照附图来详细说明本发明的实施方式。 首先，说明半导体装置的形成方法的概要。 图1是表示半导体装置的形成流程的图。
在此，对如下的半导体装置的形成流程进行说明，该半导体装置具 备第一和第二两种晶体管(分别称为"厚膜型晶体管"、"薄膜型晶体管")， 该第一晶体管和第二晶体管具有膜厚不同的含氮栅极绝缘膜。
在该情况下，首先，进行在Si基板上形成具有预定的膜厚和N浓度 的SiON膜(称为"第一SiON膜")的处理(步骤S1)来作为对Si基板 的膜形成处理(称为"第一膜形成处理")。在该第一膜形成处理中，形 成第一 SiON膜的膜厚和N浓度，使得在对第一膜形成处理中形成的第 一SiON膜进行了后述的膜形成处理(称为"第二膜形成处理")时，能 够得到具有作为厚膜型晶体管的栅极绝缘膜所需的膜厚和N浓度的SiON 膜。
在该第一SiON膜的形成中可以采用各种方法。例如，使用NO气体 等含氮气体将Si基板表面氧氮化的方法；在Si基板上先形成Si02膜， 再对该膜进行等离子氮化处理的方法；在Si基板上先形成Si02膜，再使 用NO气体等对该膜进行氧氮化的方法；在Si基板上依次层积SiOj莫和 氮化硅(SiN)膜的方法；等等。
在第一膜形成处理中形成了具有预定的膜厚和N浓度的第一 SiON 膜之后，将形成于Si基板上的第一SiON膜之中的、用于形成薄膜型晶 体管的区域(称为"薄膜型晶体管形成区域")上的第一 SiON膜去除(步 骤S2)，使Si基板露出。此时，例如，利用抗蚀层等对用于形成厚膜型 晶体管的区域(称为"厚膜型晶体管形成区域")进行保护，利用HF等 对薄膜型晶体管形成区域的第一 SiON膜进行湿法蚀刻。
然后，在厚膜型晶体管形成区域上第一 SiON膜露出，以及在薄膜 型晶体管形成区域上Si基板露出的状态下，进行在露出的Si基板上形成 具有预定的膜厚和N浓度的SiON膜(称为"第二 SiON膜")的处理(步 骤S3)，以此作为第二膜形成处理。在该第二膜形成处理中，在薄膜型晶 体管形成区域的Si基板上，形成具有作为薄膜型晶体管的栅极绝缘膜所 需的膜厚和N浓度的第二SiON膜。为形成第二SiON膜，可以优选采用 使用了NO气体等的氧氮化法，但与第一SiON膜的形成相同，也可以采 用其他方法。
在进行第二膜形成处理时，还对厚膜型晶体管形成区域进行该第二 膜形成处理。因此，可在厚膜型晶体管形成区域上形成膜厚比第二膜形 成处理前的第一 SiON膜的厚度厚且N浓度比第二膜形成处理前的第一 SiON膜高的SiON膜(第三SiON膜)。在上述步骤S1中，适当设定第 一膜形成处理的条件来形成第一 SiON膜，使得在该第二膜形成处理后得 到的第三SiON膜具有作为厚膜型晶体管的栅极绝缘膜所需的膜厚和N 浓度。在进行条件设定时，为了得到希望的膜厚和N浓度，要注意对露 出的Si基板、第一SiON膜、表面形成有第一SiON膜的Si基板进行氧 氮化的速度的不同。
像这样在厚膜型晶体管形成区域上形成第三SiON膜，在薄膜型晶
体管形成区域上形成第二SiON膜之后，可以按照常规方法，形成栅极、 侧壁、源极/漏极区域、层间绝缘膜、插头(plug)、焊盘(pad)等，从 而完成半导体装置。
这样，分开制作厚膜型晶体管和薄膜型晶体管的这两种晶体管时， 首先，预先仅在厚膜型晶体管形成区域上，通过第一膜形成处理形成具 有预定的膜厚和N浓度的第一SiON膜。然后，对露出Si基板的薄膜型 晶体管形成区域和形成有第一 SiON膜的厚膜型晶体管形成区域进行第 二膜形成处理，从而在薄膜型晶体管形成区域上形成具有作为该晶体管 的栅极绝缘膜所需的膜厚和N浓度的第二 SiON膜，同时在厚膜型晶体 管形成区域上形成具有作为该晶体管的栅极绝缘膜所需的膜厚和N浓度 的第三SiON膜。从而，能够分别以最佳的膜厚和N浓度形成厚膜型、
薄膜型这两种晶体管的栅极绝缘膜。
例如，调整在第一膜形成处理中形成的第一SiON膜的N浓度，使 得在第二膜形成处理后，厚膜型晶体管形成区域的第三SiON膜和薄膜型 晶体管形成区域的第二 SiON膜具有同等的N浓度。从而能够形成具有 膜厚不同且N分布相同的栅极绝缘膜的厚膜型、薄膜型两种晶体管。
以往，为形成具有膜厚差的栅极绝缘膜，采用了使用Si02膜的方法， 即，以Si02膜和SiON膜形成厚膜侧，以SiON膜形成薄膜侧；或者，将 在厚膜侧和薄膜侧具有膜厚差的Si02膜形成之后，再对厚膜侧和薄膜侧 进行氮化。但是，在这种方法中，即使可以确保预定的膜厚差，也很难 使厚膜侧和薄膜侧的N分布相同。相对于此，在图l的形成流程中，使 用SiON膜，并适当设定形成SiON膜的第一、第二膜形成处理的条件， 从而可以形成具有膜厚差微小且N分布相同的栅极绝缘膜的厚膜型晶体 管和薄膜型晶体管。
至此，以分开制作具有膜厚不同的含氮栅极绝缘膜的2种晶体管的 情况为例进行了说明，当然也可以将上述方法应用于分开制作栅极绝缘 膜的膜厚不同的3种以上的晶体管。
下面，以在具有I/O部和芯部的半导体装置的芯部内形成具有膜厚 不同的含氮栅极绝缘膜的2种晶体管的情况为例，具体说明上述方法。
在此，对在芯部中形成低泄漏晶体管(相当于上述的厚膜型晶体管)和 高性能晶体管(相当于上述的薄膜型晶体管)的2种晶体管的情况进行 说明。
图2 图9是半导体装置的形成方法的说明图，图2是隔离元件用 绝缘膜形成工序的要部剖面示意图，图3是第一膜形成处理工序的要部 剖面示意图，图4是抗蚀层形成工序的要部剖面示意图，图5是蚀刻工 序的要部剖面示意图，图6是第二膜形成处理工序的要部剖面示意图， 图7是多晶Si膜形成工序的要部剖面示意图，图8是栅极加工工序的要 部剖面示意图，图9是侧壁和杂质扩散区域形成工序的要部剖面示意图。
首先，如图2所示，使用STI (Shallow Trench Isolation:浅沟槽隔 离)法在Si基板1的预定区域上形成隔离元件用绝缘膜2，划分出形成 低泄漏晶体管的区域(称为"低泄漏晶体管形成区域")20和形成高性能 晶体管的区域(称为"高性能晶体管形成区域")30。
接着，对该Si基板1进行RCA清洗之后，根据需要，进行用于调 整阈值的通道注入，如图3所示，通过第一膜形成处理形成第一 SiON膜 3。在该第一膜形成处理中，以能够在之后进行第二膜形成处理时得到作 为低泄漏晶体管的栅极绝缘膜所需的膜厚和N浓度的SiON膜的方式形 成第一SiON膜3。例如，在此形成膜厚为约1.0nm的第一SiON膜3。 为形成第一SiON膜3，如上所述，可以采用如下方法使用NO气体等 将Si基板1的表面氧氮化的方法；在Si基板1上形成Si02膜，对该膜 进行等离子氮化处理的方法；在Si基板l上形成Si02膜，使用NO气体 等对该膜进行氧氮化的方法；在Si基板1上依次层积SiOj莫和SiN膜的 方法；等等。
接着，如图4所示，仅将低泄漏晶体管形成区域20用抗蚀层4覆盖。 而且，将该抗蚀层4作为掩模，利用HF等进行湿法蚀刻，如图5所示， 将高性能晶体管形成区域30的第一 SiON膜3去除，使Si基板1露出。 然后，将抗蚀层4剥离去除。
像这样，在低泄漏晶体管形成区域20上保留第一SiON膜3，在高 性能晶体管形成区域30上Si基板l露出，之后，在该状态下，进行第二
膜形成处理。在该第二膜形成处理中，如图6所示，在露出Si基板l的 高性能晶体管形成区域30上形成具有作为高性能晶体管的栅极绝缘膜所 需的膜厚和N浓度的第二SiON膜5。为形成该第二SiON膜5，例如可 以采用使用NO气体等将Si基板1氧氮化的方法。
在第二膜形成处理中，像这样在高性能晶体管形成区域30上形成第 二 SiON膜5的同时，还对低泄漏晶体管形成区域20实施第二膜形成处 理，从而在低泄漏晶体管形成区域20上形成膜厚和N浓度相比于第一 SiON膜3增加的第三SiON膜6。
如上所述，在第二膜形成处理中，设定为在高性能晶体管形成区域 30上形成具有作为高性能晶体管的栅极绝缘膜所需的膜厚和N浓度的第 二SiON膜5的条件。并且，对形成第一SiON膜3的第一膜形成处理的 条件进行适当设定，使得与该第二 SiON膜5同时形成的第三SiON膜6 具有在该第二膜形成处理后作为低泄漏晶体管的栅极绝缘膜所需的膜厚 和N浓度。另外，设定条件时，为了得到希望的膜厚和N浓度，要注意 对露出的Si基板1、第一 SiON膜3、表面形成有第一 SiON膜3的Si 基板1进行氧氮化的速度的不同。
通过像这样分别适当设定第一、第二膜形成处理的条件，能够在低 泄漏晶体管形成区域20和高性能晶体管形成区域30上形成不同膜厚且 具有预定膜厚差的栅极绝缘膜。例如，最终能够在低泄漏晶体管形成区 域20上形成最终膜厚为2 nm以下的较薄的栅极绝缘膜，在高性能晶体 管形成区域30上形成更薄且具有预定膜厚差的栅极绝缘膜。
像该例那样，在芯部形成低泄漏晶体管和高性能晶体管这2种晶体 管的情况下，这些栅极绝缘膜的膜厚差小于1 nm，优选该膜厚差处于 0.03 nm 0.15 nm的范围。在理论上，可以分开制作具有任意膜厚差的 栅极绝缘膜，但如上所述，在芯部内分开制作低泄漏晶体管和高性能晶 体管的情况下，将这些栅极绝缘膜的膜厚差设定为0.15 nm以下是奏效 的。但是，当低泄漏晶体管和高性能晶体管的栅极绝缘膜的膜厚差小于 0.03 nm时，这两种晶体管的性能差减小，所以优选将低泄漏晶体管和高 性能晶体管的膜厚差设定为0.03 nm以上。
并且，通过分别适当设定第一、第二膜形成处理的条件，可以在低
泄漏晶体管形成区域20和高性能晶体管形成区域30上形成具有预定的 膜厚差且双方的N分布相同的栅极绝缘膜。在不采用SiON膜(第一 SiON 膜3)，而像以往那样使用Si02膜来形成具有预定膜厚差的栅极绝缘膜的 方法中，难以使双方的N分布相同(参见图10)。但是，通过像该方法 那样使用SiON膜，并分别适当设定第一、第二膜形成处理的条件，能够 使双方的N分布相同，尤其是还能够将栅极绝缘膜/Si基板1界面上的双 方的N浓度差控制在0.5°/。以内。
像这样形成栅极绝缘膜之后，如图7所示，使用CVD(Chemical Vapor Deposition:化学气相沉积)法，在整个面上形成预定膜厚的多晶Si膜7。 然后，通过蚀刻，将该多晶Si膜7加工成预定形状，如图8所示，分别 在低泄漏晶体管形成区域20和高性能晶体管形成区域30形成栅极8、 9。
而且，如图9所示，进行LDD (Lightly Doped Drain:轻掺杂漏极) 注入，在Si基板1内形成LDD区域10、 ll之后，在栅极8、9的两侧形 成侧壁12、 13，进行预定杂质的离子注入和活化，形成源极/漏极区域14、 15。之后，按照通常的制造工艺，形成层间绝缘膜、插头、焊盘等(均 未图示)，从而完成半导体装置。
另外，在此说明了在芯部内形成2种晶体管的方法，但在半导体装 置中，除了具有上述结构的芯部的晶体管，还形成有i/o部的晶体管。对 于I/0部的晶体管来说，比较重视其膜厚，例如，在形成第一SiON膜3 之前，在I/O晶体管的形成区域上先形成预定膜厚的SiOj莫或SiON膜， 然后，再形成第一SiON膜3。之后，采用与上述的芯部的晶体管相同的 方式形成即可。
如上所述，根据上述半导体装置的形成方法，能够在其芯部形成栅 极绝缘膜具有预定膜厚差和相同的N分布的低泄漏晶体管和高性能晶体 管。在该方法中，仅变更现有的半导体装置制造工艺中的栅极绝缘膜形 成工艺就足够了。因此，无需变更其他工艺的条件，例如通道区域；LDD 区域10、 11;源极/漏极区域14、 15的离子注入条件等，就能够分开制 作芯部的晶体管。并且，由于在芯部形成栅极绝缘膜具有预定膜厚差和
相同的N分布的低泄漏晶体管和高性能晶体管，所以能够实现芯部的更
高性能化和可靠性的提高。因此，能够形成高性能且高可靠性的半导体装置。
上述中仅给出了本发明的原理。此外，本领域的技术人员可以进行 多种变形、变更，本发明不限于上述表示、说明的准确的结构以及应用 例，所对应的全部的变形例和等效方式均视为落入权利要求及其等效方 式所保护的本发明的范围内。
权利要求
1.一种半导体装置的制造方法，该半导体装置具有使用了不同膜厚的栅极绝缘膜的2种以上晶体管，所述方法的特征在于，该方法包括以下工序对硅基板进行第一膜形成处理，以在所述硅基板上形成第一氮氧化硅膜；在形成于所述硅基板上的所述第一氮氧化硅膜之中，保留用于形成一个晶体管的区域的所述第一氮氧化硅膜，去除用于形成其他晶体管的区域的所述第一氮氧化硅膜；以及对保留有所述第一氮氧化硅膜的所述用于形成一个晶体管的区域和去除了所述第一氮氧化硅膜的所述用于形成其他晶体管的区域进行第二膜形成处理，在去除了所述第一氮氧化硅膜的所述用于形成其他晶体管的区域上形成第二氮氧化硅膜，在保留有所述第一氮氧化硅膜的所述用于形成一个晶体管的区域上形成包含所述第一氮氧化硅膜的第三氮氧化硅膜。
2. 根据权利要求1所述的半导体装置的制造方法，其特征在于，在 对所述硅基板进行所述第一膜形成处理，以在所述硅基板上形成所述第 一氮氧化硅膜的工序中，以如下方式形成所述第一氮氧化硅膜在之后进行所述第二膜形成处理，以在去除了所述第一氮氧化硅膜 的所述用于形成其他晶体管的区域上形成所述第二氮氧化硅膜，在保留 有所述第一氮氧化硅膜的所述用于形成一个晶体管的区域上形成包含所 述第一氮氧化硅膜的所述第三氮氧化硅膜时，使所形成的所述第二氮氧化硅膜和所述第三氮氧化硅膜之间的膜厚 差为0.03 nm 0.15 nm。
3. 根据权利要求2所述的半导体装置的制造方法，其特征在于，所 述第二氮氧化硅膜和所述第三氮氧化硅膜的膜厚均为2 nm以下。
4. 根据权利要求1所述的半导体装置的制造方法，其特征在于，在 对所述硅基板进行所述第一膜形成处理，以在所述硅基板上形成所述第一氮氧化硅膜的工序中，以如下方式形成所述第一氮氧化硅膜-在之后进行所述第二膜形成处理，以在去除了所述第一氮氧化硅膜的所述用于形成其他晶体管的区域上形成所述第二氮氧化硅膜，在保留有所述第一氮氧化硅膜的所述用于形成一个晶体管的区域上形成包含所述第一氮氧化硅膜的所述第三氮氧化硅膜时，使所述第二氮氧化硅膜和所述第三氮氧化硅膜具有相同的氮分布。
5. 根据权利要求4所述的半导体装置的制造方法，其特征在于，所 述第二氮氧化硅膜和所述硅基板之间的界面上的氮浓度与所述第三氮氧 化硅膜和所述硅基板之间的界面上的氮浓度之差在0.5%以内。
6. 根据权利要求1所述的半导体装置的制造方法，其特征在于，所 述一个晶体管和所述其他晶体管形成在具有I/O部和芯部的半导体装置 的所述芯部。
7. 根据权利要求1所述的半导体装置的制造方法，其特征在于，所 述第三氮氧化硅膜为所述一个晶体管的栅极绝缘膜，所述第二氮氧化硅 膜为所述其他晶体管的栅极绝缘膜。
8. —种半导体装置，其具有使用了不同膜厚的栅极绝缘膜的2种以 上晶体管，其特征在于，一个晶体管的栅极绝缘膜与其他晶体管的栅极绝缘膜之间的膜厚差 为0.03nm 0.15nm，并且，所述一个晶体管的栅极绝缘膜与所述其他晶 体管的栅极绝缘膜具有相同的N分布。
9. 根据权利要求8所述的半导体装置，其特征在于，所述一个晶体 管的栅极绝缘膜和硅基板之间的界面上的氮浓度与所述其他晶体管的栅 极绝缘膜和所述硅基板之间的界面上的氮浓度之差在0.5%以内。
10. 根据权利要求8所述的半导体装置，其特征在于，所述半导体 装置具有I/O部和芯部，所述一个晶体管和所述其他晶体管形成于所述芯 部。
全文摘要
在本发明中，分开制作低泄漏晶体管和高性能晶体管的栅极绝缘膜。通过第一膜形成处理，在硅基板上形成第一SiON膜(步骤S1)。在低泄漏晶体管的形成区域保留该第一SiON膜，在高性能晶体管的形成区域除去该第一SiON膜(步骤S2)。而且，通过第二膜形成处理，在去除了第一SiON膜的区域上形成作为高性能晶体管的栅极绝缘膜的第二SiON膜，在保留有第一SiON膜的区域上形成包含所述第一SiON膜的第三SiON膜(步骤S3)。在第一膜形成处理中，以能够在进行第二膜形成处理时得到具有作为低泄漏晶体管的栅极绝缘膜所需的膜厚和N浓度的第三SiON膜的方式来形成第一SiON膜的膜厚和N浓度。
文档编号H01L27/088GK101361179SQ200680051049
公开日2009年2月4日 申请日期2006年1月25日 优先权日2006年1月25日
发明者南方浩志 申请人:富士通株式会社