专利名称：半导体装置的制法及其用于该制法的承载件的制作方法
技术领域：
本发明涉及一种半导体制程，特别是涉及一种半导体装置的制法 及其用于该制法的承载件。
背景技术：
传统覆晶球栅阵列式(Flip-Chip Ball Grid Array, FCBGA)半导 体封装件，主要包括有一基板、以覆晶方式电性连接至该基板上表面 的芯片、以及植设于该基板下表面，以电性连接至外界的多个焊球， 同时，该封装件复包括一通过模压制程形成于该基板上表面并包覆该 芯片的封装胶体。相关如美国专利第6， 038， 136、6, 444, 498、6, 699, 731 及6， 830， 957号等现有技术，均已揭示近似的封装结构。关于该覆晶式球栅阵列(FCBGA)半导体封装件的制程如美国专利 第6,830,957号所揭露，主要是于基板的长宽外缘各延伸出一夹固区 域(Clamp Area),使基板的尺寸大于封胶模具的模腔尺寸，致使该基 板能为模具所夹固，使该胶体不会溢流至该基板的背面，损及基板上 用以植设焊球的焊球垫(Ball Pad)焊接性；然而，此一设计导致了基 板尺寸的增加而使得整体封装成本大为提升(覆晶用的基板成本一般 均占封装件成本的60%以上)。再者，由于模压制程完成后，为分离模 具而能顺利完成脱模(Releasing)步骤，必须藉模腔形状而使该基板上 的封装胶体边缘形成一脱模角，以便利脱模， 一般而言，该脱模角不 可大于60。，方有较佳的脱模效果，同样地为形成该脱模角的封装胶体 将须增加额外基板尺寸，非但形成基板利用率(Utilization)的浪费， 更将使得整体成本上升约15 20%。因此，对球栅阵列半导体封装件而言，此一问题显已形成制程上 的两难，形成封装胶体的模压制程实为封装件制备上的必要步骤，但 此一步骤将使基板尺寸与材料成本增加，而不利于产业上的量产，显然己成为球栅阵列半导体封装件发展上的瓶颈。请参阅图1A至图1D，鉴此，中国台湾专利第1244145及1244707 号揭示一种半导体封装件制法(所述专利的申请人与本发明申请人相 同)，其包括制备多个基板10及一承载件16，该基板10的长宽尺寸约 略等于半导体封装件的预定长宽尺寸，且每一基板IO上均设置有至少 一芯片11，该承载件16上具有多个开口 160，且该开口 160的长宽尺 寸大于该基板10的长宽尺寸，以将该多个基板10分别定位于该承载 件的开口 160中，同时封盖该基板10与该承载件16间的间隙17，而 使该间隙17不致贯通该承载件16(如图1A所示)；进行模压制程，以 于每一开口 160上均分别形成用以包覆该芯片11的封装胶体13，其中， 该封装胶体13所覆盖面积的长宽尺寸大于该开口 160的长宽尺寸(如 图1B所示)；进而于脱模后于该基板10背面植设焊球12(如图1C所 示)，并依该半导体封装件的预定长宽尺寸而沿该基板10的约略边缘 位置进行切割(如图1D所示)，以制得多个半导体封装件。从而通过封 盖基板10与该承载件16间的间隙17以防止封装胶体13的溢胶，同 时，令用以形成该封装胶体13的模腔的投影长宽尺寸大于该开口 160 的长宽尺寸以便利脱模；如此，即可避免现有技术为解决溢胶与脱模 等问题而增大该基板10尺寸的缺点，进而可大幅縮小该基板10的制 备尺寸，而令其制备长宽尺寸约略等于封装件的预定尺寸，减少切割 后不必要的基板材料浪费。但是，于前述制程中，为有效定位该基板10并封盖该间隙17，其 揭示以点胶方式而于该基板10与承载件16间的间隙27中填充一例如 拒焊剂(Solder Mask)或环氧树脂等高分子材料的胶料18，而为能加快 进行点胶作业，通常该间隙17需预留至少lmm，以供点胶作业得以书 写(pen-write)方式快速于该间隙17充填胶料18，但是间隙17愈大， 所需胶料18用量即愈多，导致成本上升；同时，若间隙17太大亦容 易造成预先黏置于胶片上的基板10产生偏移(shift),甚而造成后续 制程困扰，例如因基板10偏移，造成相对两边间隙不同，进而导致一 边胶料填不满，而相对另一边却发生溢胶问题(如图2A所示)，甚而对 应于发生溢胶的一边，在后续形成覆盖芯片11的封装胶体13时，将 造成封装胶体13与基板10间因残留有胶料18(如图2B所示)，而容易 发生边缘脱层问题。相对地，如该间隙17太小，虽可减少基板10发生偏移问题，但是必须使用更细的点胶针及更慢的点胶速度，方使胶料18得以充分填于该间隙17中，如此将造成点胶速度过慢，同时导 致成本的上升。另请参阅图3，为解决前述问题，本发明的申请人在中国台湾专利 申请号第95133420提出一种半导体封装件的制法，将其上设置有芯片 21的基板20，收纳于一承载件26的开口 260中，由于该开口 260略 大于基板20尺寸，该基板20与承载件26间形成有一间隙S，为使该 间隙S够小以节省充填用胶料的用量并于模压作业进行前能为胶料所 完全充填，而于该承载件26的开口 260的周缘形成至少一贮存孔261， 从而在进行点胶作业时，先让胶料C注入该贮存孔261，使贮存孔261 中的胶料能藉毛细现象而充填入基板20与承载件26间的间隙S中。而为使注入该贮存孔内的胶料能藉毛细现象充填至间隙，该间隙 的宽度即宜介于0.05至0.2mm间，较宜为0. lmm。这些宽度除能提供 毛细现象的产生及节省胶料的用量外，还能避免间隙过大而有基板未 能精确定位于开口内的问题。但是，因间隙甚小，欲判断间隙是否为 胶料所完全填满，往往无法以肉眼检测，而须使用30x的显微镜方能 检知。此以显微镜检知的步骤，不但增加制程的复杂性，亦同时增加 整体封装成本；而若不采用显微镜来检知间隙充填的完整性，会导致 当间隙未完全充填有胶料时，于模压制程(Molding Process)进行中 会有封装胶体(Molding Compound)自间隙未充填有胶料处溢漏到基板 背面而污染焊球垫(ball pad)的问题，甚而影响制成品的良率。因此，如何提供一种半导体装置的制法及其用于该制法的承载件， 而毋须使用显微镜即可以肉眼迅速进行间隙是否己完全充填有胶料的 检知方法，从而避免半导体装置与承载件间存在间隙未完全充填有胶 料时，于模压制程中封装胶体自间隙未充填有胶料处溢漏到基板背面 的问题，污染焊球垫(ball pad)而影响制成品的良率，实为目前相关 产业所亟待解决的问题。发明内容有鉴于此，本发明的一目的是提供一种半导体装置的制法及其用 于该制法的承载件，毋须显微镜的使用而以肉眼即能迅速检知半导体装置与承载件间的间隙是否已完全充填有胶料。本发明的另一目的是提供一种半导体装置的制法及其用于该制法 的承载件，从而能降低检知成本及制程复杂性。本发明的再一目的是提供一种半导体装置的制法及其用于该制法 的承载件，从而可在不增加检知成本的情况下，确保半导体装置与承 载件间的间隙得以完整充填。为达成上述及其它目的，本发明提供一种半导体装置的制法，其 包括下列步骤将接置有芯片的基板设置于一承载件的开口中，使该 基板与承载件间形成一具所欲宽度的间隙，且该承载件的开口周缘并 形成有至少一贮存孔及至少一检知孔；将胶料注入贮存孔中，以使该 胶料能藉毛细现象而充填入该间隙及检知孔中；检视该检知孔中是否 充填有胶料，若有，则进入下一步骤；进行模压作业以于该基板及承 载件上形成一用以包覆该芯片并盖覆该开口的封装胶体；以及，进行 切单作业(Singulation Process)以形成所欲的半导体装置。该芯片主 要是以覆晶方式接置并电性连接至该基板。该检知孔的设置位置与数量，本领域技术人员均知并无特定限制。 当然，数量越多，越能更精确地判断基板与承载件间所形成的间隙是 否已完全充填有胶料。同时，该检知孔的大小与形状亦无特定限制， 其形状可为半圆形、矩形、三角形或其它规则或不规则者，其大小则 宜为间隙宽度的3至10倍，亦即，其半径或长宽大小得位于0. 5至2mm 的范围间，而以1,为宜，以避免胶料的浪费但同时又能供肉眼无碍 地判断胶料是否已填入。本发明还提供一种上述的半导体装置的制法上用的承载件，该承 载件是一片体结构，具有贯穿的至少一开口，形成于开口周缘的至少 一贮存孔，以及形成于该开口周缘的至少一检知孔。
图1A至图1D为中国台湾专利第1244145及1244707号所揭示的 半导体封装件制法；图2A及图2B为现有技术将基板定位于承载件中所遭遇的填胶问 题剖视图；图3为本发明申请人于中国台湾专利申请号第95133420所提出的半导体封装件的制法示意图；图4A至图4H为本发明的半导体装置的制法示意图；以及图5至图9为用于本发明的半导体装置的制法的承载件的不同实施例示意图。元件符号说明10基板11心片12焊球13封装胶体16承载件160开口17间隙18胶料20基板21芯片26承载件260承载件开口261贮存孔C胶料S间隙4半导体装置40心片41焊块42基板420基板背面421焊球垫43承载件430承载件背面431承载件开口432贮存孔433检知孔44封装胶体45焊球46胶片53承载件533检知孔63承载件631承载件开口632贮存孔633检知孔73承载件731承载件开口732贮存孔733检知孔83承载件831承载件开口832贮存孔833检知孔93承载件931承载件开口933检知孔具体实施方式
以下通过特定的具体实例说明本发明的实施方式，供本领域技术 人员由本说明书所揭示的内容轻易地了解本发明的优点及功效。须知，本发明为解决上述中国台湾专利申请号95133420发明专利 申请的缺陷，故相同的部件、材料或步骤的详细叙述将予以略除，以 使本说明书更为简洁。本说明书全文所述的"一"并非用以限制其连结的"物"的数量， 而是指"一"及"一以上"的数量；故而，若所指的"物"数量非只 有一个时，则全文会以"多"个明确限定的，又若仅能只有一个时， 亦会明确地以"一个"或对等词限定的。请参阅图4A至图4H，为本发明的半导体装置的制法流程(步骤) 示意图。如图4A所示，将一芯片40通过多个颗焊设于该芯片40上的焊块 (Solder Bumps)41焊设于一基板42上，使该芯片40能经由焊块41 与基板42电性连接。此种芯片以覆晶(Flip Chip)方式与基板电性连 接的技术为现有技术，且非本发明的特点所在，故在此不予赘述。另 该芯片亦可选择以焊线方式电性连接至该基板。如图4B及图4C所示，其中该图4C为对应图4B的俯视图，提供 一由FR4、 FR5、 BT或类似的高分子材料所制成的承载件43，于该承载 件43的背面430上黏贴一胶片(T即e) 46以封合一贯穿形成于该承载件 43的开口 431 —端口，从而将该接设有芯片40的基板42放置于该开 口 431中时，该基板42即能通过该胶片46而置于开口 431中。该承载件43的开口 431呈正方形，于该开口 431的四角隅并形成 有贮存孔432，复于该开口 431的周缘形成有与贮存孔432间隔开一适 当距离的呈半圆形的检知孔433。该开口 431略大于基板42，因而， 该基板42置入开口 431后，该基板42与承载件43间其形成有一间隙 S，并使该间隙S具有所欲的宽度，以令用以充填该间隙S的胶料(详 述于后)能因间隙S提供的毛细作用而流注其间；该间隙S的宽度宜为 约0. lmm，且该间隙S与该贮存孔432及检知孔433相连通。该贮存孔432供一般的点胶装置将胶料注入，且贮存孔432的适 当大小能令胶料较迅速地填注，而毋须使用价格昂贵的且微细点胶头的点胶装置，故能降低成本并使制程加速。相对地，该检知孔433仅 供以裸眼检视间隙S是否已完全充填胶料之用，故其大小不能太大而 使毛细现象中断及/或增加胶料的用量，亦不能太小而导致无法以裸眼 检视该检知孔433是否充填有胶料；是以，该检知孔433的大小视形 状而定，其半径或长边宜为约lmm，使该检知孔433通常小于贮存孔 432。如图4D所示，以例如点胶方式将胶料C注入该贮存孔432中，从 而使该胶料C能通过间隙S所提供的毛细现象而流注入间隙S间(如图 中箭头所示方向流动)，并于通经检知孔433时，亦能注入检知孔433 中。因而，通过该胶料C充填入间隙S中，该基板42即能稳固地定位 于承载件43中。同时，该胶料C 一般为拒焊剂(Solder Mask)或环氧 树脂等高分子材料。如图犯所示，接着即可以裸眼等方式轻易检视检知孔433是否已 充填有胶料C,避免使用显微镜检知所导致增加制程的复杂性及增加整 体封装成本。若无胶料C充填于检知孔433，即表示间隙S未为胶料C 所完全填实，则不得进行后续的封装制程，以避免材料的浪费与不良 率的增加；若检视结果为检知孔433已充填有胶料C，表示间隙S已完 全充填有胶料C，而可以进入下一制程。如图4F所示，进行模压作业，以于该结合有基板42的承载件43 上形成一封装胶体44。该封装胶体44的底面积大于该开口431，以使 该封装胶体44完整覆盖住基板42、接置于该基板42上的芯片40及间 隙S。由于该间隙S已为胶料C所完全充填，如前所述，故在模压作业 进行中，封装胶体44不致漏胶至基板42的背面420而造成基板42的 背面420上所设的焊球垫(Ball Pads)421的污染，因此，能确保焊球(将 示于图4G)与焊球垫421的焊接品质。然后，将该胶片46撕除。如图4G所示，进行植球作业(Solder Ball Implantation Process)，以将多个焊球45植接至基板42的背面420上对应的焊球 垫421，从而使芯片40藉该焊球45与外界装置形成电性连接关系。最后，如图4H所示，进行切单作业(Singulation Process),用 以沿基板42上的切割线(未图示)切割该封装胶体44及基板42，以形 成所欲尺寸的半导体装置4。须知，前述的植球作业亦得于切单作业完成后再予实施，并无特定限制植球作业须于切单作业前进行，前述的 实施次序仅为例示性说明，而非用以限定本发明的可实施范围。复请参阅图5至图9，为用于本发明的半导体装置的制法的承载件 的不同实施例，藉不同实施例的呈现，说明本发明所适用的承载件上 所形成的贮存孔及检知孔的设置位置、相对位置关系及数量并无特定 限制，但是该检知孔较佳是设于相邻贮存孔的中间位置，以有效检视 胶体是否充布于间隙中。如图5所示，该承载件不同于前述实施例中所用者的差异处，在 于该承载件53的检知孔533呈方形，具有等长的侧边，在此实施例中 各为lmm。如图6所示，该承载件63不同于前述实施例中所用者的差异处， 在于二贮存孔632形成于承载件开口 631的二相对角隅上，而二检知 孔633则形成于开口 631的另二相对的角隅上。如图7所示，本实施例的承载件73不同于前述实施例中所用者的 差异处，在于贮存孔732经于开口 731的周缘上任二相邻角隅间，相 对的，而检知孔733则分别形成于开口 731的四角隅处。如图8所示，本实施例的承载件83不同于前述实施例中所用者的 差异处，在于检知孔833形成于开口 831的两对应边缘的中间处，而 贮存孔832则形成于幵口 831的另二相对的边缘的大致中间处，且该 贮存孔832以成对方式存在。如图9所示，本实施例的承载件93不同于前述实施例中所用者的 差异处，在于该承载件开口 931的任一侧边上所形成的检知孔933以 成对方式存在，该检知孔933数量的增加能使检知效果提升。因而，由前述实施例的说明可知，本发明的半导体装置的制法及 应用于该制法中的承载件，因有检知孔的形成，使检知基板与承载件 间的间隙是否已为胶料所完全填充的作业，以裸眼检知即可，而毋须 借助如显微镜等辅助工具，故能降低封装成本及制程的复杂度与完成 时间，甚而避免半导体装置与承载件间存在间隙未完全充填有胶料时， 于模压制程中封装胶体自间隙未充填有胶料处溢漏到基板背面的问 题，污染焊球垫(ball pad)而影响制成品良率等问题。上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下， 对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应以 本发明权利要求书的范围为依据。
权利要求
1. 一种半导体装置的制法，包括下列步骤将接置有芯片的基板设置于一承载件的开口中，该开口略大于该基板，以在该基板与承载件间形成一间隙，且在开口的周缘形成有至少一贮存孔及至少一与该贮存孔间隔开的检知孔；将胶料注入该贮存孔，以通过该间隙所提供的毛细现象，使胶料充填于间隙及检知孔中，并检视该检知孔中是否充填有胶料；形成一封装胶体以覆盖芯片、基板与间隙的全部及承载件的一部分；以及切割该封装胶体及基板以形成一具所欲尺寸的半导体装置。
2. 根据权利要求1所述的制法，其中，该贮存孔尺寸大于该检知 孔尺寸。
3. 根据权利要求1所述的制法，其中，该检知孔的半径或长边约为间隙的宽度的3至10倍。
4. 根据权利要求1所述的制法， 角隅或侧边。
5. 根据权利要求1所述的制法， 为0. 15至2. Omm,并以1.0咖为宜。
6. 根据权利要求1所述的制法， 中间位置。
7. 根据权利要求1所述的制法，其中，该检知孔形成于该开口的其中，该检知孔的半径或长边约其中，检知孔设于相邻贮存孔的其中，该芯片以覆晶方式电性连
8. 根据权利要求1所述的制法，其中，该胶料选自拒焊剂及环氧 树脂的其中一者。
9. 根据权利要求1所述的制法，其中，该胶料用以将基板定位于 承载件的开口中，并使该基板与承载件间的间隙为该胶料所完全充填。
10. 根据权利要求1所述的制法，复包括一植球作业，于该切割作 业之前或之后进行，以将多颗焊球焊设至该基板的背面上。
11. 一种用于制造半导体装置的承载件，该承载件为一片体结构， 包括至少一开口；至少一形成于该开口的周缘上的贮存孔；以及至少一形成于该开口的周缘上的检知孔，其中，该忙存孔大于该 检知孔，且该检知孔与该贮存孔间隔开。
12. 根据权利要求11所述的承载件，其中，该检知孔的半径或长 边约为0. 15至2. 0mm，并以1.0mm为宜。
13. 根据权利要求11所述的承载件，其中，该检知孔设于相邻贮 存孔的中间位置。
14. 根据权利要求11所述的承载件，其中，该检知孔形成于该开 口的角隅或侧边上。
15. 根据权利要求11所述的承载件，其中，该开口用以容置半导 体装置，且该半导体装置及该承载件开口间形成有间隙，以供胶料注 入该贮存孔，并通过该间隙所提供的毛细现象，使胶料充填于间隙及 检知孔中。
全文摘要
本发明公开了一种半导体装置的制法及其用于该制法的承载件，是将结合有芯片的基板置入一承载件的开口中，该承载件形成有至少一贮存孔及检知孔，从而由该贮存孔注入胶料，使该胶料藉毛细现象充填入基板与承载件间的间隙，以由该检知孔是否充填有胶料而判断出基板与承载件间的间隙是否完全为胶料所充填；间隙已完全充填有胶料的则进行模压作业以形成包覆该芯片的封装胶体，再进行植球作业及切割作业以形成所欲的半导体装置。故由检知孔的提供，即能裸眼检知基板与承载件间的间隙是否已完全填充有胶料，而使检测作业成本降低，提升成品的良率，且不会增加封装成本。
文档编号H01L21/50GK101266933SQ200710135989
公开日2008年9月17日 申请日期2007年3月14日 优先权日2007年3月14日
发明者曾文聪, 洪敏顺, 萧承旭, 蔡和易, 黄建屏 申请人:矽品精密工业股份有限公司