打线在多曲折接指的半导体封装构造的制作方法

专利名称：打线在多曲折接指的半导体封装构造的制作方法
技术领域：
本发明涉及一种半导体装置，特.别是涉及一种打哉在多曲折接指的半 导体封装构造。
背景技术：
在已知的半导体封装构造中，晶片.是黏设于一晶片载体，例如导线架 或线路基板。并常见地通过打线形成的多个烊线电性连接晶片与晶片载体。 其中，晶片载体上会设有多个接指，以供焊线的一端连接。然而随着高密 度集成电路、微间距端子与封装体积微小化的发展，接指的排列间隙与宽 度越来越小，使得焊绵容易误触邻近接指而产生电气短路。此外，接指可 供截断焊线的距离越来越小，导致打线作业困难实施。因此，现行的作法 是针对具有不同尺寸或不同焊垫配置的晶片，设计出专属的晶片载体，其 是具有对应晶片焊垫的接指排列顺序与排列位置，故共用性甚差。
请参阅图1及2所示，现有的半导体封装构造100包括一导线架的多 个第一引脚110与第二引脚'150、 一晶片120以及多个第一焊线131与第二 焊线132。每一第一引脚110的内端是具有一接指111,每一第二引脚150 的内端是具有一接指151，以供打线接合。这些第一引脚110与这些第二引 脚150是具有延伸在该半导体封装构造100两相对侧的外引脚(或外露垫)。 请参阅图2所示，这些第一引脚110的接指111与这些第二引脚150的接指 151是为"相隔的平行排列"，即如图2所示，这些第一引脚110的接指111 与这些第二引脚150的接指151之间是相隔有一间愧Sl,并且以其内端朝 向该间隙Sl的方式分别排列在该间隙Sl的两侧。其中这些第一引脚110 是较长于这些第二引脚150,以供设置该晶片120。这些第一焊线131是电 性连接该晶片120的多个焊垫122至速些第一引脚110的接指111,而这些 第二焊线132是电性连接译晶片120的这些焊垫122至这些第二引脚1.50 的接指151。 一封胶体170是密封该鼎片120、这些第一焊线131、这些第 二焊线132以及这些第一引脚110的内端与这些第二引脚150的内端，但 可显露这些第一引脚110的外引脚与这些第二引脚150的外引脚。
:请再参阅图2所示，基于以上所述的这些第一引脚110的接指111与这 些第二引脚150的接指151的排列位置，该晶片120的这些焊垫122亦须 对应排列，以确保这些焊线131与132的打线方向是与这些第一引脚110 的接指111以及这些第二引脚150的接指151的延伸方向大致对齐，故习
4知的半导体封装构造100只能封装一种焊垫排列固定与尺寸固定的晶片 120。若选用其它类型的晶片时，晶片的焊垫排列位置或/及晶片尺寸将有所 不相同，导致焊线的打线方向会与导线架的接指延伸方向产生倾斜角度或 是焊线交错的问题，在打线与模封过程中会误触邻近接指导致电气短路。
有鉴于上述现有的半导体封装构造存在的缺陷，本发明人基于从事此 类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积 极加以研究创新，以期创设一种新型的打线在多曲折接指的半导体封装构 造，能够改进一般现有的半导体封装构造，使其更具有实用性。经过不断 的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值 的本发明。

发明内容
本发明的主要目的在于，克服现有的半导体封装构造存在的缺陷，而 提供一种新型的打线在多曲折接指的半导体封装构造，所要解决的技术问 题是使其通过焊线可选择性连接在多曲折接指的多个接指部，使该封装构 造具有共用性，能封装具有不同尺寸或不同焊垫配置的晶片，在较佳的接
指打线角度下能避免误触邻近接指，从而更加适于实用。
本发明的次一目的在于，提供一种打线在多曲折接指的半导体封装构 造，能使第一焊线与第二焊线的长度较为平均，以避免在封胶制程中因焊 线长度不同造成相邻的焊线相互接触导致讯号短路的问题。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据 本发明一种打线在多曲折接指的半导体封装构造，主要包括一导线架的多 个第一引脚、 一晶片以及多个焊线。每一第一引脚具有一多曲折接指，其 包括曲折连接的一第一接指部与一第二接指部。该晶片具有多个焊垫。这 些焊线的一端是连接这些焊垫并且另一端选择性连接于这些第一接指部与 这些第二接指部的其中一群组，其中这些焊线的打线方向与包括这些第一 或第二接指部的连接群组的延伸方向之间形成一第一夹角，这些焊线的打
线方向与包括这些第二或第 一接指部的未连接群组的延伸方向之间形成一 第二夹角，该第一夹角是不大于该第二夹角。在不同实施例的应用上，该 导线架是可为一具有多个多曲折接指的晶片载体，每一 多曲折接指包括曲 折连接的一第 一接指部与 一第二接指部， 一半导体封装构造是利用该晶片 载体承载该晶片，再通过这些焊线电性连接该晶片至该第一接指部或该第 二接指部的其中一群组。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 在前述的半导体封装构造中，该第一夹角是可趋近于零，以使这些焊 线的打线方向与包括这些第 一或第二接指部的连接群组的延伸方向大致平行。
在前述的半导体封装构造中，这些第一接指部是可相对于这些第二接 指部更邻近于该晶片。
在前述的半导体封装构造中，这些第二接指部是可包括这些第一引脚 的内端。
在前述的半导体封装构造中，这些多曲折接指是可为z字形。 在前述的半导体封装构造中，可另包括有一电镀层，其形成于这些多 曲折接指的表面。
在前述的半导体封装构造中，可另包括有该导线架的多个第二引脚， 每一第二引脚是具有一第三接指部，这些第三接指部是与这些第一接指部
相邻地错位平行排列。
在前述的半导体封装构造中，至少一个的第二引脚的内端亦可为多曲 折状并具有一第四接指部，该第四接指部是与这些第一接指部相邻地错位 平行排列。
在前述的半导体封装构造中，这些第一引脚是可较长于这些第二引脚 并往这些第二引脚延伸，以供该晶片的设置。
在前述的半导体封装构造中，可另包括有该导线架的多个晶片承座， 其是位于这些第一引脚的两侧。
在前述的半导体封装构造中，可另包括有一封胶体，以密封该晶片、 这些焊线与这些第一引脚的内端与这些第二引脚的内端，而这些第一引脚 的外端与这些第二引脚的外端是分别延伸外露在该封胶体的两相对侧边。
在前述的半导体封装构造中，这些焊垫是可位于该晶片的其中一侧边， 并且该晶片的该侧边的中央是留有一无焊垫留白区。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本
发明提出的一种打线在多曲折接指的半导体封装构造，其包括 一晶片载 体，具有多个多曲折接指，每一多曲折接指是包括曲折连接的一第一接指 部与一第二接指部； 一晶片，是具有多个焊垫并设于该晶片载体上；以及
多个焊线，其是一端连接这些焊垫并且另一端选择性连接于这些第一接指 部与这些第二接指部的其中一群组，其中这些焊线的打线方向与包括这些 第一或第二接指部的连接群组的延伸方向之间是形成一第一夹角，这些焊
线的打线方向与包括这些第二或第 一接指部的未连接群组的延伸方向之间
是形成一第二夹角，该第一夹角是不大于该第二夹角。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 在前述的半导体封装构造中，其中所述的晶片载体为一线路基板。 在前述的半导体封装构造中，其中所述的第一夹角是趋近于零，以使
这些焊线的打线方向与包括这些第 一或第二接指部的连接群组的延伸方向
6在前述的半导体封装构造中，其中所述的多曲折接指为z字形。
在前述的半导体封装构造中，其中.所述的第一接指部是相对于这些第 二接指部更邻近于该晶片。
在前述的半导体封装构造中，其中当.该第一夹角与该第二夹角大致为 相同时，这些焊线是连接于这些第一接指部，以缩短这些焊线的长度。
在前述的半导体封装构造中，其另包括有一电镀层，其是形成于这些 多曲折接指的表面。
借由上述技术方案，本发明打线在多曲折接指的半导体封装构造至少
具有下列优点
1) 本发明的一种新型的打线在多曲折接指的半导体封装构造，通过焊 线可选择性连接在多曲折接指的多个接指部，使该封装构造具有共用性，能 封装具有不同尺寸或不同焊垫配置的晶片，在较佳的接指打线角度下能避 免误触邻近接指，从而更加适于实用。
2) 本发明的一种打线在多曲折接指的半导体封装构造，能使第一焊线 与第二焊线的长度较为平均，以避免在封胶制程中因焊线长度不同造成相 邻的焊线相互接触导致讯号短路的问题。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的 技术手段，而可依照说明书的内容予以实施，并且为了i上本发明的上述和 其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附 图，详细i兌明如下。


图l是现有的半导体封装构造的截面示意图。
图2绘示现有的半导体封装构造在封胶前打线在晶片主动面与导线架 之间的平面示意图。
图3依据本发明的第一具体实施例，-一种打线在多曲折接指的半导体 封装构造剖切第一引脚的截面示意图。
图4依据本发明的第一具体实施例，该半导体封装构造剖切第二引脚 的截面示意图。
图5依据本发明的第一具体实施例，该半导体封装构造所使用导线架 的平面示意图。
图6依据本发明的第一具体实施例，绘示该半导体封装构造在封胶前 打线在晶片主动面与导线架的间的平面示意图。
图7依据本发明的第一具体实施例，绘示该半导体封装构造中焊线可 连接晶片焊垫并选"t奪性连接至多曲折接指的第 一接指部的平面示意图。图8依据本发明的第一具体实施例，绘示该半导体封装构造中焊线可 连接晶片焊垫并选择性连接至多曲折接指的第二接指部的平面示意图。
图9依据本发明的第一具体实施例，绘示该半导体封装构造在封胶前
打线在具有不同焊垫配置变化晶片的主动面与导线架的间的平面示意图。
图IO依据本发明的第二具体实施例，另一种打线在多曲折接指的半导 体封装构造的截面示意图。
图ll依据本发明的第二具体实施例，绘示该半导体封装构造在封胶前 打线在具有第一焊垫配置晶片的主动面与晶片载体的间的局部立体示意图。
图12依据本发明的第二具体实施例，绘示该半导体封装构造在封胶前 打线在具有第二焊垫配皇晶片的主动面与晶片载体的间的局部立体示意图。
20:导线架100:半导体封装构造
110第一引脚111接指
120: 晶片122:焊垫
131:第一焊线132:第二焊线
150第二引脚.151:接指
170封胶体Sl:间隙
200半导体封装构造210:第一引脚
211多曲折接指212:第一接指部
213第二接指部220: 晶片
221主动面222.焊垫
220，晶片221，主动面222':焊垫231:第一焊线
231A:第一端231B:第二端232第二焊线240电镀层
250第二引脚251多曲折接指
252第三接指部 253第四接指部
260晶片承座270封胶体
280凌占晶层300半导体封装构造
310晶片载体311多曲折接指
312第一接指部313第二接指部
320晶片322焊垫
320: 晶片322'焊垫330焊线331梦 二山 弟 一响
332第二端340电镀层
8370:封胶体 01:第一夹角
02:第二夹角
具体实施例方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功 效，以下结合附图及较佳实施例，对依据本发明提出的一种打线在多曲折接 指的半导体封装构造其具体实施方式
、结构、特征及其功效，详细说明如 后。
图3至5是有关于本发明的第一具体实施例，揭示一种打线在多曲折 接指的半导体封装构造。图3为该半导体封装构造剖切第一引脚的截面示 意图。图4为该半导体封装构造剖切第二引脚的截面示意图。图5则为该 半导体封装构造所使用导线架的平面示意图。
请参阅图3及图4所示， 一种半导体封装构造200主要包括一导线架 20(如图5所示)的多个第一引脚210、 一晶片220以及多个第一焊线231。 如图5及图6所示，每一第一引脚210具有一多曲折接指211，其包括曲折 连接的一第一接指部212与一第二接指部213。其中，在此所指"曲折连接" 是指该第一接指部212与该第二接指部'213连接的部位形成有一概呈V形 的曲折角度，该曲折角度约为20度至90度。在本实施例中，这些多曲折 接指211可为Z字形，具有至少一曲折。.请参阅图3及图6所示，这些第 一接指部212是可相对于这些第二接指部213更邻近于该晶片220。这些第 二接指部213是可包括这些第一引脚210的内端。
请参阅图4及图5所示，该半导体封装构造200是可另包括有该导线 架20的多个第二引脚250。如图3所示，这些第二引脚250的外端与这些 第一引脚210的外端分别排列在该半导体封装构造200的两对称侧边。在 本实施例中，这些第二引脚.250的外端与这些第一引脚210的外端为由一 封胶体270的两对称侧边外露延伸的'外引脚，并可弯折成海鸥脚(gull lead), 或可弯折成其它形状。每一第二引脚250具有一第三接指部252,这些第三 接指部252是与这些第一接指部212相却地错位平行排列。在此所称的"相 邻地错位平行排列"，是如图5的左侧所示，这些第一引脚210的内端是朝 向这些第二引脚延伸且超越这些第三接指部252，并使这些第一接指部212 是与这些第三接指部252对齐。至少一的这些第二引脚250具有一多曲折 接指251，即为该第二引脚250的内端亦可为多曲折状并具有一第四接指部 253，其是与该第三接指部252曲折连接，其中该第四接指部253是可与这 些第二接指部213相邻地错位平行排列。
再如图3及图5所示，这些第一引脚210是可较长于这些第二引脚250 并往这些第二引脚250延伸，以供谅晶片220的设置。具体而言，如图3所示，该半导体封装构造200可另包括有一电镀层240,其形成于这些第一 引脚210的这些多曲折接指211的表面，其覆盖面积包括了这些第一接指 部212与这些第二接指部213,用以增加对这些焊线231的结合力。如图4 所示，该电镀层240更可形成于这些第二引脚250的这些多曲折接指251 的表面，并覆盖这些第三接指部252与这些第四接指部253。该电镀层240 的材质是可选用于银、镍金；锡、镍祀金、锡铅、锡铋的其中之一。
该晶片220具有一主动面221，该主动面221上设有多个焊垫222,以 作为该晶片220的对外电极。在本实施例中，这些焊垫222是可位于该晶 片220的其中一側边，并且这些焊垫222的配置位置与间隙都有相当大的 弹性。例如，如图6所示，该晶片220的该侧边的中央是可留有一无焊垫 留白区，其是大于这些焊垫222的平均间隙，而将这些焊垫222区分成前 半部群组焊垫与后半部群组焊垫。该晶片220是可为快闪记忆体晶片220。 如图3及图6所示，可利用一黏晶层280黏接该晶片220至这些第一引脚 210的表面，并使该晶片220是以该主动面221远离这些第一引脚210的方 式设置于这些第一引脚210上。
请参阅图5及图6所示，该半导体封装构造200是可另包括有该导线 架20的多个晶片承座260，其是位于这些第一引脚210的两侧，以供增进 晶片设置的补强功效。
请参阅图6、 7及8所示，这些第一焊线231的第一端231A是连接这 些焊垫222并且第二端231B选择性连接于这些第一接指部212与这些第二 接指部213的其中一群组。在本实施例中，每一第一焊线231的该第一端 231A是可为起始端，而该第二端23IB则为终止端，即为由晶片至接指部(导 线架)的正向打线。但不受限制地，这些第一焊线231亦可为由接指部(导线 架)至晶片的逆向打线。然在本发明中，以正向打线为较佳。其中这些第一 焊线231的打线方向与包括这些第一接指部212或这些第二接指部213的 连接群组的延伸方向之间形成一第一夹角01,这些第一焊线231的打线方 向与包括这些第二接指部2'13或第一接指部212的未连接群组的延伸方向
之间是形成一第二夹角e2，该第一夹角ei是不大于该第二夹角e2。其中，
在此所指"打线方向"是指这些第一焊线231的该第一端231A至该第二端 231B在该导线架20上的水平方向(如图7及图8所示)。
请参阅图7所示，当这些第一焊线23.1的第一端231A是连接至这些焊 垫222,这些焊线的第二端231B则选择性连接这些第一引脚20的第一接 指部212，此时这些第一焊线231的打线方向与这些第一接指部212(被连接 接指部)的延伸方向之间所形成的该第一夹角01是小于这些第一焊线231 的打线方向与这些第二接指部213(未棘接接指部)的延伸方向之间所形成的 该第二夹角02。请参阅图8所示，这些第一焊线231的第一端231A是连接这些焊垫 222,这些焊线的第二端231B是选择性连接至这些第一引脚210的第二接 指部213，此时这些第一焊线231的打线方向与这些第二接指部213(被连接 接指部)的延伸方向之间所形成的该第一夹角ei是小于这些第一焊线231 的打线方向与这些第一接指部212(未连接接指部)的延伸方向之间所形成的 该第二夹角92。因此，这些第一接指部212与这些第二接指部213可提供 打线灵活度，以提供这些第一焊线231较佳的接指打线角度，以避免误触 邻近的多曲折接指211。再如图7及图8所示，在本实施例中，该第一夹角 01是可趋近于零，以使这些第一焊线231的打线方向与包括这些第一接指 部212或这些第二接指部213的连接群组的延伸方向大致平行，达到完全 的对齐。 '
该半导体封装构造200可以封装具有不同焊垫配置位置或/与不同尺寸 的晶片。如图9所示，另一晶片220，可设置于该导线架上。该晶片220'的 多个焊垫222，是可位于该晶片220，的主动面221，的单一侧边，且在这些焊 垫222，之间可以不设有无焊垫留白区。这些第一焊线231是电性连接该晶 片220，的这些焊垫222，并选择性连接至这些第一引脚210的这些第一接指 部212或这些第二接指部2i3,以提供该晶片220，较佳的打线角度，故利用 这些多曲折接指211的这些第一接指部212与这些第二接指部213可提供 焊线231的选择性接合，以适用具有不同焊垫配置的晶片，达到在较佳的 接指打线角度以避免误触邻近接指。
请参阅图4及图6所示，多个第二焊线232是电性连接该晶片220的 这些焊垫222至这些第二引脚250的这些第三接指部252或这些第四接指 部253。由于这些第二引脚250的其一的内端亦可为多曲折状并具有该第四 接指部253,故该第二引脚250的该第三接指部252与该第四接指部253, 可提供这些第二焊线232.较佳的打线位置。通常这些第二焊线232是选择 较邻近该晶片220的这些第三接指部252，以缩短打线距离。
请再参阅图5及图6所.示，虽然这些第一引脚210与这些第二引脚250 分别排列在该导线架20的不同侧边,但这些第一引脚210的多曲折接指211 与这些第二引脚250的多曲折接指仍可为相邻地错位平行排列，并且这些 第一引脚210的内端是朝向这些第二引脚250延伸且超过这些第二引脚250 的内端，使得分别地这些第一接指部212的配置区与这些第三接指部252 的配置区并排，这些第二接指部213的配置区与这些第四接指部253的配 置区并排，故在打线时可使这些第一焊线231与这些第二焊线232的长度 较为平均。
具体而言，该半导体封装构造200是可另包括有一封胶体270，以密封 该晶片220、这些第一焊线231、这些第二焊线232、这些第一引脚210的内端与这些第二引脚250的内端，而这些第一引脚210的外端与这些第二 引脚250的外端是分别延伸外露在该封胶体270的两相对侧边，以供对外 表面接合。
因此，通过每一第一引脚210具有不同弯折角度的第一接指部212与 第二接指部213,能提供较佳的接指打线角度，以避免这些第一焊线231误 触邻近的多曲折接指211,亦可提供不同尺寸或不同焊垫配置的晶片的较佳 的接指打线角度，使该半导4^封装构造200具有共用性，能封装具有不同 焊垫配置或/与不同尺寸的晶片。此外，由于这些第一引脚210的多曲折接 指211至这些焊垫222的距离概为相等于这些第二引脚250的多曲折接指 251至这些焊垫222的距离，故在打线Ehh这些第一焊线231与这些第二焊 线232的长度可较为平均，亦可控制焊线的长度。如此一来，即使在封胶 制程中这些第一焊线231与这些第二焊线232受模流影响产生位移，也较 不会因焊线长度不同造成相邻的焊线相互碰触，而导致讯号短路失效的问 题。
在本发明的第二具体实施例中，揭示另一种打线在多曲折接指的半导 体封装构造。请参阅图10所示，该半导体封装构造300包括一晶片载体310、 一晶片320以及多个焊线330。在本实施例中，该晶片载体310可为一线路 基板。请参阅图ll及图12所示，该晶片载体310具有多个多曲折接指311， 每一多曲折接指311是包括曲折连接的一第一接指部312与一第二接指部 313。这些多曲折接指311的表面是形成有一电镀层340,其是覆盖这些第 一接指部312与这些第二接指部313。该晶片320具有多个焊垫322并设于 该晶片载体310上。
请参阅图10及图11所示，这些焊线330的第一端331连接这些焊垫 322并且第二端332是选择性连接于这些第一接指部312与这些第二接指部 313的其中一群组，其中这些焊线330的打线方向与包括这些第一接指部 312或这些第二接指部313的连接群组的延伸方向之间形成一第一夹角，这 些焊-线330的打线方向与包括这些第二接指部313或第一接指部312的未 连接群组的延伸方向之间形成一第二夹角，该第一夹角是不大于该第二夹 角。当该第一夹角与该第二'夹角大致为相同时，这些焊线330是可连接于 这些第一接指部312，以缩短这些焊线330的长度。
因此，该半导体封装构造300能封装具有不同焊垫配置的晶片，并可 提供较佳的打线角度以免误触邻近接指。如图12所示，另一晶片320，是可 设置于该晶片载体310上，并通过这些焊线330电性连接该晶片320，的多 个焊垫322'至该晶片载体310的这些多曲折接指311。其中，这些焊线330 是连接这些焊垫322，与这些第二接指部313。具体而言，该半导体封装构造 300可另包括有一封胶体370,其形成于该晶片载体310的上表面，以密封该晶片320以及这些焊线330。因此，该半导体封装构造300具有能封装多 种晶片的共用性并符合接指微间距排列的要求。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式 上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发 明,任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用 上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是 未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作 的任何简单修改、等同变化.与修饰，—均仍属于本发明技术方案的范围内。
权利要求
1、一种打线在多曲折接指的半导体封装构造，其特征在于其包括一导线架的多个第一引脚，每一第一引脚具有一多曲折接指，其包括曲折连接的一第一接指部与一第二接指部；一晶片，具有多个焊垫；以及多个焊线，其一端连接这些焊垫并且另一端选择性连接于这些第一接指部与这些第二接指部的其中一群组，其中这些焊线的打线方向与包括这些第一或第二接指部的连接群组的延伸方向之间形成一第一夹角，这些焊线的打线方向与包括这些第二或第一接指部的未连接群组的延伸方向之间形成一第二夹角，该第一夹角不大于该第二夹角。
2、 根据权利要求l所述的半导体封装构造，其特征在于所述的第一夹 角是趋近于零，以使这些焊线的打线方向与包括这些第一或第二接指部的 连接群组的延伸方向大致平行。
3、 根据权利要求1所述的半导体封装构造，其特征在于所述的第一接 指部相对于这些第二接指部更邻近于该晶片。
4、 根据权利要求3所述的半导体封装构造，其特征在于所述的第二接 指部包括这些第一引脚的内端。
5、 根据权利要求1所述的半导体封装构造，其特征在于所述的多曲折 接指为Z字形。
6、 根据权利要求1所述的半导体封装构造，其特征在于其另包括有一 电镀层，其形成于这些多曲折接指的表面。
7、 根据权利要求1所述的半导体封装构造，其特征在于其另包括有该 导线架的多个第二引脚，每一第二引脚具有一第三接指部，这些第三接指 部是与这些第一接指部相邻地错位平行排列。
8、 根据权利要求7所述的半导体封装构造，其特征在于其中至少一的 这些第二引脚的内端亦为多曲折状并具有一第四接指部，该第四接指部是 与这些第二接指部相邻地错位平行排列。
9、 根据权利要求1或7所述的半导体封装构造，其特征在于所述的第 一引脚是较长于这些第二引脚并往这些第二引脚延伸，以供该晶片的设置。
10、 根据权利要求9所述的半导体封装构造，其特征在于其另包括有 该导线架的多个晶片承座，其位于这些第 一 引脚的两侧。
11、 根据权利要求9所述的半导体封装构造，其特征在于其另包括有 一封胶体，以密封该晶片、这些焊线与这些第一引脚的内端与这些第二引 脚的内端，而这些第一引脚的外端与这些第二引脚的外端分别延伸外露在该封胶体的两相对侧边。
12、 根据权利要求1所述的半导体封装构造，其特征在于所述的焊垫 位于该晶片的其中一侧边，并且该晶片的该侧边的中央留有一无焊垫留白 区。
13、 一种打线在多曲折接指的半导体封装构造，其特征在于其包括 一晶片载体，具有多个多曲折接指，每一多曲折接指是包括曲折连接的一第一接指部与一第二接指部；一晶片，具有多个焊垫并设于该晶片载体上；以及多个焊线，其是一端连接这些焊垫并且另一端选择性连接于这些第一 接指部与这些第二接指部的其中一群组，其中这些焊线的打线方向与包括 这些第一或第二接指部的连接群组的延伸方向之间形成一第一夹角，这些 焊线的打线方向与包括这些第二或第 一接指部的未连接群组的延伸方向之 间形成一第二夹角，该第一夹角不大于该第二夹角。
14、 根据权利要求13所述的半导体封装构造，其特征在于所述的晶片 载体为一线路基板。
15、 根据权利要求13所述的半导体封装构造，其特征在于所述的第一 夹角是趋近于零，以使这些焊线的打线方向与包括这些第一或第二接指部 的连接群组的延伸方向大致平行。
16、 根据权利要求13所述的半导体封装构造，其特征在于所述的多曲 折接指为Z字形。
17、 根据权利要求13所述的半导体封装构造，其特征在于所述的第一 接指部相对于这些第二接指部更邻近于该晶片。
18、 根据权利要求17所述的半导体封装构造，其特征在于其中当该第 一夹角与该第二夹角大致为相同时，这些坪线连接于这些第一接指部，以 缩短这些焊线的长度。
19、 根据权利要求13所述的半导体封装构造，其特征在于其另包括有 一电镀层，其形成于这些多曲折接指的表面。
全文摘要
本发明是关于一种打线在多曲折接指的半导体封装构造，主要包括一晶片、一导线架的多个引脚以及多个连接晶片与引脚的焊线。每一引脚具有曲折连接的一第一接指部与一第二接指部。这些焊线的一端连接该晶片的焊垫并且另一端选择性连接于这些第一接指部与这些第二接指部的其中一群组，以致使这些焊线的打线方向是与被连接接指部的延伸方向大致对齐，以方便打线制程。因此，该封装构造具有共用性，能封装具有不同尺寸或不同焊垫配置的晶片，在较佳的接指打线角度下能避免误触邻近接指。
文档编号H01L23/488GK101471315SQ20071030714
公开日2009年7月1日 申请日期2007年12月27日 优先权日2007年12月27日
发明者徐玉梅, 范文正 申请人:力成科技股份有限公司