半导体装置的制造方法

专利名称：半导体装置的制造方法
技术领域：
本发明涉及一种半导体装置的制造方法，特别涉及一种采用2次以上的光刻法合成可形成微细间距的图案的半导体装置的制造方法。
背景技术：
近年，光刻法技术的进展导致半导体电路图案的微细化加强，其主 要是由曝光光源的短波长化引起的。但是，不仅只短波长曝光装置的价格上涨导致经济问题，而且短波 长光刻法技术所必要的装置、材料、掩膜等涉及多方面的技术问题，且 解决上述问题其本身的难度高，故采用短波长化以外的方法进行的图案 微细化的研究，已从多方面开始进行。另外，32nm节点装置的制造中，使用高折射率的NA~ 1.6左右的液 浸光刻法或波长13.5nm的EUV曝光技术水平的析像性是十分必要的，但 由目前各种技术的完成度表明，开发可能与市场需要不符。上述状况为，于2005年前后，M.Maenhoudt等在众①中发表了通过2 次以上光刻法的合成，获得不符合光学原理的图案间距的方法，从此以 后，关于使用2次光刻法的方法的研究不断增加。2006年，在众②中，由Hynix公司发表了通过2次光刻法合成获得闪 存器(Flash memory)的孩t细间距的研究，在众③中，相同地由Hynix 公司报道了能削减干刻工序的、使用含Si的BARC的低成本生产流程。另外，在半导体装置的制造中， 一般包含在半导体衬底上形成的氧 化硅膜或氮化硅膜等绝缘膜、多晶硅或硅化钨、铝等导电膜等多种加工 工序。在65nm ~ 45nm设计比例的装置制造中，由于采用缺乏耐干刻性的 ArF抗蚀剂进行微细加工，故上述被加工层的加工如下进行。例如，在 被加工层上形成抗蚀层，进行曝光及显影，形成抗蚀图案后，以该抗蚀 图案为蚀刻掩膜进行干刻，由此加工被加工层。此时，为了确保曝光时所希望的析像度、曝光量界限或聚焦界限 (focus margin),必须使抗蚀剂的膜厚变薄。但是，抗蚀剂的膜厚过薄时，具有在被加工层的干刻中不能蚀刻抗蚀图案，且不能加工被加工层 的问题。为了解决上述问题，采用在被加工层上涂布图案传递材料后， 涂布抗蚀剂，将抗蚀图案转印至图案传递材料上，干刻被加工层的多层 抗蚀剂法。*(DM. Maenhoudt, J.Versluijs, H.Struyf.J.Van Olmen， M.Van Hove， "Double Patterning scheme for sub-0.25 kl single damascene structures at NA=0.75， X=193nm，， "Proc,of SPIE Vol. 5754， P1508國1518(2005),众②Chang-Moon Lim, Seo隱Min Kim， Young-Sun Hwang et al., "Positive and Negative Tone Double Patterning Lithography For 50nm Flash Memory" Proc. of SPIE Vol. 6154, 615410画P1誦8(2006)^r③Simgko0 Lee, Jaechang Jung, SimgyoonCho et al., "Double exposure technology using silicon containing materials" Proc. of SPIE Vol, 6153, 61531K-Pl-7(2006)表示光学分辨力的瑞利(Rayleigh)式如下式(1)所示。R=kl. a/NA) ... ( 1 )需要说明的是，式(l)中，R为图案析像度，X为曝光波长，NA为 透4竟开口数，kl为工艺因子(process factor)。此处，工艺因子kl低于"0.25"的微细的重复间距的图案，根据光 学原理1次衍射光不能进入透镜NA (光瞳)，因此，即使在使用完整的 位相移掩膜和完全相干(Coherent)的照明的理想的光学条件下，才艮据 物理的光学原理，也不能呈现图案。所以，形成工艺因子kl低于"0.25"的微细的重复间距的图案时， 采用在形成2倍间距的图案后，在此形成的图案之间再新形成图案的2次 加工方法，形成微细间距的图案。但是，如上所述地合成2个图案，虽然能容易地想到进行图形合成， 但是实际上，以光抗蚀图案作为掩膜，对各种半导体制造用的被加工层 进行蚀刻、转印，将导致工艺非常复杂。一般认为，如果单纯地考虑，为了在被加工层上形成合成图案，预 想通过重复光刻和蚀刻2次相同的工序来形成，^旦工艺成本最〗氐也为2 倍。发明内容本发明是鉴于上述课题而形成的，其目的在于提供一种抑制工艺成 本的同时能形成微细图案的半导体装置的制造方法。本发明涉及的半导体装置的制造方法的方案之一，包含以下工序在半导体衬底的主表面上形成被加工层的工序；在被加工层上形成底层的工序；在所述底层上依次形成第1中间层和第2中间层的工序。并且， 包含在用底层覆盖被加工层的状态下使第2中间层形成图案的工序；在 形成图案的第2中间层上形成第l掩膜图案的工序；使用第l掩膜图案 使第2中间层形成图案的工序。另外，还包含使用形成图案的第2中间 层，使第1中间层和底层形成图案，形成第2掩膜图案的工序；使用第 2掩膜图案，使被加工层形成图案的工序。本发明涉及的半导体装置的制造方法的其它方案包含以下工序 在半导体衬底的主表面上形成被加工层的工序；在被加工层上形成底层的工序；在底层上依次形成第1中间层和第2中间层的工序。另外，包 含在用底层覆盖被加工层的状态下使第2中间层形成图案的工序；在位 于形成图案的第2中间层间的第1中间层上，形成第l掩膜图案的工序。 还包含使用第l掩膜图案和形成图案的第2中间层，使第1中间层形成 图案的工序；使用形成图案的第1中间层，使底层形成图案，形成第2 掩膜图案的工序；使用第2掩膜图案，使被加工层形成图案的工序。本发明涉及的半导体装置的制造方法的其它方案包含以下工序 在半导体衬底的主表面上形成被加工层的工序；在被加工层的上面上形成底层的工序；在底层的上面上形成由多层中间层形成的层压中间层的 工序；对层压中间层实施多次图案形成，形成层压图案层的工序；以层 压图案层为掩膜，对底层及被加工层进行蚀刻的工序。根据本发明涉及的半导体装置的制造方法，既能抑制工艺成本升高 又能形成微细的图案。通过由附图理解的关于本发明的下述详细说明，进一步阐述该发明 的上述及其它目的、特征、方案及优点。


[图l]为表示实施方式l涉及的半导体装置的制造工序的第l工序的剖面图。[图2]为表示实施方式1涉及的半导体装置的制造工序的笫2工序的剖面图。[图3]为表示实施方式1涉及的半导体装置的制造工序的第3工序的剖面图。[图4]为表示实施方式1涉及的半导体装置的制造工序的第4工序的剖面图。[图5]为表示实施方式1涉及的半导体装置的制造工序的第5工序的 剖面图。[图6]为表示实施方式1涉及的半导体装置的制造工序的第6工序的剖面图。[图7]为表示实施方式1涉及的半导体装置的制造工序的第7工序的剖面图。[图8]为表示实施方式1涉及的半导体装置的制造工序的第8工序的剖面图。[图9]为表示实施方式1涉及的半导体装置的制造工序的第9工序的剖面图。[图10]为表示实施方式2涉及的半导体装置的制造方法的第1工序的剖面图。[图11]为表示实施方式2涉及的半导体装置的制造工序的第2工序的 剖面图。[图12]为表示实施方式2涉及的半导体装置的制造工序的第3工序的剖面图。[图13]为表示实施方式2涉及的半导体装置的制造工序的第4工序的剖面图。[图14]为表示实施方式2涉及的半导体装置的制造工序的第5工序的剖面图。[图15]为表示实施方式2涉及的半导体装置的制造工序的第6工序的剖面图。[图16]为表示实施方式2涉及的半导体装置的制造工序的第7工序的剖面图。[图17]为表示图15所示半导体装置的制造工序后的工序的剖面图。 [图18]为表示图17所示工序后的工序的剖面图。[图19]为表示第2变形例的半导体装置的制造工序的第1工序的剖面图。[图20]为表示图19所示制造工序后的工序的剖面图。 [图21]为表示图20所示制造工序后的工序的剖面图。 [图22]为表示图21所示制造工序后的工序的剖面图。 [图23]为表示图22所示制造工序后的工序的剖面图。 [图24]为表示图23所示制造工序后的工序的剖面图。 [图25]为表示图24所示制造工序后的工序的剖面图。 [图26]为表示图25所示制造工序后的工序的剖面图。 [图27]为表示图26所示制造工序后的工序的剖面图。 [图28]为实施方式1涉及的半导体装置的制造工序的第4工序的平面图。[图29]为实施方式1涉及的半导体装置的制造工序的第7工序的平面图。[图30]为实施方式1涉及的半导体装置的制造工序适用于双孔形式 时的第4工序的平面图。[图31]为实施方式1涉及的半导体装置的制造工序适用于双孔形式 时的第7工序的平面图。[图32]为实施方式2涉及的半导体装置的第4工序的平面图。[图33]为实施方式2涉及的半导体装置的第6工序的平面图。
具体实施方式
(实施方式l )使用图I至图IO,对本实施方式涉及的半导体装置的制造方法进行 说明。需要说明的是，对于相同或相当的构成，给出相同的符号，省略 其说明。图l是表示本实施方式涉及的半导体装置的制造工序的第l工序 的剖面图。在该图1中，在半导体衬底l的主表面上形成多晶硅 (polysilicon)膜等的^皮加工层52 (被加工层的制造工序结束)。在该;故加工层52的上面上，形成底层53,所述底层53例如由可采用 4匕学气相;冗积法(CVD (Chemical Vapor Deposition)法)形成的无定 形碳、或可采用旋涂法形成的含有苯基、萘基等芳香环的聚合物等构成。 需要说明的是，采用化学气相沉积法形成底层53时，在该底层53的上面形成的膜也可以通过化学气相沉积法良好地形成，采用旋涂法形成底层53时，在底层53上形成的膜也可以采用旋涂法良好地形成。此处，由无定形碳构成底层53时，可以使用平行平板型等离子体 CVD装置或高密度等离子体CVD装置，通过等离子体化学气相沉积法堆 积无定形碳膜。作为成为碳供给源的烃类气体，可以从下述气体中选择曱烷 (CH4)、乙烷(C2H6)、丙烷(C3H8) 、 丁烷(C4H10 )、乙炔(C2H2 )、 丙烯(C3H6)、丙炔(C3H4)、或有机类材料二曱基曱醛(HCON(CH3)2)。该烃类气体，与氦(He)、氩(Ar)、氮(N2)等载体(混合)气 体的至少一种一同导入燃烧室。然后，在300。C ~ 550°0的范围内，在 10Torr以下的压力下采用等离子体化学气相沉积法堆积成膜厚约300nm 的无定形碳膜(a-c)。如上所述，在被加工层52的上面上，形成釆用等离子体化学气相沉 积法堆积的、由碳含量为90重量％以上的无定形碳形成的底层53 (底层 的形成工序结束)。如上所述，在采用化学气相沉积法形成的底层53上，例如形成等离 子体氧化硅膜等可通过化学气相沉积法形成的第1中间层5 4 。此处，用等离子体氧化硅膜形成第1中间层54时，采用平行平板或 高密度等离子体CVD装置，使用甲硅烷(SiH4)、乙硅烷(Si2H6)、三 曱基硅烷(Si(CH3)4) 、 TEOS气体(Si(OC2H5)4)等硅烷气体源(silane source gas)和、02、 03气体、CO气体等氧化类气体，进行等离子体化 学气相沉积。由此，等离子体氧化硅膜(P-SiO)例如以约30nm的膜厚 堆积(第l中间层的形成工序结束)。然后，在采用化学气相沉积法形成的笫1中间层54上，例如可形成 等离子体氮化硅膜等通过化学气相沉积形成的第2中间层55。例如，由 等离子体氮化硅膜形成此第2中间层55时，采用平行平板或高密度等离 子体CVD装置，使用曱硅烷(SiH4)、乙硅烷(Si2H6)、三曱基硅烷 (Si(CH3)4) 、 TEOS气体(Si(OC2H5)4)等硅烷气体源和、N20、 NH3 气体等氮化类气体，通过等离子体化学气相沉积法，堆积等离子体氮化 硅膜(P國SiN)，使膜厚约为20nm。此处，以第1中间层54为基准、第2中间层55相对于第1中间层54的 选择比，及以第2中间层55为基准、第1中间层54相对于所述第2中间层55的选择比，例如都可以为2以上。通过在底层53上形成具有如上所述相互较大的选择比的第1中间层 54和第2中间层55，使笫2中间层55形成图案时，能够使第1中间层54作 为底层53的保护膜发挥功能，同时较薄地形成第2中间层55 (第2中间层 的形成结束)。如上所述，在被加工层52的上面上形成覆盖被加工层52上面的底层 53、和在该底层53上形成的具有第1中间层54和第2中间层55的层压中间层。如上所述，通过由无定形碳、等离子体氧化硅膜、和等离子体氮化 硅膜层压形成的层压体(P-SiN (约20nm) /P-SiO (约30nm) /a-C (约 300nm))难以控制反射率时，或者此层压体上形成的抗蚀层和衬底表 面的化学地相互作用导致产生图案巻边的现象时，可以在此层压体上形 成防反射层56。需要说明的是，作为防反射层56，可以采用市售的第一 最小有机ARC (防反射涂料:Anti Reflective Coating)的日产化学制 ARC83等，例如能以约40nm的膜厚进行涂布。在此防反射层56的上面上，涂布对ArF具有感光性的化学增幅抗蚀 剂，之后，进行100。C左右的涂布后焙烤处理(PAB: post applied bake )。图2为表示半导体装置的制造工序的第2工序的剖面图。使用掩膜对 上述抗蚀层进行曝光处理。此曝光处理中使用的掩膜，例如可以为众② 等记载的掩膜，是用于形成由最小消除宽度(抜S幅)(例如，32nm Space)和其3倍的残留宽度(96nmLine)构成的部分电路图案的掩膜。 使用此掩膜，对抗蚀层进行曝光处理。曝光后，在约100。C至14(TC下进行1分钟左右的热处理，用2.38wt0/() 四氢氧化铵(TMAH)溶液进行显影处理约30秒~ l分钟。在约100。C下 进行l分钟左右的显影后焙烤，形成抗蚀图案57。此时，根据需要，在 抗蚀层的上层，也可以使用如特开2006-267521号公净艮、特开2006-227632 号公报中记载的抗蚀剂上外保护层(第l抗蚀图案的形成结束)。图3是表示半导体装置的制造工序的第3工序的剖面图。如图3所示， 使用抗蚀图案57，对上述第2中间层55进行图案形成，将抗蚀图案57的 图案转印至第2中间层55上，形成中间层图案55a。需要说明的是，中间 层55的蚀刻条件为，作为氟化碳类气体使用CF4、 CHF3、 CH2F2、 CH3F、 或者上述氟化碳类的混合气体类。为了将下述掩膜准确地对位，事先配置可光学地读取晶片位置的对准标记(第2中间层图案的形成结束)。图4是表示半导体装置的制造工序的第4工序的剖面图，图28是此第 4工序的平面图。如该图4及图28所示，形成中间层图案55a后，通过02 等离子体处理，灰化除去抗蚀图案57a和防反射层56a。此外，根据需要， 也可以并用硫酸.过氧化氢等的湿式抗蚀剂剥离。需要说明的是，图28, 表示适用于双沟道方式的情况，但并不限定于此。图30为适用于双孔方 式时的第4工序的平面图。如上所述，本实施方式l涉及的半导体装置的 制造方法适用于双沟道方式及双孔方式。图5为半导体装置的制造工序的第5工序的剖面图。如图5所示，在 中间层图案55a上形成抗蚀层(第2抗蚀层)。形成此抗蚀层时，根据需要，也可以在形成抗蚀层之前形成防反射 层60。此防反射层60,例如可以如下成膜作为市售的有才几ARC可以涂布 曰产化学制第二最小有机ARC的ARC29等，使膜厚为约80nm。通过形成上述防反射层60,可以使在中间层图案55a上形成的阶差 平坦化，使该防反射层60的上面成为大致平坦的面。其中，由于中间图案55a由等离子体氮化硅膜(P-SiN)形成，膜厚 约为20nm,所以在形成防反射层60时，能够抑制在中间层图案55a的端 部与防反射层60产生较大地倾斜。另外，还能够抑制在形成的防反射层 60中生成较薄部分。然后，在该防反射层60的上面上形成抗蚀层。此时， 在中间层图案55a的端部与防反射层60的上面不形成^艮大倾斜，因此即 使在该防反射层60的上面形成抗蚀层，也能够抑制向形成的抗蚀层倾斜 的部分的产生。此抗蚀层(第2抗蚀层)，可以通过涂布对ArF具有感光性的化学增 幅抗蚀剂，实施100。C左右的涂布后焙烤处理(PAB)而形成。如上所 述，在形成抗蚀层后，通过投影曝光装置，使用掩膜(第2掩膜)进行 曝光处理。该掩膜是在必要电路图案中，如众②所述的掩膜(第2掩膜)，在 用于由最小消除宽度(例如，32nm Space)和其3倍的残留宽度(96nm Line)构成的双沟道结构的曝光中被分割的掩模(第2掩模)。配置此掩膜时，已经形成的中间层图案55a和位置于其上方的掩膜 的位置关系，例如必须以数nm左右的精度进行配置。照射宽波段的光，用CCD (Charge Coupled Device)等图像装置检出标记位置的方法，高精度地确认位置，进行照 明曝光。此处，第1中间层54为等离子体氧化硅膜，在此第l中间层的上面上 形成为等离子体氮化硅膜的中间层图案55a,与等离子体硅层位于上面 的情况相比，易于获取光学对比度，易于检出对准标记位置。因此，能 够以高精度使掩膜(第2掩膜)对位。配置掩膜进行曝光处理时，能够抑制在抗蚀层中形成倾斜部分等， 成为大致平坦状，因此，能够抑制散焦的发生。另外，还能够抑制由抗 蚀层膜厚不佳导致析像不良的发生。如上所述进行曝光后，在约100。C ~ 140。C下进行约1分钟的热处理。 然后，用2.38wt。/。四氢氧化铵(TMAH)溶液进行显影处理约30秒~ l分 钟，在约110。C下进行1分钟左右的显影后焙烤，形成抗蚀图案(第2抗 蚀图案)61。位于此抗蚀图案61间的缝隙161,位于上述中间层图案55a 上(第2抗蚀图案的形成工序结束)。需要说明的是，使上述抗蚀层形成图案时，根据需要，在抗蚀层的 上面上，也可以形成如特开2006-267521号公才艮、特开2006-227632号公 报记载的抗蚀剂上外保护层。图6为表示半导体装置的制造工序的第6工序的剖面图。如图6所示， 以上述形成的抗蚀图案61为掩膜，使上述中间层图案55a形成图案，将 形成于抗蚀图案61的图案转印至中间层图案55a上，形成中间层图案(第 2中间层图案)55b。此处，如上所述抗蚀图案61的缝隙161位于中间图案55a上方，通过 如上所述地形成图案，中间层图案55b形成比中间层图案55a更微细化的 图案。此处，第1中间层54具有保护底层53的功能，形成中间层图案55b及 中间层图案55a时，能够抑制蚀刻至底层53。底层53能够维持覆盖被加 工层52上面的状态(第2中间层图案的形成工序结束)。图7为表示半导体装置的制造工序的第7工序的剖面图，图29为该第 7工序的平面图。如此图7及图29所示，通过02等离子体处理除去抗蚀图 案61和防反射层60a。然后，根据需要也可以并用硫酸.过氧化氢等的 湿式抗蚀剂剥离。由此，中间层图案55b暴露在外边。需要说明的是，图31为表示适用于双孔式时的第7工序的平面图。如图31所示，作为双 孔，适用本实施方式l涉及的半导体装置的制造方法时，能够以微细的 间隔形成多个孔图案。图8为表示半导体装置的制造工序的第8工序的剖面图。如图8所示， 以此中间层图案55b为掩膜，使中间层54及底层53形成图案。由此，形 成由被转印有图案的中间层图案54a和底层图案53a构成的层压图案。如 上所述，底层53作为被加工层52的保护膜发挥功能，同时最终用该底层 53统一第1图案和第2图案，使被加工层52形成图案。并且，底层53由无定形碳等碳类膜构成，与用于各种半导体制造的 被加工层(多晶硅、氧化硅膜、氮化硅膜、SiOC膜等)的选择比非常大 (权利要求3的内容)，至少为10以上。由此，可以采用通用性高的祐: 加工层々i;刻剂。图9为表示半导体装置的制造工序的第9工序的剖面图。如该图9所 示，必须最后加工的被加工层52通过中间层图案54a和底层图案53a形成图案。此处，从施加微细图案的中间层图案55b转印成底层图案53a。因此， 可以形成例如工艺因子kl低于"0.25"的微细的重复间距的被加工层图 案52a。此处，以底层图案53a为基准，帔加工层52相对于底层图案53a的选 择比，与第2中间层55相对于第1中间层54的选择比、及第1中间层54相 对于第2中间层55的选择比相比较大。因此，能够使被加工层良好地形 成图案。此处可以如下设计即被加工层52的蚀刻结束后，第l、第2中间层 54、 55自然地削减，以碳类层残存的状态下结束蚀刻。并且，由残留的 碳类膜形成的底层53与无机膜不同，能够用氧等离子体选择性地灰化除 去。另一方面，例如，省略碳类膜的底层53，在被加工层52上用无机2 层膜的硬掩膜进行加工时，最后必须除去无机膜，为了能选择性地除去， 必需使用CMP (化学机械抛光Chemical Mechanical Polishing)法之类 不常用的除去方法。进而，关于用为碳类层的底层图案53a蚀刻多晶硅、氧化硅膜、氮 化硅膜、SiOC膜等的被加工层52,具有很多的技术资源，可以容易地灵 活使用该技术。为碳类层的底层图案53a与用于各种半导体制造的被加工层52 (多 晶硅、氧化硅膜、氮化硅膜、SiOC膜等)的选择比非常大，至少为IO 以上，能够高精度地蚀刻被加工层52。如上所述，在本实施方式l涉及的半导体装置的制造方法中，在底 层53覆盖被加工层52的上面上的状态下，使在该底层53上形成的多层中 间层形成图案，可以形成已形成最终图案的中间层图案。因此，由于保护了^R加工层52、且在上层侧实施多次光刻法，所以 可以减低实施成膜工序的次数，与现有制造工序相比，能够将被加工层 52上形成微细图案之前的工序抑制较少。并且，通过化学气相沉积法形 成第1中间层54和第2中间层55时，能够选择的材料较多，可以采取多种 组合。本实施方式l涉及的半导体装置的制造方法优选适用于双孔方式和 双沟道方式，双孔方式优选适用于接触工序、导通孔(via hole)工序。 需要说明的是，由于导通孔优先的双镶嵌(dual damocene)工序需要埋 入导通孔，所以旋涂有机底层埋入导通孔，埋入性能良好的涂布型的2 层中间层是有用的。另外，双沟道方式优选适用于由形成沟配线的镶嵌 工序进行的Cu多层配线工序。<变形例1〉如上述所述，已对在被加工层52的上面上形成底层53的情况进行说 明，所述底层53可以采用化学气相沉积法形成，由无定形碳等无机材料 构成，但也可以形成下述底层53,该底层53可通过旋涂法形成，由含有 苯基、萘基等芳香环的聚合物等构成。此时，在图l中，于被加工层52的上面上，以100nm-300nm旋涂作 为用于多层抗蚀剂法的富含碳的下层材料、即含有苯基、萘基等芳香环 的聚合物，进行约200。C至25(TC的硬烤处理1 ~2分钟。由此，可形成底层53,该底层53由含有苯环、萘环等芳香族化合物 或降水片烯(norboronene )、金刚烷基(adamantyl)等脂环化合物的高 分子化合物构成，由碳含量为75重量％以上的富含碳的有机膜形成(底 层的形成工序结束)。需要说明的是，通过使用碳含量为75重量％以上 的富含碳的有机膜，能够确保与多种被加工层52的选择比。由此，在蚀 刻被加工层52时，能够良好地形成图案。然后，在底层53的上面上，以50~ 150nm的膜厚涂布以交联性倍半 硅氧烷衍生物和交联剂为主要成分的中间层材料(第l中间层材料)， 采用约200。C至25(TC的1 ~2分钟硬烤，进行热固化处理。由此，形成由 聚倍半硅氧烷衍生物形成的第1中间层54 (第1中间层的形成工序结束)。 需要说明的是，聚倍半硅氧烷(Polysilsesquioxane)由下述化学式l表示。 此外，R=H、 C2H6、反应惰性基团等。苯基部分也存在CH3基、或苯基/ 甲基混合的情况。然后，在第1中间层54的上面上，采用旋涂法等涂布大阪Gas Chemical (抹)制交联性聚二苯基硅烷和环氧类交联材料丙二醇单曱基 醚混合溶液作为热固化性聚硅烷膜(第2中间层材料)，使其膜厚为30 ~ 70nm,在约200。C下通过1 ~2分钟硬烤进4亍热固化处理。由此，形成由 下述化学式2表示的聚硅烷膜形成的第2中间层55。需要说明的是，作为 热固化性聚硅烷膜，也可以使用专利第3486123号^^艮或特开2001-93824 号公报中记载的物质(第2中间层的形成工序结束)。<formula>formula see original document page 17</formula><formula>formula see original document page 18</formula>[化学式2]Si此外，可以举出R-苯基、曱基等短链烷基等。需要说明的是，通过 第2中间层55不能完全抑制反射率时、或在化学相互作用下产生图案巻 边现象时，如图2所示也可以在第2中间层55的上面上形成防反射层56。 此防反射层56通过以约40nm的膜厚涂布市售第一最小有机ARC的曰产 化学制ARC83而形成。在防反射层56的上面涂布对ArF具有感光性的化学增幅抗蚀剂，进 行100。C左右的涂布后焙烤处理(PAB)，形成抗蚀层。然后，在形成的抗蚀层的上方，配置掩膜。此掩膜(第l掩膜)是 电路图案中如众②等记载的掩膜，此掩膜在用于由最小消除宽度(例如 32nm Space)和其3倍的残留宽度(96nm Line )构成的双沟道结构的曝 光中被分割。接下来，使用该掩膜，对抗蚀层进行曝光处理，在约10(TC至14(TC 下进行l分钟左右的曝光后热处理(PEB),用2.38。/。四曱基氢氧化铵 (TMAH)溶液进行显影处理约30秒 l分钟，在约100。C下进行1分钟左 右的显影后焙烤，形成抗蚀图案(第l抗蚀图案)57。此时，根据需要， 在抗蚀剂的上层可以使用如特开2006-267521号公报、特开2006-227632 号公报记载的抗蚀剂上的外保护层(第l抗蚀图案的形成工序结束)。然后，如图3所示，以抗蚀图案57为掩膜，使第2中间层55形成图案， 将抗蚀图案57的图案转印至第2中间层55上。此时，在第2中间层55的蚀 刻中，作为卣素类气体，可以使用氟化碳气体(CF4、 CHF3、 CH2F2、 CH3F)、氯气(<312)、溴化氢气体(HBr)。由此，形成中间层图案55a。如上所述，形成中间层图案55a时，预先配置对准标记。在图4中，采用02等离子体处理，通过灰化，除去抗蚀图案57和防 反射层56。根据需要，也可以并用碌u酸.过氧化氢等的湿式抗蚀剂剥离。 由此，使中间层图案55a向外露出。如图5所示，例如作为市售有机ARC,涂布日产化学制第二最小有 机ARC的ARC29,使膜厚约80nm,由此形成防反射层60,所述防反射层 60虽为薄膜，但可以使在中间层图案55a间形成的阶差平坦化，同时控 制反射率。然后，在此防反射层60的上面上，涂布对ArF具有感光性的化学增 幅抗蚀剂，进行100。C左右的涂布后焙烤处理(PAB),形成抗蚀层。如上所述，在形成的抗蚀层上方，配置掩膜，实施曝光处理。该掩 膜是必要电路图案的中，如众②等记载的掩膜，在用于通过投影曝光装 置使由最小消除宽度(例如32nm Space )和其3倍的残留宽度(96nm Line) 构成的双沟道结构曝光时^皮分割。如上所述，通过对抗蚀层进行曝光处理，可形成抗蚀图案61。此抗 蚀图案61中形成的缝隙161位于中间层图案55a的上面上。需要说明的是，使用掩膜形成抗蚀图案61时，根据需要，在抗蚀层 的上层可以涂布如特开2006-267521号公才艮及特开2006-227632号7>才艮记 载的抗蚀剂上的外保护层。此处，配置上述掩膜时，已经形成的中间层 图案55a和掩膜的位置关系，必须以例如数nm左右的精度进行配置。此处，在氧化硅膜类的由聚倍半硅氧烷衍生物形成的第1中间层54 的上面上，形成由多晶硅类聚硅烷膜形成的上述中间层图案55b。因此， 在形成图4所示的中间层图案55a时，对形成的对准图案照射宽波段光， 用CCD等成像设备检出对准标记时，能够获得较高的对准标记的光学对 比度。由此，能够使掩膜高精度地对位，准确地形成图案。接下来，如图6所示，使用该抗蚀图案61,使中间层图案55a形成图 案，将抗蚀图案61的图案转印至中间层55，形成中间层图案55b。需要 说明的是，作为氟化碳类气体可以举出CF4、 CHF3、 CH2F2、 CH3F,也 可以使用上述氟化碳类的混合气体。此处，由于图5所示的缝隙161位于中间层图案55a上，所以形成的 中间层图案55b比中间层图案55a更微细化。由此，能够在中间层图案55b上形成低于"0.25"的微细的重复间距 的图案。如图7所示，采用02等离子体处理，通过灰化，除去抗蚀图案61和 防反射层60a。此时，根据需要，也可以并用硫酸 过氧化氢等的湿式 抗蚀剂剥离。如上所述，中间层图案55b向外露出。如图8所示，以中间层图案55b为掩膜，使第1中间层54及底层53形 成图案，形成第l中间层图案54a及底层图案53a。此时，由热固化性聚 硅烷膜形成的笫2中间层图案55b自然削减。如图9所示，以形成的第l中间层图案54a及底层图案53a为掩膜，使 被加工层52形成图案，例如，可以形成工艺因子kl低于"0.25"的微细 的重复间距的^:加工层图案52a。由聚倍半硅氧烷衍生物形成的第1中间层图案54a在被加工层52形 成图案时自然削减，故不需要特别的工序。需要说明的是，也可以在CVD形成的无定形碳上形成富含碳的下层 材料，使用多晶硅代替聚硅烷膜、TEOS(四乙氧基硅烷 tetraethoxysilane)代替交联性倍半硅氧烷衍生物，或氮化珪膜等作为多 层膜。(实施方式2)使用图IO至图17，说明本实施方式2涉及的半导体装置的制造方法。 需要说明的是，对于与上述图1至图9所示结构相同或相当的结构，给与 相同的符号，省略其说明。图10为表示本实施方式2涉及的半导体装置的制造方法的第1工序 的剖面图。如该图10所示，在半导体衬底1的主表面上形成被加工层22。接下来，在此被加工层22的上面上，作为富含碳的下层材料旋涂含 有苯基、萘基等芳香环的聚合物，使厚度为100nm 300nm，进行约200 。C至250。C的硬烤处理1 ~2分钟，形成底层23。然后，在此底层23的上面上，作为聚硅氮烷旋涂AZ ELECTRONIC MATERIALS社的AQUAMICA,在经一定湿度控制使湿度约35%的加热 板中，通过约250。C至30(TC的1 ~2分钟硬烤，实施热固化处理，进行烧 成，形成由硬质Si02第l中间层材料构成的第l中间层24,膜厚为50-10nm。需要说明的是，如下式(2)所示，聚硅氮烷与水反应生成氧化硅。國(SiH2NH) -+2H20—Si02+NH3+2H2 ... ( 2 ) 通过从涂布槽用湿度控制装置向加热板送入空气，可以实现湿度控制。另外，关于聚硅氮烷的热固化处理，在采用硬烤而使聚硅氮烷的硬质Si02化不充分时，为了促进固化反应，用约200。C 450。C的加热水蒸 气对聚硅氮烷进行加热水蒸气处理10sec 300sec是有效的。另夕卜，作为促进固化反应的其他方法，用加入超纯水或表面活性剂 的水溶液进行冲洗处理，之后，在约150。C- 350。C下对聚石圭氮烷加热处 理60sec ~ 3600sec是有效的。进而，作为促进固化反应的其他方法，用不溶解聚硅氮烷的含水有 机溶剂进行冲洗处理，之后，在约150。C- 350。C下对聚硅氮烷加热处理 60sec- 3600sec也是有效的。作为所用的含水有机溶剂，可以选择含水 率为O.l ~ 5%的含水有机溶剂，例如可以选择长链醇类，优选异丙醇 (Isopropyl alcohol)、 异丁酉f (Iso Butanol)等。如上所述，通过使用含水率约为O.l ~5%的含水有机溶剂进行聚硅 氮烷的固化处理，能够使水分布至聚硅氮烷的表面及聚硅氮烷的内部， 促进聚硅氮烷固化反应。此处，含水有机溶剂的含水率低于0.1%时，不能得到用于固化处理 聚硅氮烷所必要的水。含水有机溶剂的含水率高于5%时，聚硅氮烷固化 处理后残存水增多，在固化处理后的干燥处理中难于充分地除去水，可 能会导致成膜状态变差。需要说明的是，不溶解的含水有机溶剂是指，以浸渍于含水有机溶 剂前的聚硅氮烷的表面积为基准，浸渍于含水有机溶剂后的聚硅氮烷的 表面积的变化率为5 %以下的状态。然后，涂布大阪Gas Chemical (抹)制交联性聚二苯基硅烷和环氧 类交联材料丙二醇单甲基醚混合溶液作为热固化性聚硅烷膜，使膜厚为 30~70nm,在约200。C下通过l ~ 2分钟硬烤进行热固化处理，形成第2 中间层25。作为热固化性聚硅烷膜，可以使用专利第3486123号公报或 特开2001-93824号7>才艮中记载的物质。图11为表示本实施方式2涉及的半导体装置的制造工序的第2工序 的剖面图。在此图ll中，通过第2中间层25不能完全控制反射率时，或 在化学的相互作用下产生图案巻边现象时，可以在其上面以40nm的膜厚 涂布市售第一最小有机ARC的日产化学制ARC83,形成防反射层26。在其上作为抗蚀剂，涂布对ArF具有感光性的化学增幅抗蚀剂，在经100。C的涂布后烘焙处理(PAB)后，使用第l掩膜，进行曝光处理， 所述第l掩膜是必要电路图案中的、如非专利文献2等记载的掩膜，在用 于通过投影曝光装置使由最小残留宽度(例如，32nm Space)和其3倍 的消除宽度(96nmLine)构成的双线结构曝光时被分割。在约10(TC至140 。C下进行曝光后热处理(PEB )约l分钟，用2.38wt% 四氢氧化铵(TMAH)溶液进行显影处理约30秒~ l分钟。在约110。C下 进行l分钟左右的显影后焙烤，形成抗蚀图案57。此时，根据需要，在 抗蚀剂的上层可以使用如特开2006-267521号公报、特开2006-227632号 公报记载的抗蚀剂上外保护层(第l抗蚀图案的形成结束)。图12为表示本实施方式2涉及的半导体装置的制造工序的第3工序 的剖面图。如图12所示，以抗蚀图案27作为掩膜，对第2中间层25进行 蚀刻，将抗蚀图案转印至第2中间层25上。作氟化碳类气体，可以举出 CF4、 CHF3、 CH2F2、 CH3F,也可以使用上述氟化碳类的混合气体类。 由此，形成第2中间层图案25a。图13为表示本实施方式2涉及的半导体装置的制造工序的第4工序 的剖面图。图32为此第4工序的平面图。如图13及图32所示，采用02等 离子体处理，通过灰化，除去抗蚀图案27和防反射层26。必要时，也可 以并用硫酸.过氧化氢等的湿式抗蚀剂剥离。由此，使笫2中间层图案 25a向外露出。图14为表示本实施方式2涉及的半导体装置的制造工序的第5工序 的剖面图。如图14所示，作为市售有机ARC,涂布日产化学制第二最小 有机ARC的ARC29，使膜厚约110nm，由此形成防反射层30。通过形成 防反射层30，虽然为薄膜，但仍可以用防反射层30埋入第2中间层图案 55a的阶差，使其平坦化，同时控制反射率。在此防反射层30上涂布对ArF具有感光性的化学增幅抗蚀剂，进行 IO(TC左右的涂布后焙烤处理(PAB),形成抗蚀层。然后，使用下述掩膜(第3掩膜)，对抗蚀层进行曝光处理，所述 掩膜是必要电路图案中的、如非专利文献2等记载的掩膜，在用于由最 小残留宽度(例如，32nm Space)和其3倍的消除宽度(96nmLine)构 成的双线结构曝光时^^皮分割。在约100。C至140。C下进行曝光后热处理(PEB) l分钟左右，用 2.38wt。/。四氬氧化铵(TMAH)溶液进行显影处理约30秒~ l分钟。在约ll(TC下进行l分钟左右的显影后焙烤，形成抗蚀图案31。此时，根据需要，在抗蚀剂的上层，也可以使用特开2006-267521 号公报、特开2006-227632号公报中记载的抗蚀剂上的外保护层。此处，形成的抗蚀图案3l位于第2中间层图案25a的缝隙125的上方。 换而言之，在位于第2中间层图案25a的缝隙125的中间层24上。图15为表示本实施方式2涉及的半导体装置的制造工序的第6工序 的剖面图。图33为此第6工序的平面图。如图15及图33所示，以抗蚀图 案31和第2中间层图案25a作为掩膜，在由经烧成聚硅氮烷得到的硬质 Si02膜形成的第1中间层24上形成图案，形成第1中间层图案24a。作为氟化碳类气体，可以举出CF4、 CHF3、 CH2F2、 CH3F,也可以 使用上述氟化碳类的混合气体类、或氟化碳类气体中加入氧或氮的混合 气体类。如上所述，通过使第1中间层24形成图案，可以形成第l中间层图案 24a,所述第l中间层图案24a由与笫2中间层图案25a相比间隔较小的、例 如低于"0.25"的微细的重复间距的图案形成。需要说明的是，在上面形成防反射层30a的第l中间层图案24a、和 在上面形成第2中间层图案25a的第1中间层图案24a交替配置。图16为表示本实施方式2涉及的半导体装置的制造工序的第7工序 的剖面图。该图16中，在图15所示的第l中间层图案24a的上面形成的第 2中间层图案25a及防反射层30a残留的状态下，使底层23形成图案，形 成底层图案23a。由此，如图16所示形成微细间距的底层图案23a。在该底层图案23a 的上面上形成第l中间层图案24a和第2中间层图案25a的情况、和其上面 只形成第1中间层图案24a的情况交替出现。必须在最后进行加工的、装置结构必须的被加工层22,以此富含碳 的底层图案23a为掩膜，可以蚀刻多种膜。另外，由聚硅氮烷膜形成的 第1中间层图案24a和由聚硅烷膜形成的第2中间层图案25a可以在被加 工层22蚀刻时自然地削减，因此不需要特别的除去工序。需要说明的是， 本实施方式2涉及的半导体装置的制造方法(双线方式)，优选适用于 形成残留配线的栅极(Gate)工序。<变形例1>需要说明的是，在本实施方式2中，由聚硅氮烷膜形成第1中间层24、 由聚硅烷膜形成第2中间层25，但并不限定于此。例如，也可以由聚硅烷膜形成第1中间层24、由聚硅氮烷膜形成第2 中间层25。热固化处理聚硅氮烷膜得到的硬质Si02,相对于由聚硅烷或聚倍半 硅氧烷等之类的SixOYCz (X、 Y、 Z为任意整数)、氢元素及不可避免 地包含的元素而形成的材料，具有较大的选择比。因此，第1中间层24 和第2中间层25中的 一个由热固化处理聚硅氮烷得到的硬质SiCb形成。 另外一个由下述材料而形成，所述材料含有聚硅烷或聚倍半硅氧烷等之 类的SixOyCz(X、 Y、 Z为任意整数)、氢元素及不可避免地包含的元 素。例如，作为蚀刻气体使用溴化氢气体(HBr)类气体时，以聚倍半 硅氧烷为基准，热固化处理聚硅氮烷得到的硬质Si02的选择比约为 0.1231左右，聚硅烷的选择比约为1.005左右。进而，作为蚀刻气体使用 QF5/氩气时，以聚倍半硅氧烷为基准，热固化处理聚硅氮烷得到的硬质 Si02的选择比为9.1532，聚硅烷的选择比约为0.232左右。如上所述，热 固化处理聚硅氮烷得到的硬质Si02,相对于由聚硅烷或聚倍半硅氧烷等 之类的SixOyCz (X、 Y、 Z为任意整数)、氢元素及不可避免地包含的 元素而形成的材料，能够确保至少为3以上的较大的选择比。图17是表示上述图15所示半导体装置的制造工序后的工序的剖面 图。在图17中，使底层23形成图案之前，通过干式除去稀氟酸或氟化碳 类气体，可以选择性地只除去图15所示的防反射层30a或由聚硅氮烷膜 形成的第2中间层图案25a。然后，使由聚硅烷膜形成的第l中间层图案 24a露出。图18为表示图17所示的工序后的工序的剖面图。如图18所示，在只 残留第l中间层图案24a的状态下，使底层23形成图案，形成底层图案 23a。需要说明的是，底层23由有机膜形成，因此，通过再生处理产生 不良状况时，采用简单的处理即能够再次形成底层23。<变形例2>使用图19至图27,说明本实施方式2涉及的半导体装置的第2变形例。图19为表示第2变形例的半导体装置的制造工序的第1工序的剖面图。如图19所示，在半导体衬底1的主表面上形成被加工层82。然后， 在此被加工层22的上面上，与上述图10所示工序相同地形成由富含碳的 下层材料形成的底层83、和由聚硅氮烷形成的第1中间层84、和由聚硅 烷膜形成的第2中间层85。然后，在此第2中间层85上，再形成与第1中间层84相同地形成的第 3中间层86。具体而言，在第2中间层85的上面上，作为聚硅氮烷旋涂AZ ELECTRONIC MATERIALS社的AQUAMICA,在经一定湿度控制4吏湿度 约35%的加热板中，通过约250。C至300。C的1-2分钟硬烤，实施热固化 处理，进行烧成，形成由硬质Si02的第l中间层材料形成的第3中间层86, 膜厚50~ 100nm。图20为图19所示的制造工序后的工序的剖面图。如图20所示，形成 防反射层87,在此防反射层87的上面上形成抗蚀层。然后，在此抗蚀层的上面配置掩膜。此掩膜如众②所示、在用于由 最小残留宽度(例如,32nm Space)和其3倍的消除宽度(96nm Line ) 构成的双线结构的曝光时被分割。然后，使用此掩膜，对抗蚀层实施曝光处理，形成抗蚀图案88。图21为图20所示的制造工序后的工序的剖面图。如图21所示，使用 形成的抗蚀图案88作为掩膜，使第3中间层86形成图案，形成第3中间层 图案86a。图22为图21所示的制造工序后的工序的剖面图。如图22所示，除去 抗蚀图案88及防反射层87a。由此，使形成的第3中间层图案86a向外露出。图23为图22所示的制造工序后的工序的剖面图。如图23所示，在第 3中间层图案86a上形成防反射层90。由此，埋入第3中间层图案86a间的 缝隙。需要说明的是，第2中间层85相对于第3中间层86的选择比、及第 3中间层86相对于第2中间层85的选择比，例如都在2以上。因此，第3中 间层86能够成为薄膜。所以，在第3中间层图案86a上形成防反射层90时， 能够抑制产生与防反射层90倾斜很大的部分。然后，在此防反射层90的 上面以大致平坦面状形成抗蚀层。接下来，在形成的抗蚀层的上方配置掩膜，曝光抗蚀层，形成抗蚀 图案91。此抗蚀图案91位于第3中间层图案86a的缝隙的上方。图24为图23所示的制造工序后的工序的剖面图。如图24所示，以图 23所示的抗蚀图案91和第3中间层图案86a为掩膜，使第2中间层85形成图案。如上所述，通过使第2中间层85形成图案，可以将形成的图案分别 转印至第3中间层图案86a和抗蚀图案91上，形成能够形成微细图案的第 2中间层图案85a。此第2中间层图案85a，其上面防反射层90a形成的图案和、其上面 第3中间层图案86a形成的图案交替配置。此时，第1中间层84，作为底 层83的保护层发挥功能。图25是表示图24所示的制造工序后的工序的剖面图。如图25所示， 以第2中间层图案85a作为掩膜，使第1中间层84形成图案。由此，形成 第l中间层图案84a。此时，底层83作为保护被加工层82的保护膜发挥功 能。图26是表示图25所示的制造工序后的工序的剖面图。如图26所示， 以第l中间层图案84a作为掩膜，使底层83形成图案，形成底层图案83。图27是表示图26所示工序后的工序的剖面图。如图27所示，以形成 的底层图案83为掩膜，使被加工层82形成图案，可以得到栅极(gate) 等微细图案82a。如上所迷，在底层8 3上使由多层中间层构成的层压中间层形成图 案，形成此层压中间层图案，使用此层压中间层，使底层形成图案，形 成底层图案，使被加工层形成图案，可以形成微细图案。需要说明的是， 通过将本实施方式l、 2涉及的半导体装置的制造方法依次用于分离工 序、栅极工序、接触工序、配线工序、导通孔工序，可以制造具有微细 图案的半导体装置。如上所述，对本发明的实施方式进行了说明，本次7>开的实施方式 全方面地进行了例示，但并不限定于此。本发明的范围，如权利要求所 示，包含与权利要求等同的意义及范围内的所有变化。并且，上述数值 等只是例示，并不限定于上迷数值及范围。已经详细地说明了本发明，但上述只是用于举例说明，并不限定于 此，发明的范围应清楚地理解为由权利要求阐述的内容。
权利要求
1.一种半导体装置的制造方法，所述制造方法包含以下工序在半导体衬底的主表面上形成被加工层的工序；在所述被加工层上形成底层的工序；在所述底层上依次形成第1中间层和第2中间层的工序；在用所述底层覆盖所述被加工层的状态下使所述第2中间层形成图案的工序；在所述形成图案的所述第2中间层上形成第1掩膜图案的工序；使用所述第1掩膜图案，使所述第2中间层形成图案的工序；使用所述形成图案的第2中间层，使所述第1中间层和所述底层形成图案，形成第2掩膜图案的工序；使用所述第2掩膜图案，使所述被加工层形成图案的工序。
2. 如权利要求1所述的半导体装置的制造方法，其中，以所述第1 中间层为基准、所述第2中间层相对于所述第1中间层的选择比及以所 述第2中间层为基准、所述第1中间层相对于所述第2中间层的选择比， 与以底层为基准、所述被加工层相对于所述底层的选择比相比较小。
3. 如权利要求1所述的半导体装置的制造方法，其中，所述第1 中间层为硅氧化层，所述第2中间层为聚硅烷层。
4. 如权利要求1所述的半导体装置的制造方法，其中，所述第1 中间层为聚倍半硅氧烷衍生物层或聚硅氮烷层。
5. 如权利要求1所述的半导体装置的制造方法，其中，所述第1 中间层为聚硅烷层，所述第2中间层为聚硅氮烷层。
6. 如权利要求1所述的半导体装置的制造方法，其中，所述第1 中间层和所述第2中间层由可采用化学气相沉积法形成的成膜材料形 成。
7. 如权利要求1所述的半导体装置的制造方法，其中，所述第1 中间层和所述第2中间层由可采用旋涂法形成的成膜材料形成。
8. 如权利要求1所述的半导体装置的制造方法，其中，所述底层为 有机层。
9. 如权利要求8所述的半导体装置的制造方法，其中，所述有机层 的,灰含量为75重量％以上。
10. 如权利要求1所述的半导体装置的制造方法，其中，所述底层由可采用化学气相沉积法形成的无机材料形成。
11. 如权利要求IO所述的半导体装置的制造方法，其中，所述底层为无定形碳。
12. 如权利要求1所述的半导体装置的制造方法，其中，形成所述 第1中间层和所述第2中间层的工序，包含形成聚硅氮烷层作为所述第 1中间层或所述第2中间层的工序。
13. 如权利要求1所述的半导体装置的制造方法，其中，所述第1 中间层和所述第2中间层中的一个为聚硅氮烷层，所述第1中间层和所 述第2中间层中的另 一个为相对于所述底层和所述聚硅氮烷层中的任一 个相互选则比为3以上的层。
14. 如权利要求1所述的半导体装置的制造方法，其中，所述第1 中间层和所述第2中间层中的一个为聚硅氮烷层，所述第1中间层和所 述第2中间层中的另一个为聚硅烷层或聚倍半硅氧烷层。
15. 如权利要求12所述的半导体装置的制造方法，其中，还包含使 用加热水蒸气使所述聚硅氮烷层进行固化反应的工序。
16. 如权利要求12所述的半导体装置的制造方法，其中，还包含使 用加入纯水或表面活性剂的水溶液、冲洗处理所述聚硅氮烷层的工序， 和通过加热处理使所述聚硅氮烷层进行固化反应的工序。
17. 如权利要求12所述的半导体装置的制造方法，其中，还包含使 用不使所述聚硅氮烷层溶解的含水有机溶剂进行冲洗处理的工序，和通 过加热处理使聚硅氮烷层进行固化反应的工序，所述含水有机溶剂的含水率为0.1%以上5%以下。
18. —种半导体装置的制造方法，所述制造方法包含以下工序 在半导体衬底的主表面上形成被加工层的工序；在所述被加工层的上面形成底层的工序；在所述底层的上面形成由多层中间层形成的层压中间层的工序； 对所述层压中间层实施多次图案形成，形成层压图案层的工序； 以所述层压图案层为掩膜，对所述底层及所述被加工层进行蚀刻的 工序。
19. 一种半导体装置的制造方法，所述制造方法包含以下工序 在半导体衬底的主表面上形成被加工层的工序；在所述被加工层上形成底层的工序；在所述底层上依次形成第1中间层和第2中间层的工序； 在用所述底层覆盖所述被加工层的状态下，使所述第2中间层形成 图案的工序；在位于所述形成图案的所述第2中间层间的所述第1中间层上，形 成第1掩膜图案的工序；使用所述第l掩膜图案和所述形成图案的所述第2中间层，使所述 第1中间层形成图案的工序；使用所述形成图案的所述第1中间层，使所述底层形成图案，形成 第2掩膜图案的工序；使用所述第2掩膜图案，使所述被加工层形成图案的工序。
20. 如权利要求19所述的半导体装置的制造方法，其中，以所述第 1中间层为基准、所述第2中间层相对于所述第1中间层的选择比，及 以所述第2中间层为基准、所述第1中间层相对于所述第2中间层的选 择比，与以底层为基准、所述被加工层相对于所述底层的选择比相比较 小。
21. 如权利要求19所述的半导体装置的制造方法，其中，所述第1 中间层为硅氧化层，所述第2中间层为聚硅烷层。
22. 如权利要求19所述的半导体装置的制造方法，其中，所述第1 中间层为聚倍半硅氧烷衍生物层或聚硅氮烷层。
23. 如权利要求19所述的半导体装置的制造方法，其中，所述第1 中间层为聚硅烷层，所述第2中间层为聚硅氮烷层。
24. 如权利要求19所述的半导体装置的制造方法，其中，所述第1 中间层和所述第2中间层由可采用化学气相沉积法形成的成膜材料形 成。
25. 如权利要求19所述的半导体装置的制造方法，其中，所述第1 中间层和所述第2中间层由可采用旋涂法形成的成膜材料形成。
26. 如权利要求19所述的半导体装置的制造方法，其中，所述底层 为有机层。
27. 如权利要求26所述的半导体装置的制造方法，其中，所述有机 层的碳含量为75重量％以上。
28. 如权利要求19所述的半导体装置的制造方法，其中，所述底层 由可采用化学气相沉积法形成的无机材料形成。
29. 如权利要求28所述的半导体装置的制造方法，其中，所述底层 为无定形碳。
30. 如权利要求19所述的半导体装置的制造方法，其中，形成所述 第1中间层和所述第2中间层的工序，包含形成聚硅氮烷层作为所述第 1中间层或所述第2中间层的工序。
31. 如权利要求19所述的半导体装置的制造方法，其中，所述第1 中间层和所述第2中间层中的一个为聚硅氮烷层，所述第1中间层和所 述第2中间层中的另一个为相对于所述底层和所述聚硅氮烷层中的任一 个相互选4奪比为3以上的层。
32. 如权利要求19所述的半导体装置的制造方法，其中，所述第1 中间层和所述第2中间层中的一个为聚硅氮烷层，所述笫1中间层和所 述第2中间层中的另一个为聚硅烷层或聚倍半硅氧烷层。
33. 如权利要求30所述的半导体装置的制造方法，其中，还包含使 用加热水蒸气、使所述聚硅氮烷层进行固化反应的工序。
34. 如权利要求30所述的半导体装置的制造方法，其中，还包含使 用加入纯水或表面活性剂的水溶液、冲洗处理所述聚硅氮烷层的工序， 和通过加热处理使所迷聚硅氮烷层进行固化反应的工序。
35. 如权利要求30所述的半导体装置的制造方法，其中，还包含使 用不使所述聚硅氮烷层溶解的含水有机溶剂进行冲洗处理的工序，和通 过加热处理使聚硅氮烷层进行固化反应的工序，所述含水有才几溶剂的含水率为0.1%以上5%以下。
全文摘要
本发明涉及一种半导体装置的制造方法，其中包含以下工序在半导体衬底的主表面上形成被加工层的工序；在被加工层上形成底层的工序；在底层上依次形成第1中间层和第2中间层的工序；在用底层覆盖被加工层的状态下使第2中间层形成图案的工序；在形成图案的第2中间层上形成第1掩膜图案的工序；使用第1掩膜图案使第2中间层形成图案的工序；使用形成图案的第2中间层，使第1中间层和底层形成图案，形成第2掩膜图案的工序；使用第2掩膜图案，使被加工层形成图案的工序。
文档编号H01L21/308GK101246816SQ20081000566
公开日2008年8月20日 申请日期2008年2月14日 优先权日2007年2月14日
发明者寺井护, 石桥健夫, 筱原正昭, 米仓和贤 申请人:株式会社瑞萨科技