专利名称：半导体装置以及半导体装置的制造方法
技术领域：
本发明涉及半导体装置以及半导体装置的制造方法，例如，涉及MOS晶体管。
背景技术：
MOS晶体管是在电子技术中是核心的电子元件，MOS晶体管的小型化和 高驱动能力化成为重要课题。
作为提高MOS晶体管驱动能力的一种方法，存在将栅极宽度加长来降低 导通电阻的方法，但是，当将栅极宽度加长时，存在MOS晶体管的占有面积变 大这样的问题。
因此，在以下的日本专利文件l中，提出如下技术抑制横型MOS结构 的MOS晶体管的占有面积增加，并且使栅极宽度加长。 专利文献1:特开2006-294645公报
如图8 (a)的立体图所示，对于该技术来说，在阱5中设置沟槽部IO，隔 着绝缘膜7在沟槽部10的上表面和内部形成栅电极2。
在阱5的表面部分，在栅电极2的一侧设置源极区域61，在另一侧设置漏 极区域62。
图8 (b)是图8 (a)的A-A剖面图，如该图所示，由于在沟槽部10内形 成栅电极2，所以，与绝缘膜7接触的轮廓的长度成为栅极宽度。
这样，在该技术中，将栅极部作成具有凸部和凹部的沟槽结构，由此，相 对于表面处的栅电极2的长度，能够将有效的栅极宽度的长度加长，由此，能 够不降低MOS晶体管的耐压而使平均单位面积的导通电阻降低。
但是，在图8 (a)的结构中，存在如下问题随着栅极长度L变短，不能 获得设想的驱动能力。
图8 (c)是图8 (a)的B-B剖面图。当观察图8 (b)时容易得知，但是， 图8 (c)是切下形成有沟道区域12的沟槽侧壁的最大限度的部分的剖面图。虽 然电流通过电流路径13而在图8 (c)所示的源极漏极间所产生的沟道区域12内流动，但是，沟道区域12的上部的电流路径13比下部的电流路径13短，栅
极长度L越短，其差MM著。艮P，产生栅极长度L越短电流越集中地在沟道区 域12的上部的电流路径13流过而在下部的电流路径13中几乎没有电流流过的 现象，产生不能够有效利用沟道区域12、不能获得设想的驱动能力的问题。
发明内容
本发明的目的在于提高具有沟槽结构的半导体装置的驱动能力。 对于本发明来说，为了实IIU:.述目的，在方案1的发明中，提供一种半导
体装置，其特征在于，具有半导体衬底；第一导电类型的阱，形成在上述半 导##底上，并且形成有深度在栅极宽度方向上变化的凹部；栅电极，隔着绝 缘膜形成在上述凹部的上表面以及内部；第二导电类型的源极区域，在上述栅 电极的一侧，形成至，栅电极的底部附近；第二导电类型的漏极区域，在上 述栅电极的另一侧，形成至上述栅电极的底部附近。
方案2的发明如方案1的半导体装置，其特征在于，上述源极区域和上述 漏极区域的底部形自与上述栅电极的底部相同或比该底部深的位置。
方案3的发明如方案1或方案2的半导体装置，其特征在于，上述源极区
域和上述漏极区域的底部侧的区域由第二导电类型的阱形成。
方案4的发明如方案1、方案2或方案3的半导体装置，其特征在于，在上 述漏极区域的与-战栅电极邻接的区域，将杂质浓度设定得较低。
方案5的发明提供一种半导体装置的制造方法，其特征在于，由如下步骤
构成阱形成步骤，在半导^M底上形成第一导电类型的阱；凹部形成步骤， 在上述所形成的阱中，形成深度在栅极宽度方向上变化的凹部；栅电极形成步 骤，在上述凹部的上表面以及内部形成绝缘膜后，隔着该绝缘膜在上述凹部的 上表面以及内部形成栅电极；源极漏极形成步骤，在上述所形成的栅电极的两 侧注入离子，将源极区域和漏极区域形成至上述栅电极的底部附近。
方案6的发明提供一种半导体装置的制造方法，其特征在于，由如下步骤 构成阱形成步骤，在半导#^底上形成第一导电类型的阱；第二阱形成步骤， 在上述第一导电类型的阱中形成两个第二导电类型的阱；凹部形成步骤，在上 述两个第二导电类型的阱之间，形成深度在栅极宽度方向上变化的凹部；栅电 极形成步骤，在上述凹部的上表面以及内部形成绝缘膜之后，隔着该绝缘膜在 上述凹部的上表面以及内部形成栅电极；源极漏极形成步骤，在上述两个第二导电类型的阱中注入离子，形成源极区域和漏极区域。方案7的发明如方案6的半导体装置的制造方法，其特征在于，在上述第 二阱形成步骤中，在单一的第二导电类型的阱的一部分注入离子，转换为第一 导电类型，由此，隔离形成上述单一第二导电 的阱。根据本发明，将源极区域、漏极区域形成到栅电极的底部附近，由此，能 够提高半导体装置的驱动能力。
图1是用于说明本实施方式的半导体装置的结构的图。图2是用于说明第二阱的制造方法的图。图3是用于说明变形例1的半导体装置的结构的图。图4是用于说明变形例2的半导体装置的制造方法的图。 图5是用于说明变形例2的半导体装置的结构的图。 图6是用于说明变形例3的半导体装置的结构的图。 图7是用于说明变形例4的半导体装置的结构的图。 图8是用于说明现有的半导体装置的图。
具体实施方式
(1) 实施方式的概要在阱5 (图l)中形成沟槽部IO,该沟槽部10用于在栅极宽度方向上在阱 5中设置凹凸，隔着绝缘膜7，在沟槽部10的内部以及上表面部形成栅电极2。 在栅电极2的栅极长度方向的一侧形成源极区域3，在另一侧形成漏极区域4。 源极区域3和漏极区域4都形成到栅电极2的底部附近(沟槽部10的底部附近) 的深度。这样，将源极区域3和漏极区域4形成得较深，由此，使集中地流过 栅电极2的部位的较浅部分处的电流一样地流过沟槽部10的整体，利用形/ 阱5中的凹凸，使有效的栅极宽度变宽。因此，半导体装置1的导通电阻降低， 驱动能力提高。(2) 实施方式的详述图1是用于说明本实施方式的半导体装置的结构的图。 半导体装置1是横型MOS结构的MOS晶体管，在半导##底6上形成阱 5，并且，在阱5中形成栅电极2、源极区域3、漏极区域4。然后，利用LOCOS(Local Oxidation of Silicon:硅的局部氧化)ll，将这些要素与半导《料寸底6的其它区域电隔离。用第一导电类型形成阱5 ，用第二导电类型形成源极区域3以及漏极区域4 。第一导电:^型为P型半导体的情况下，第二导电类型为N型半导体，第一 导电，为N型半导体的情况下，第二导电类型为P型半导体。在图1的半导体装置1中，设第一导电翻为P型、第二导电-鄉为N型， 用P型半导体形成阱5 ，一用N型半导体形成源极区域3和漏极区域4。并且，在 图中，为了明确P型、N型的区别，将P型的阱记为"P型阱"等。在本实施方式中，将半导体装置1作成这种结构进行了说明，但是，即便 是设第一导电类型为N型、第二导电类型为P型，用N型半导体形成阱5、用 P型半导体形成源极区域3和漏极区域4的情况下，也f,进行同样的说明。在阱5中，在栅极宽度方向上，排列形成多个由凹部构成的沟槽部10，由 此，阱5的栅极宽度方向的深度变化。这里，源极区域3和漏极区域4之间的方向(图中的L)是栅极长度方向， 在半导体装置1的表面并行且与L垂直的方向是栅极宽度方向。而且，在本实施方式中，虽然形成多个沟槽部IO，但是，其也可以是单数。在沟槽部10的内表面以及沟槽部10的上表面侧，即，在栅电极2与阱5 相面对的面上，例如，由SK32等形成绝缘膜7。然后，在沟槽部10的内部以及上表面，隔着绝缘膜7，由多晶硅等形成栅 电极2。这些沟槽部10以及栅电极2的结构与图8 (a) (c)所示的现有例相同。在栅电极2的栅极长度方向的侧面区域，在--侧形成由N型半导体构成的 源极区域3 ，在另一侧形成由N型半导体构成的漏极区域4。源极区域3和漏极区域4的深度到达栅电极2的底部附近(也可以称为沟 槽部10的底部附近)。然后，在源极区域3形成多个触点8，在漏极区域4形成多个触点9，育^(多 与外部电路进行连接。图中的标记'n+"表示N型的浓度为高浓度(g卩，杂质为高浓度)。低浓度的 情况下标记为"n-"。而且，在N型半导体的情况下，作为杂质，使用砷或磷等的离子，在P型 半导体的情况下，使用硼等的离子。这样，将源极区域3和漏极区域4形成到栅电极2的底部附近，由此，即便使栅极长度变短，图8 (c)所示的沟道区域12的下方的电流路径13中流过 的电流增加，能够加宽有效的栅极宽度。由此，能够抑制半导体装置1的占有面积的增加，而且能够提高半导体装 置l的驱动能力。在本实施方式中，将源极区域3和漏极区域4形成到栅电极2的底部附近， 但是，所谓附近优选是距栅电极2的底部(沟槽部10的底部)为深度±20%的 范围，进一步^^为±10%的范围。然后，为了可靠地获得由使源极区域3和漏极区域4较深所引起的效果， ,使源极区域3和漏极区域4的底部与栅电极2的底部(沟槽部10的底部) 相同或者更深。然后，说明半导体装置1的制造方法。为了制造半导体装置l，首先，在半导術t底6上形成LOCOSll和阱5。 接着，禾,亥触等，在阱5中形成沟槽部10。然后，在阱5的内部禾吐表面形 成绝缘膜7，在其上形成栅电极2。最后，利用离子注入，形成源极区域3和漏 极区域4。对于以上制造方法来说，除了提高源极区域3和漏极区域4的离子注入能 量外，与现有的半导体装置的制造方法相同。对于图1的半导体装置1来说，载流子是电子，成为N沟道。在此情况下， 对于源极区域3和漏极区域4的离子注入时的杂质来说，优选比以往所使用的 砷(As)更容易热扩散的磷(P)。此外，在用载流子为空穴的P沟道形成半导体装置1的情况下(使阱5为 N型、使源极区域3、漏极区域4为P型的情况下)，对于杂质来说，优选以相 同的注入能量能够比以往所使用的二氟化硼(BF2)注入得更深的硼(B)。根据以上所说明的本实施方式，肖^1多获得如下效果。(1) 在沟槽部10中形成栅电极2，作成沟槽结构，由此，能够加宽有效的 栅极宽度。(2) 将源极区域3和漏极区域4的底部形成得深达栅电极2的底部附近， 由此，育巨够缓和向沟槽结构的较浅部分的电流的集中，能够使利用沟槽结构来 增大有效的栅极宽度有效。(3) 将源极区域3和漏极区域4的底部形成得深达栅电极2的底部附近，由此，在栅极长度较短的情况下，也能够缓和向沟槽结构的较浅部分的电流的 集中。(4) 由于有效的栅极宽度加宽，所以，能够卩射氐导通电阻并提高半导体装置l的驱动能力。(5) 能够用- -^个芯片制造出具有高驱动能力的CMOS (Complementary Metal Oxide Semiconductor:互补金属氧化物半导体)结构。如上所述，在半导体装置l中，阱5形成在上述半导##底6上，起至膨 成有深度在栅极宽度方向上变化的凹部(沟槽部10)的第一导电 的阱的作 用。并且，栅电极2隔着绝缘膜7形成在—l:述凹部的上表面以及内部，源极区 域3作为在栅电极2的-一侧--- 直形成至栅电极2底部附近的第二导电类型的源 极区域而起作用，漏极区域4作为在栅电极2的另一侧一直形成至栅电极2底 部附近的第二导电类型的漏极区域而起作用。而且，当源极区域3和漏极区域4的底部形成在与栅电极2的底部相同或 者比该底部深的位置处时是有效的。而且，在半导体装置1中，作成使第一导电类型为P型、使第二导电类型 为N型的N沟道，但是，也可以作職一导电，为N型、第二导电类型为P 型的P沟道。(变形例1)对于硼等来说，若提高注入能量，贝脂g够容易地注入到阱5的深处，但是， 对于砷或磷等来说，存在难于注入到阱5的深处的情况。因此，在本实施方式中，在阱5中形成起到源极区域3、漏极区域4作用的 第二阱。在第二阱的形成中，离子由于热而扩散，所以，能够使离子分布到阱5 的深处。首先，使用图2对第二阱的形成方法进fiH兑明。在半导#^底6上形成LOCOS11和P型阱5之后，在阱5的上表面，以 将形成源极区域和漏极区域的面露出的方式，以抗蚀剂23形成掩模。当从上表面注入例如砷或磷等的离子并进行热处理时，在形成源极区域和 漏极区域的区域，形成N型的第二阱21、 22。而且，在图中，为了明确是N型，标记为N型阱。与半导体装置l相同地，第二阱21、 22的底部形成在稍后形成的栅电极2 的底部附近。在如上所述形成的第二阱21、 22中注入对应于N型的离子，由此，形 极区域以及漏极区域。图3是用于说明变形例1的半导体装置的结构的图。对于半导体装置20来说，除了源极区域以及漏极区域的结构不同外，其它 与半导体装置1相同。在第二阱21、 22的上表面部分注入离子，在第二阱21的上表面形成n+区 域24，在第二阱22的上表面形成n+区域25。然后，在n+区域24形戯虫点8，在n+区域25形5划虫点9。对于第二阱21和n+区域24来说，整体起到源极区域的作用，对于第二阱 22和n+区域25来说，整体起到漏极区域的作用。这样，在离子注入难于到达栅电极2的底部附近的情况下，形成第二阱21 和第二阱22，由此，育,将源极区域以及漏极区域形成到栅电极2的底部附近。这样，在本变形例中，即使在离子注入难于到达栅电极2的底部附近的情 况下，也能够利用第二阱21、 22来形成源极区域和栅极区域。而且，半导体装置20为N沟道，但是，在作成P沟道的情况下，用N型 形成阱5、用P型形成第二阱21、 22，在第二阱21、 22的上表面形成P型的浓 度较高的p+区域。在以上的半导体装置20中，利用第二导电类型(这里，N沟道为N型、P 沟道的情况为P型)的阱5，形成源极区域和漏极区域中的底部侧的区域。 (变形例2)在本变形例中，说明起到源极区域以及漏极区域作用的第二阱的另一形成 方法。在变形例1中，利用抗蚀剂23，在形成栅电极2的区域形成掩模，个别地 形成第二阱21、 22，但是，在本变形例中，形成单一的第二阱，将其分离，由 此，形成与源极区域以及漏极区域对应的第二阱。下面，使用图4说明第二阱的形成方法。首先，在半导#^寸底6上形成LOCOSll和P型的阱5之后，在阱5的上表面注入离子并进行热处理，形成单一的N型的第二阱。该单^一的第二阱形成在图4的第二阱31和第二阱32以及这两个阱之间的区域。然后，在形麟二阱31、 32的区域的上表面，用抗蚀剂34、 35形成掩模， 使形成栅电极2的面露出。在此状态下，当注入硼等的离子时，露出部分的N型的区域被转换为P型， 形成P型区域33。 P型区域33的底部设定得比单一的第二阱的底部深，由此， 单一的第二阱被隔离为第二阱31和第二阱32。形成第二阱31和第二阱32后的步骤与变形例1相同。图5是用于说明变形例2的半导体装置的结构的图。在半导体装置30中，在第二阱31、 32的上表面注入离子，在第二阱31的 上表面区域形成n+区域36，在第二阱32的上表面区域形成n+区域37。在n十 区域36形成触点8，在n+区域37形成触点9。并且，对于第二阱31和n+区域36来说，整体起到源极区域的作用，对于 第二阱32和n+区域37来说，整体起到漏极区域的作用。此外，在对单一的第二阱进行隔离的P型区域33，形成沟槽部IO，隔着绝 缘膜7形成栅电极2。这样，在离子注入难于到达栅电极2的底部附近的情况下，将单一的第二 阱形成到栅电极2的底部附近并对其进行隔离，由此，能够形成源极区域以及 漏极区域。这样，在沟槽部10的下方也形成单一的第二阱的情况下，在沟槽部10的 正下方形成P型区。 (变形例3)在本变形例中，在漏极区域设置电场缓和区域，由此，提高半导体装置的 耐压。图6是用于说明本变形例的半导体装置的结构的图。在半导体装置40中，在先前所说明的半导体装置1 (图1)的漏极区域4 的与栅电极2相面对的一侧的区域设置N型的浓度较低的n-区域4b。 n-区域4b 被形成到栅电极2的底部附近。N型的浓度较高的n+区域4a具有与半导体装置 l的漏极区域4 (图l)相同程度的浓度，形成有触点9。另--方面，源极侧的结构与半导体装置l相同。例如，以n-浓度来形成漏极区域整体，此后，在n-区域4b的部分形成掩模， 对n+区域4a的区域进行离子注入，由此，育^多形成它们的浓度差。艮卩，在半导体装置40中，在漏极区域的与栅电极2邻接的区域，将杂质浓 度设定得较低。这样，在栅电极2和n+区域4a之间，形成N型浓度较低的区域时，在此 区域电场被缓和，半导体装置40的耐压提高。 (变形例4)对于本变形例来说，也在漏极区域设置电场缓和区域，由此，提高半导体 装置的耐压。图7是用于说明本变形例的半导体装置的结构的图。在半导体装置50中，在先前所说明的变形例2的半导体装置20 (图3)的 漏极区域，设置N型的浓度较高的n+区域22a和N型的浓度较低的n-区域22b， 该n+区域22a形成在与栅电极2相面对的区域，该n-区域22b形成在触点9侧。这是在漏极区域形成作为第二阱的n-区之后，在形成n+区域22a的区域的 上表面注入离子，形成n+区域22a。在n+区域22a形劍虫点9。 n+区域22b的 N型浓度与漏极区域4 (图l)是相同程度。另一方面，源极区域侧的结构与半导体装置20相同。这样，在栅电极2和n+区域22a之间，形成N型浓度较低的区域时，在该 区域电场被缓和，半导体装置50的耐压提高。
权利要求
1. 一种半导体装置，其特征在于，具有半导体衬底；第一导电类型的阱，形成在上述半导体衬底上，并且形成有深度在栅极宽度方向上变化的凹部；栅电极，隔着绝缘膜形成在上述凹部的上表面以及内部；第二导电类型的源极区域，在上述栅电极的一侧，从上述半导体衬底的表面形成至上述栅电极的底部附近；第二导电类型的漏极区域，在上述栅电极的另一侧，从上述半导体衬底的表面形成至上述栅电极的底部附近。
2. 根据权禾腰求1的半导体装置，其特征在于，上述源极区域和上述漏极区域的底部形成在与上述栅电极的底部相同或比 该底部深的位置。
3. 根据权利要求2的半导体装置，其特征在于，上述源极区域和上述漏极区域的上述底部侧的区域由第二导电类型的阱形成。
4. 根据权利要求3的半导体装置，其特征在于， 在战漏极区域的与上述栅电极邻接的区域，将杂质浓度设定得较低。
5. —种半导体装置的制造方法，其特征在于，由如下步骤构成 阱形成步骤，在半导術寸底上形h嫌一导电M的阱； 凹部形成步骤，在上述所形成的阱中，形成深度在栅极宽度方向上变化的凹部；栅电极形成步骤，在上述凹部的上表面以及内部形成绝缘膜后，隔着该绝 缘膜在上述凹部的上表面以及内部形雌电极；源极漏极形成步骤，在上述所形成的栅电极的两侧注入离子，将源极区域 和漏极区域形成至上述栅电极的底部附近。
6.—种半导体装置的制造方法，其特征在于，由如下步骤构成阱形成步骤，在半导##底上形后碟一导电 的阱；第二阱形成步骤，在上述第一导电类型的阱上形成两个第二导电类型的阱;凹部形成步骤，在上述两个第二导电类型的阱之间，形成深度在栅极宽度 方向上变化的凹部；栅电极形成步骤，在上述凹部的上表面以及内部形成绝缘膜之后，隔着该 绝缘膜在上述凹部的上表面以及内部形淑册电极；源极漏极形成步骤，在上述两个第二导电类型的阱中注入离子，形成源极 区域和漏极区域。
7.根据权禾腰求6的半导体装置的制造方法，其特征在于，上述第二阱形成步骤中，在单一的第二导电类型的阱的一部分注入离子， 转换为第一导电类型，由此，掩上述单一的第二导电类型的阱隔离而形成。
全文摘要
本发明涉及半导体装置以及半导体装置的制造方法。在阱(5)中，形成用于在栅极宽度方向在阱(5)中设置凹凸的沟槽部(10)，隔着绝缘膜(7)在沟槽部(10)的内部和上表面部形成栅电极(2)。在栅电极(2)的栅极长度方向的一侧形成源极区域(3)，在另一侧形成漏极区域(4)。源极区域(3)和漏极区域(4)都被形成到栅电极(2)底部附近(沟槽部(10)的底部附近)的深度。这样，将源极区域(3)和漏极区域(4)形成得较深，由此，能够使集中地在栅电极(2)部位处的较浅部分流动的电流一样地在沟槽部(10)整体流动，利用形成在阱(5)中的凹凸使有效的栅极宽度变宽。因此，半导体装置(1)的导通电阻降低，驱动能力提高。
文档编号H01L29/08GK101262012SQ20081009516
公开日2008年9月10日 申请日期2008年2月5日 优先权日2007年2月7日
发明者小山内润, 理崎智光 申请人:精工电子有限公司