专利名称：半导体装置及其制造方法
半导体^S^其讳隨方法狱领域本发明涉及将电阻体和熔丝元件并联连接并且肖辦利用熔丝元件的切断来调整电阻值的半导体装置、以及ffi31切断与两个以上电阻体分另拼,接的熔 丝元件来调整由电阻体分割后的电压输出的半导体^1^其制造方法。 背景駄在由多晶自形成的电阻体和熔丝元件并联地电连接的半导体装置中，在 电阻体和熔丝元件形成在同一层的情况下，平面地配置两个元件，成为芯片面积增大的因素。作为其对策，如图9所示，存在如下方法在第一多晶自301 上隔着第^fl雄202层錢二多晶繊302，由此，抑制面积增大。(例如，参考专利文献l)专利文献l:特开平9-246384号公报发明内容^^腐专利文献1记载的现有技术的帝腊方法中，在使电P且体和熔丝元件 层叠的情况下，会有在切断熔丝元件时激光损伤电阻体的可能性，所以，必须 ^mH鹏202充分厚。但是，当第一氧化膜202过厚时，在第一多晶^M 301和第二多晶鹏302接合中，纵横比变大，因此接合困难。财卜，利用各自 的接Mia行^一多晶硅膜301和第二多晶硅膜302电气接合，但是，还具有 如下问题当不能充分除去第二多晶繊302附着前的自然氧體时，不能获 得良好电气连接。为了解决所述问题，本发明采用以下駄方案。 (1) 一种半导体錢，其特征在于，包括具有主表面的半导体衬底；^;;f述半导淋寸底的主表面上形成的凹部；M^f述凹部内表面上以^^述半导術寸底上的绝缘层； 电阻体，形鹏所述绝缘层上，并且，以AA^f述凹部内向所述半导術寸底 的主表面上延伸的方式形成；第一氧化膜，以成为与所述半导m寸底的主表面相同的高度位置的方式埋層万述凹部内；熔丝元件，形自所述第"fl化膜上，并且，以与所述电阻体重叠的方式 形成；第二氧化膜，以覆MM述熔丝元件、所述第一氧化膜以及所述电阻体的方 鄉成；布线层，形鹏所述第二氧化膜上，SMI塞与所述电阻体以^M鹏丝 元件电连接。(2) —种半导体^S，其特征在于，所述电阻体由第一多晶硅膜构成。 (3〉一种半导体^g,其特征在于，所述熔丝元件由第二多晶,构成。(4) 一种半导体装置的律隨方法，该半导体^fi具有分压器电阻电路，该分压器电阻电路具有所述电阻体和熔丝元件，M:切断与电阻体并联连接的熔丝元件来调整由电阻体分割的电压输出，该方,括如下步骤 在半导1^寸底上形鹏槽；在形成有所述沟槽的半导術寸底上形成场绝缘騰 ^m述场^^膜上形，一多晶自； 对所，一多晶自弓l入杂质；对戶;^m—多晶^M进行构图；堆积凍一氧鹏和SOG膜，利用回刻蚀法进行平坦化；形，二多晶 ;对所，二多晶 弓l入杂质；对戶;f^第二多晶wt行构图；^0M第二多晶鹏上形鹏间騰在层叠有戶;f^—多晶 和第二多晶砲模的区^ 塞;形舰为布线层的导电体；形成钝化膜；形成聚S1fflM;对所述钝鹏和所述聚!W^膜进行构图。(5) —种半导体装置的帝隨方法，其特征在于，在形^^ 述第一多晶 的步骤中，形^^，一多晶自时的膜厚为100nm到400nm的范围。(6) —种半导体體的帝腊方法，其特征在于，在形^^f鄉二多晶鹏 的步骤中，形成所述第二多晶自时的膜厚为200nm到400nm的范围。(7) —种半导体^g的制造方法，，征在于，在向所述第一多晶 中 引入杂质的步骤中，向第一多晶繊中弓l入的杂质为1X 1014/咖2到5X 1015/cm2 的范围。(8) —种半导体装置的第蜷方法，辦征在于，在向戶/fi^二多晶鹏中 弓l入杂质的步骤中，向第二多晶,中弓l入的杂质为5X 1015/cm2以上。(9) 一种半导体^S的审腊方法，其特征在于，在所述半导術寸底上形成 沟槽的步骤中，形^i^述沟槽时的深度为500nm到2000nm的范围。(10) —种半导体^a的制造方法，其特征在于，在形成所述第一氧 的步骤中，形成所述第一氧化膜时的膜厚与形成所述沟槽时的深度为相同程度 或者相同職以上。(11) 一种半导体體，具有分压器电阻电路，该分压器电阻电路由两个 以上电阻,成，熔丝元件与各电阻体并鹏接，ilil切断熔丝元件来调整由 电阻体分割的电压输出，其特征在于，与电阻体和熔丝元件并,接的元件由 本发明的半导体装置构成。使电阻体和熔丝元件层叠，由此，与现有技斜目比，能够以小面积形成电 阻体和熔丝元件并自接的半导体装置。在由两个以上电阻体构成、熔丝元件 与各电阻体并联连接并且可皿切断熔丝元件来调整由电阻体分割的电压输出 的分压器电阻电路中，肯&够应用本发明的半导体縫，由此，小面积化的鄉 进一步增大。此外，根据形成在半导体衬底上的凹,，在电阻体和熔丝元件之间形成 较厚的氧化膜，由此，使电阻体不受损伤。此外，电阻体、熔丝元件和金属布线舰插塞被电连接，由此，可以斷氐 分别接合的,电阻。如上所述，育嫩提供一种小面积、特性稳定的将电阻体和熔丝元件并联连 接的半导体^S。
图1是表示本发明的半导体體的示意平面图。 图2是^^本发明的半导体錢的示意音睏图。图3是按照步骤顿序标本发明的半导体錢的带腊方法的纟标意剖面图。 图4是按照步骤，鹏^^本发明的半导体錢的库随方法的示意咅晒图。 图5是按照步骤)l,表示本发明的半导体装置的制造方法的示意剖面图。 图6是按照步骤jl,表示本发明的半导体装置的制造方法的示意剖面图。 图7是按照步骤l,表示本发明的半导体錢的制造方法的示意剖面图。 图8是按照步骤l,标本发明的半导体装置的伟隨方法的満剖面图。 图9是^^见有^的半导体装置的，M的剖面图。
具体实施方式
以下，参照附图详细地说明本发明的半导体装置的tt^方式。图1是恭于本发明实施例的半导体錢的平面图的一例，图2是图1中的 虚线A-A'的悉示本发明实施例的半导体縫的剖面图的一 例。如图1所示，在沟槽区域502上形成由第一多晶硅膜301构成的电阻体， 以在电阻体上层叠的方，成由第二多晶碓模302构成的熔丝元件。电阻体、 熔丝元件以M属布线402禾佣繊(plug) 401被电连接。对于熔丝元件的中 心区鄉说，形鹏丝元件切断用区域501,以在以后禾佣激光切断熔丝元件。如图2所示，根据形成有沟槽区域502的半导体衬底101的形状，以在场 绝缘膜201上成为凹形汰的方式，形成由第一多晶硅膜301构成的电阻体，由 第二多晶趙漠302构成的熔丝元件层叠在利用第"fl化膜202平坦化的第一多 晶 301上。将由第一多晶鹏301构成的电阻体作成凹職，之后进行平坦化，由此， 位于之后熔丝元件切断用区域501下的第一氧化膜202的膜厚顿，所以，第 202在切断熔丝时起到，膜的作用，切断熔丝元j牛时，不用担'1>^ 损伤电P且体。在由第二多晶硅膜302构成的熔丝元件上形成作为层间膜的第二 氧化膜203,在其上形^^属布线402,该金属布线402用于与在同一半导#^寸 底上所制作的其他元件连接。織401以贯穿第二氧化膜203、第二多晶鹏 302的方式形成，将第一多晶硅膜301、第二多晶,302、金属布线402电连 接。j顿插塞401进行电连接，由此，可以陶頓间的接触电阻。在金属布线 402上，以对熔丝切断用区域501进行开口的方式形成钝化膜403、聚酰3￡|$膜 404。然后，使用附图详细说明本发明的半导体装置的制造方法的,实施方式。在图3中，示出了在半导術寸底101上形^^勾槽、然后形鹏为层间膜的 场绝缘膜201之后的剖面图。沟槽的深度影响之后形成的熔丝元件切断区域下 的电阻体和熔丝元件的层间膜的厚度。在沟槽深度较浅的情况下，作为熔丝元件切断时的微膜，作用不充分，在较深的情况下，氧4鹏的JiA困难，因此, 半导^W寸底101 ，形成的沟槽的深度为500nm到2000nm左右的范围。之后， 在形成有沟槽的半导^M底101上形鹏绝缘膜201 。接着，如图4所示，利用例如CVD法在100nm到400nm左右的范围内层 S^为电阻体的第一多晶自301。此时，在将第一多晶自301用作同一半导 体衬底内的其他元件例如晶体管的栅电极或布线的情况下，形成为比较厚的 200nm至lj400nm左右，在只在电阻体中^ffi的情况下，可以是100nm到200nm 左右。之后，禾U用离子注入法，向第一多晶自301中注入杂质。作为杂质， 在使电阻体为N型的情况下，使用砷或磷等，在为P型的情况下，使用硼或BF2 等。离子注入量为lX10"/cm2到5X10"/cm2的范围。此时，^^f形成的电阻体 为高电阻的情况下，需要电阻区域劍氏浓度、电极引出区域是高浓度，因此， 杂质的引入分两阶段进行。首先，向第一多晶硅膜301的鳖个区，入1X 1014/cm2到5 X 1014/cm2的杂 质，然后，舰光刻法，以将之后用插塞401对第二多晶鹏302齢属布线 402进摘接的电极引出区域开口的方式，对繊抗蚀剂503进行构图，将该光 致抗蚀剂503作为掩模，注入5X105/cm2左右的杂质之后，除去^1^蚀剂。然后，利用光刻法，以对所希望的区域以外进行开口的方式，在M^蚀 剂J^a行构图，将该光i^C蚀剂作为掩模，对第一多晶鹏301进行构图，并 除去鄉抗蚀剂，由此，形成由电阻区鄉卩电极引出区,成的电阻体。之后，为了〗顿回亥l触(etohback)法，例如，ffl51CVD法以与沟槽的深 度相同程度以上的厚度的膜厚来堆积TEOS系的第一氧化膜202,并且，在第一 氧鹏202上涂敷SOG膜，并进行亥i勉，直到第一多晶鹏301的表面。在图 5中示出禾,该回亥触法使表面平坦化的状态。在凹部中残留氧4W202,半导 術寸驗面成为被平坦化的状态。此外，此时，即使錢一多晶鹏301表面 较薄地残留氧化膜也不会有影响。为了M插塞401进行最终的电接合，第一 多晶自301与后，积而成的第二多晶自302接合时不需考虑,电阻。接下来，如图6所示，舰CVD法堆积成为熔丝元件的第二多晶鹏302，利用离子注入法弓l入杂质。第二多晶繊302戶雜积的膜厚为400ran左右，作 为杂质，在使电阻体为N型的情况下，^f顿砷或麟，在为P型的情况下，使 用硼或BF2等。杂质注入量为5X10"/cm2以上。对于第二多晶自302来说， 膜厚也比较厚，成为低电阻，因此，在半导^M底上的其他区域，可以用作例 如晶体管的栅电极赫线。在所述例子中，将熔丝元l徘为多晶繊，但是， 也可以使用由多晶硅和硅化物构成的多晶^^属硅化物(Polycide)。此外，向 第二多晶,302中引入杂质的方法也可以是固层扩散法的方法。接着，^ffi光刻法在第二多晶硅膜302上以对成为熔丝元件的区域以外进 行开口的方式，对，抗蚀剂进行构图，将该光致抗蚀剂作为掩模，对第二多 晶鹏302进行亥触。之后，堆积成为层间膜的第二氧化膜203，得到图7的形 状。然后，在由第一多晶鹏301构成的电阻体和由第二多晶鹏302构成的 熔丝元件的成为电极的区郷鹏塞401 。插塞401以贯穿第二氧鹏203和第 二多晶自302的方式形成，并且以到达第一多晶自301的方式形成。之后， 利用赚法，形鹏为金属布线402的膜例如包含铝或铜的織膜，将利用光 亥條以成为金属布线402的区鹏留的方微图后的繊抗蚀剂为掩模进行刻 蚀，得到图8的微。由此，麟一多晶鹏301、第二多晶繊302和金属布 线402利用插塞401被电连接。金属膜可以使用包括如Ti/AI-Si-Cu/TiN这样的 势垒金属层或防^t膜的驗、包含铝、硅以及铜等的合金膜。之后，堆积SiN膜等的钝化膜403,在其上涂敷感光性聚酰亚胺膜404,作 为最终的保护膜。之后，以熔丝元件切断区域501开口的方式，对钝化膜403 以及聚酰鹏膜404进行亥卿，由此，得到图2所示的剖面微。此时，以堆 积钝化膜403并对熔丝元件切断区域501进行开口、接着涂敷聚 胺膜404 并对熔丝元件切断区域501进行开口的方法，兽嫩得到图2所示的剖面微。如上所述是单层布线的实施例，但是，即舰为多层布线，舰将熔丝元 件切断区壤上的层间膜厚最优化也可以应用本发明。如上所述，在本发明中，使电阻体和熔丝元件层叠，由此，与现有fe^B 比，育嫩以小面积形成，軎嫩将本发明的半导体装置应用于由两个以上电阻体 构成、熔丝元件与各电阻体并联连接并且可通过切断熔丝元件来调整由电阻体 分割的电压输出的分压器(bleeder)电阻电路，由此，小面积化的效驗1变大。此外，在使电阻体和熔丝元件层叠的情况下，尽管熔丝元件切断时的基底 膜损伤的影响可能涉及到电阻体，但是，禾,形皿半导体衬底上的凹形状，在电阻体、熔丝元件之间形^W的氧鹏，由此，可以使电阻^T、穀踬伤。 此外，通过插塞电连接电阻体、熔丝元件和金属布线，由此，肯嫩斷氏各自接 合的接触电阻。如上所述，肯嫩提供一种小面积、特性稳定的将电阻体和熔丝元件并職 接的半导体装置。
权利要求
1. 一种半导体装置，其特征在于，包括具有主表面的半导体衬底；沟槽区域，形成在所述半导体衬底的主表面；覆盖所述沟槽区域内表面上以及所述半导体衬底上的绝缘层；电阻体，形成在所述绝缘层上，并且，以从所述沟槽区域内向所述半导体衬底的主表面上延伸的方式形成；第一氧化膜，以成为与所述半导体衬底的主表面相同的高度位置的方式埋入到所述沟槽区域内；熔丝元件，形成在所述第一氧化膜上，并且，以与所述电阻体重叠的方式形成；第二氧化膜，以覆盖所述熔丝元件、所述第一氧化膜以及所述电阻体的方式形成；布线层，形成在所述第二氧化膜上，通过插塞与所述电阻体以及所述熔丝元件电连接。
2. 根据^^l」要求1的半导体装置，，征在于， 所述电阻体由第一多晶 构成。
3. 根据权利要求1的半导体装置，其特征在于， 所鹏丝元件由第二多晶繊构成。
4.一种半导体體的制造方法，该半导体錢具有分压器电阻电路，该分压 器电阻电路具有电阻体和熔丝元件，M31切断与电阻体并联连接的熔丝元件来 调整由所述电阻体分割的顿输出，该方法包括如下步骤在半导^l寸底上形^ 沟槽；在形成有所述沟槽的半导体衬底上形自绝缘膜； ^^述场绝缘膜上形，一多晶 ;对戶; ^第一多晶 进行构图；堆积第一氧4W,禾,回亥触法进行平坦化； 形，二多晶 ;对所，二多晶 进行构图；在所述第二多晶繊上形鹏间膜；在层叠有所述第一多晶鹏和第二多晶繊的区域，形成贯穿所述层间膜 和所述第二多晶鹏并超lj所述第一 多晶鹏的插塞-,形舰为布线层的导电体；形成钝化騰形成聚酰亚鹏；对所述钝碰和所述聚sra^膜进行构图。
5. 根据权利要求4的半导体錢的制造方法，其特征在于， 在形成所述第一多晶硅膜的步骤中，形成所述第一多晶硅膜时的膜厚为100nm到400nm的范围。
6. 根据权利要求4的半导体装置的制造方法，其特征在于， 在形成所述第二多晶硅膜的步骤中，形成所述第二多晶硅膜时的膜厚为200nm到400nm的范围。
7. 根据权利要求4的半导体装置的制造方法，^#征在于， 在向所述第一多晶硅膜引入杂质的步骤中，向第一多晶砲摸中引入的杂质为1X 1014/cm2到5 X 1015/cm2的范围。
8. 根据权利要求4的半导体體的制造方法，其特征在于， 在向所述第二多晶砲模引入杂质的步骤中，向第二多晶砲模中弓l入的杂质为5X10"/cm2以上。
9. 根据权利要求4的半导体縫的讳隨方法，其特征在于， 在戶腿半导術寸底上形淑勾槽的步骤中，形^^ 述沟槽时的深度为500nm到2000nm的范围。
10. 根据权利要求4的半导体體的制造方法，其特征在于， 在形成所述第一氧化膜的步骤中，形成所述第一氧化膜时的膜厚与形^0 述沟槽时的深度为相同程度或者相同程度以上。
11.根据权利要求4的半导体装置的伟隨方法，其特征在于，所述第一氧化膜是由TEOS系的氧化膜和SOG膜的这两层构成的氧化膜。
12.—种半导体装置，具有分压器电阻电路，该分压器电阻电路由两个以上电阻鹏成，熔丝元件与各电阻体并職接，通过切断熔丝元件来调整由电阻体分割的电压输出，其特征在于，与电阻体和熔丝元件并联接的元件由权利要求1的半导体装置构成。
全文摘要
本发明涉及一种半导体装置及其制造方法。熔丝元件层叠在电阻体的上部，熔丝元件的利用激光切断的区域下的电阻体为凹形状，由此，提供小面积且不存在熔丝元件切断时对电阻体的损伤、各元件间所产生的接触电阻等也较小的稳定的半导体装置及其制造方法。
文档编号H01L21/768GK101266984SQ200810096329
公开日2008年9月17日 申请日期2008年2月5日 优先权日2007年2月7日
发明者北岛裕一郎 申请人:精工电子有限公司