固态成像装置及其制造方法

专利名称：固态成像装置及其制造方法
技术领域：
本发明涉及一种固态成像装置及其制造方法，并特别涉及一种MOS型固态成像装置及其制造方法。
技术背景固态成像装置被粗略地分类为以电荷耦合装置(Charge Coupled Device, CCD )图像传感器为代表的电荷传输型固态成像装置以及以诸如互补金属氧 化物半导体(Complementary Metal Oxide Semiconductor, CMOS )图寸象传感 器等的MOS型图像传感器为代表的放大型固态成像装置等。将CCD图像传 感器与MOS型图像传感器比较，CCD图像传感器通常比MOS型图像传感 器需要更高的驱动电压以传输信号电荷，因此CCD图像传感器比MOS型图 像传感器具有更高的电源电压。相应的，MOS型图像传感器与CCD图像传感器相比电源电压低并从功 耗的观点来看比CCD图像传感器更为有利，MOS型图像传感器等被优选用 作安装在移动装置例如具有摄像头的便携式电话、个人数字助理(Personal Digital Assistant, PDA)上的固态成4象装置。在MOS型图像传感器中，作为元件隔离的方法，通过LOCOS(选择性 氧化)元件隔离、浅沟槽隔离(Shallow Trench Isolation ， STI)等的绝缘和 隔离已经众所周知(参看比如日本未审专利申请^^开No. 2002-270808)。 同样，EDI隔离也已经众所周知，其中p型扩散层被注入硅衬底并在其上沉 积厚的氧化物膜(参看K. Itonaga， IEDM Tech. Dig., P33-1, 2005 )。图l示出对元件隔离区应用STI隔离的MOS型固态成像装置，特别是 其主要部分。在固态成像装置10中，例如，p型半导体阱区2形成于n型硅 半导体衬底1中，沟槽3形成于p型半导体阱2中，氧化硅(Si02)层4嵌 入沟槽3中并由此形成STI元件隔离区5。形成氧化硅层4以从半导体衬底 2表面上的绝缘膜(例如氧化硅膜)11上突出。像素晶体管(例如放大晶体 管)的n型源极区/漏极区6被形成以通过STI元件隔离区5隔离，还形成了将被用作光电转换单元的光电二极管7。光电二极管7被构造成所谓的嵌入型光电二极管，具有n型电荷累积区8和抑制电荷累积区8表面上的暗电流 的p型累积层9。 p型累积层9被形成以和STI元件隔离区5接触。图2示出对元件隔离区采用EDI隔离的MOS型固态成像装置，特别是 其主要部分。在固态成像装置13中，例如p型半导体阱2形成于n型硅半 导体衬底l中，p型扩散层14形成于p型半导体阱2中，比p型扩散层14 宽并比衬底表面上的绝缘膜(例如氧化硅膜)ll厚的氧化硅(Si02)层15 形成于p型扩散层14上并由此形成EDI元件隔离区16。像素晶体管(例如 》文大晶体管)的n型源才及区/漏极区6被形成以通过EDI元件隔离区16隔离， 还形成了将被用作光电转换单元的光电二极管7。光电二极管7被构造成所 谓的嵌入型光电二极管，具有n型电荷累积区8和抑制电荷累积区8表面上 的暗电流的p型累积层9。 p型累积层9 ^t形成以和EDI元件隔离区16的p 型扩散层14接触。另一方面，在固态成像装置中，像素的数量随着分辨率的增大而增大， 而随着像素数量的增大，每个像素自身不断微型化。发明内容然而，如上所述，近来在MOS型图像传感器中，如果随着像素数量增 大像素微型化，作为光电转换单元的光电二极管的面积减小，因此诸如饱和 电荷量(称作最大处理信号电荷量)、灵敏度等的特性降低。该趋势随着像 素进一步微型化而加速。当上述LOCOS元件隔离区、STI元件隔离区5，或EDI元件隔离区16 被用作元件隔离区时，由于沉积在半导体衬底上的元件隔离区的氧化硅膜的 厚度影响，难于在比目前的位置更靠近元件隔离区5或16的位置形成光电 二极管7的n型电荷累积区8。也就是说，因为难于进一步降低n型电荷累 积区8和元件隔离区5或16之间的距离，所以不能在比目前的位置更靠近 元件隔离区5或16的位置形成n型电荷累积区8。为了解决上述及其他问题，本发明提供了 一种固态成像装置及其制造方 法，其中即使像素是微型化的，光电转换单元的每单位像素面积的面积比也 增大，从而改善了诸如饱和电荷量、灵敏度等的特性。根据本发明的实施例，固态成像装置包括光电转换单元、晶体管和隔离光电转换单元和晶体管的元件隔离区。光电转换单元和晶体管构成像素。元 件隔离区由导电类型与晶体管的源极区和漏极区的导电类型相反的半导体 区形成。晶体管的栅电极的 一部分朝向元件隔离区 一侧突出超出晶体管的有 源区。具有与晶体管的栅电极的栅极绝缘膜的厚度基本相同厚度的绝缘膜， 形成在元件隔离区上从元件隔离区的位于晶体管的栅电极之下的部分到与 位于晶体管的栅电极之下的部分连续的部分。在根据本发明实施例的固态成像装置中，因为与晶体管的栅极绝缘膜连 续的元件隔离区上的绝缘膜具有与栅极绝缘膜基本相同的膜厚，所以从作为 晶体管有源区的沟道区到元件隔离区形成平坦的没有台阶或隆起的绝缘膜。 因此，晶体管的栅电极可以形成来使得朝向元件隔离区的突出变得短，从而 光电转换单元可以形成于更靠近晶体管的区域。根据本发明的另一实施例，提供了制造固态成像装置的方法。固态成像 装置包括构成像素的光电转换单元和晶体管，以及由导电类型与晶体管的源 极区和漏极区的导电类型相反的半导体区形成的元件隔离区。该方法包括如下步骤形成晶体管的栅电极，以使该栅电极的一部分向外侧突出超出晶体管的有源区，以及用晶体管的栅电极作为部分掩膜，离子注入形成元件隔离 区的杂质。在根据本发明实施例的固态成像装置的制造方法中，在形成部分突出超 出晶体管的有源区的晶体管的栅电极之后，用晶体管的栅电极作为部分掩 膜，离子注入用于形成元件隔离区的杂质，从而通过自对准在向元件隔离区 突出的栅电极的附近形成元件隔离区。相应地，可以形成更靠近晶体管的光 电转换单元。由根据本发明实施例的固态成像装置及其制造方法，光电转换单元和晶 体管可以形成在彼此更靠近的区域，从而可以增大光电转换单元的每单位像 素面积的面积比，并可以提供其中诸如饱和电荷量、灵敏度等特性得到提高 的固态成像装置。


图1是示出采用已知的STI元件隔离的示例性的固态成像装置主要部分 的横截面图。图2是示出采用已知的EDI元件隔离的示例性的固态成像装置主要部分的横截面图。图3是应用了本发明的示例性的MOS型图像传感器的方块示意图。 图4是示出单元像素的电路结构一个示例的电路图。 图5是示出单元像素的电路结构另一示例的电路图。 图6是根据本发明第一个实施例的固态成像装置的像素阵列的结构图。 图7是沿图6中A-A线的横截面图。 图8是沿图6中B-B线的横截面图。 图9是沿图6中C-C线的横截面图。 图IO是沿图6中D-D线的横截面图。 图11是二像素共用的等效电路的一个示例的电路图。 图12是用于解释本发明的像素阵列的像素晶体管部分和元件隔离区部 分的平面视图。图13是根据本发明第 一个实施例的元件隔离区的平面视图。图14是沿图13中B-B线的横截面图。图15是示出产生泄漏电流的状态的平面视图。图16A和图16B是示出像素晶体管的栅电极一个示例的平面视图和横 截面图。图17A和图17B是示出像素晶体管的栅电极另一示例的平面视图和横 截面图。图18A和图18B是示出像素晶体管的栅电极另一示例的平面视图和横 截面图。图19A和图19B是示出像素晶体管的栅电极另一示例的平面视图和横 截面图。图20A和图20B是示出像素晶体管的栅电极另一示例的平面视图和横 截面图。图21A和图21B是示出像素晶体管的栅电极另一示例的平面视图和横 截面图。图22是比较根据本发明实施例的固态成像装置和已知固态成像装置的 栅极电压Vg和漏电流Id的伏安曲线。图23是示出具有STI元件隔离区的像素晶体管的横截面图。 图24是示出具有扁平型元件隔离区的像素晶体管的横截面图。图25是根据本发明第二实施例的固态成像装置的主要部分上一条线的横截面图。图26是根据本发明第二实施例的固态成像装置的主要部分上另一条线 的横截面图。图27是根据本发明第三实施例的固态成像装置的主要部分上一条线的 横截面图。图28是根据本发明第三实施例的固态成像装置的主要部分上另一条线 的横截面图。图29是根据本发明第四实施例的固态成像装置的主要部分上一条线的 横截面图。图30是根据本发明第四实施例的固态成像装置的主要部分上另一条线 的横截面图。图31是根据本发明第五实施例的固态成像装置的主要部分的横截面图。 图32是根据本发明第六实施例的固态成像装置的主要部分的横截面图。 图33是根据本发明第七实施例的固态成像装置的主要部分的横截面图。 图34是根据本发明第八实施例的固态成像装置的主要部分的横截面图。 图35A和图35B是为了解释根据本发明第一实施例的固态成像装置制造方法的工艺的平面视图。图36A、图36B和图36C是为了解释根据本发明第一实施例的固态成像装置制造方法的工艺的横截面图。图37A和图37B是为了解释根据本发明第二实施例的固态成像装置制造方法的工艺的平面视图。图38A和图38B是为了解释根据本发明第三实施例的固态成像装置制造方法的工艺的第 一部分的横截面图。图39A和图39B是为了解释根据本发明第三实施例的固态成像装置制造方法的工艺的第二部分的横截面图。
具体实施方式
现在参考附图来描述本发明优选实施例的示例。本发明并不限于以下描 述的示例。图3是应用了本发明的示例性的放大型固态成像装置比如MOS型图像传感器的方块示意图。如图3中所示，根据本示例的MOS型图像传感器20 包括含有光电二极管作为光电转换单元的单元像素21、其中像素21按规 则方式二维排列的像素阵列单元22、垂直选择电路23、作为信号处理电路 的列电路24、水平选择电路25、水平信号线26、输出电路27、定时发生器 28等，且该MOS型图像传感器20被构造为区域传感器(area sensor )。
在像素阵列单元22中，例如，对于矩阵状态的像素布置中每一列都布 置了垂直信号线121。单元像素21的具体结构将在以后描述。垂直选择电路 23包括移位寄存器等。垂直选择电路23以线为单位顺序输出控制信号，比 如驱动像素21的读出晶体管112(在下文中称为传输晶体管，而读出栅电极 称作传输栅电极)(参看图4和图5)的传输信号和驱动复位晶体管113 (参 看图4和图5)的复位信号，从而以线为单位选择性地驱动像素阵列单元22 的像素21。
列电路24是为垂直方向的像素，也就是为每一条垂直信号线121布置 的信号处理电路，列电路24包括S/H (采样和保持)电路、CDS(相关双采 样)电路等。水平选择电路25包括移位寄存器等，并顺序选择通过列电路 24输出的各像素21的信号并将该信号输出到水平信号线26。应注意的是在 图3中，为了图的简化，水平选择开关的图示被省略了。水平选择开关以列 为单位被水平选择电路25顺序打开和关闭。
基于水平选择电路25的选择驱动以列为单位顺序从列电路24输出的单 元像素21的信号，通过水平信号线26供给输出电路27,而且在输出电路 27中经由信号处理比如放大等之后，该信号被输出到装置以外。定时发生器 28产生各种定时信号，以基于这些定时信号来驱动和控制垂直选择电路23、 列电路24和水平选择电路25。
图4是示出单元像素21的电路结构的一个示例的电路图。如图4所示， 根据本示例的单元像素21A被构造成像素电路，该像素电路除了光电转换单 元例如光电二极管111之外，还包括三个像素晶体管传输晶体管112、复 位晶体管113和放大晶体管114。在本示例中，对于像素晶体管112、 113、 114，例如使用的是n沟道MOS晶体管。
传输晶体管112连接在光电二极管111的阴极和FD (浮置扩散)单元 116之间，并传输信号电荷(在本示例中是电子)，该信号电荷由光电二极管 111光电转换并累积在其中的，并基于施加给栅极的传输脉沖(pTRG而传输到FD单元116。
复位晶体管113在将信号电荷从光电二极管111传输到FD单元之前， 基于施加给栅极的复位脉沖(pRST使FD单元116的电位复位，复位晶体管 113的漏极以及源极分别连接到选择电源SELVDD和FD单元116。选择电 源SELVDD为电源电压选择VDD电平和GND电平。
放大晶体管114具有源极跟随器结构，其中栅极连接到FD单元116， 漏极连接到选择电源SELVDD，而源极连接到垂直信号线121。放大晶体管 114在选择电源SELVDD选择VDD电平时开始运行，从而选择像素21A， 并在被复位晶体管113所复位之后，将FD单元116获得的电位输出到垂直 信号线121作为复位电平。此外，放大晶体管114将FD单元116在通过传 输晶体管112传输信号电荷之后的电位输出到垂直信号线121作为信号电 平。
图5是示出单元像素21的电路结构的另一示例的电路图。如图5所示， 根据本示例的单元像素21B被构造成像素电路，该像素电路除了光电转换单 元(光电二极管111)之外，还包括四个像素晶体管，它们的示例包括传输 晶体管112、复位晶体管113、放大晶体管114和选择晶体管115。在本示例 中，对于像素晶体管112、 113、 114和115，可以使用n沟道MOS晶体管。
传输晶体管112连接在光电二极管111的阴极和FD单元116之间，并 传输信号电荷(在本示例中是电子)，该信号电荷由光电二极管111进行光 电转换并累积在其中的，并基于施加给栅极的传输脉沖cpTRG传输到FD单 元116。
复位晶体管113在将信号电荷从光电二极管111传输到FD单元之前， 基于施加给栅极的复位脉沖cpRST使FD单元116的电位复位，复位晶体管 113的漏极以及源极分别连接到电源VDD和FD单元116。
选择晶体管115当选择脉冲cpSEL供给栅极时导通并为放大晶体管114 提供电源电压以选择像素21B,选择晶体管115的漏极和源极分别连接到电 源VDD和放大晶体管114的漏极。应当注意的是，选4奪晶体管115可以接 在放大晶体管114的源极和垂直信号线121之间。
放大晶体管114具有源极跟随器结构，其中栅极连接到FD单元116, 漏极连接到选择晶体管115的源极，而源极连接到垂直信号线121。放大晶 体管114将FD单元116在被复位晶体管113复位之后的电位输出到垂直信
10号线121作为复位电平。此外，放大晶体管114将FD单元116在通过传输 晶体管112传输信号电荷之后的电位输出到垂直信号线121作为信号电平。对于像素阵列单元22来说，可以应用各种布局，例如，其中单元像素 如上述配置的布局、其中多个像素(比如，两个像素、四个像素)共用除传 输晶体管之外的像素晶体管(以下称作像素共用)的布局等。下面将描述被用于上述像素阵列单元22的根据本发明一个实施例的像 素阵列单元的一个示例。图6到IO每个都示出了根据本发明的第一实施例的一个固态成像装置 的示例，在本示例中是MOS型图像传感器。本实施例中的MOS型图像传 感器包括其中像素晶体管为两个像素所共用的像素阵列单元22。图6示出了其中像素晶体管被两个像素共用的像素阵列的一个示例性布 局。在该示例中，如图6所示，第一光电二极管(PD1 ) 32和第二光电二极 管(PD2 ) 32作为光电转换单元通过包括传输晶体管TrGl和TrG2的栅极绝 缘膜以及传输栅电极37、 38在内的各个栅极单元而与公共的FD单元34连 接，该FD单元34由第一导电类型(在本示例中例如n型)半导体区(扩散 层)形成。另外，相互连接的复位晶体管TrRST、放大晶体管TrAMP和选 择晶体管TrSEL形成来和其中形成第一和第二光电二极管32、 33和传输晶 体管TrGl、 TrG2的区域夹置元件隔离区域35。该二像素共用结构以规则的 方式而二维设置。复位晶体管TrRST由将被用作源极区和漏极区的n型半导体区(扩散层) 43、44以及通过栅极绝缘膜形成的复位栅电极39而形成。放大晶体管TrAMP 由将被用作源极区和漏极区的n型半导体区(扩散层)44、 45以及通过栅极 绝缘膜形成的放大栅电极40而形成。选4奪晶体管TrSEL由将被用作源极区 和漏极区的n型半导体区(扩散层)45、 46以及通过栅极绝缘膜形成的选择 才册电才及41而形成。图11示出了二像素共用的等效电路的一个示例。在该实施例中，电路 包括两个光电二才及管32和33、两个传输晶体管TrGl和TrG2、 一个FD单 元34以及共用复位晶体管TrRST、放大晶体管TrAMP和选择晶体管TrSEL。第一和第二光电二极管32、 33通过传输晶体管TrGl、 TrG2连接到公共 的FD单元34。传输脉冲cpTRGl、 cpTRG2供给第一和第二传输晶体管TrGl、 TrG2的栅极。FD单元34连接到放大晶体管TrAMP的栅极，也连接到复位晶体管 TrRST的源极。复位晶体管TrRST的漏极连接到电源VDD。复位脉冲(pRST 供给复位晶体管TrRST的栅极。放大晶体管TrAMP的漏极与电源VDD连接，放大晶体管TrAMP的源 极与选择晶体管TrSEL的漏极连接。选择晶体管TrSEL的源极连接到垂直 信号线121，选4奪脉沖cpSEL供给选择晶体管TrSEL的栅极。该电路结构中一个像素的工作基本与参考图5所描述的一样。在该电路 结构中，由光电二极管32、 33光电转换生成的电荷以一定的时间间隔被顺 序读出到FD单元34,在放大晶体管TrAMP中^^皮转换成像素信号，并通过 选择晶体管TrSEL被读出到垂直信号线121。在被转换成像素信号之后，读 出到FD单元34的电荷被复位晶体管TrRST复位。在本实施例中，共用像素晶体管的第一和第二光电二极管32、 33如图6 和图10 (沿图6中D-D线的横截面)所示如下构造在第一导电类型半导 体衬底51 (在本示例中是n型硅衬底)中形成第二导电类型(例如p型)半 导体阱区52,并在该p型半导体阱区52中形成将被用作电荷累积区53的n 型半导体区(扩散层)以及抑制电荷累积区53上的暗电流的p型累积层54。 光电二极管32、 33对称地形成以把公共的FD单元34夹在中间，该FD单 元34包括形成于p型半导体阱区52中的公共的n型半导体区(扩散层)。第一传输晶体管TrGl包括形成于栅极绝缘膜56上的传输栅电极37， 并用第一光电二极管32作为源极，以及用包括n型半导体区的公共的FD单 元34作为漏极。第二传输晶体管TrG2包括形成于栅极绝缘膜56上的传输 栅电极38,并用第二光电二极管33作为源极，以及用公共的FD单元34作 为漏极。复位晶体管TrRST、放大晶体管TrAMP和选择晶体管TrSEL如图6和 图9 (沿图6中C-C线的横截面)所示构造。也就是复位晶体管TrRST包括 形成于p型半导体阱区52中的第一和第二n型源极区和漏纟及区43、 44，以 及通过栅极绝缘膜56形成的复位栅电极39。放大晶体管TrAMP包括形成 于p型半导体阱区52中的第二和第三n型源极区和漏极区44、 45，以及通 过栅极绝缘膜56形成的放大栅电极40。选4奪晶体管TrSEL包括形成于p型 半导体阱区52中的第三和第四n型源极区和漏极区45、 46,以及通过栅极 绝缘膜56形成的选择栅电极41。本示例中的像素阵列如图6所示布置，包含两个光电二极管32、 33和 两个传输晶体管TrGl、 TrG2的区域在水平和垂直方向二维布置，并且在这 些包含两个光电二极管32、 33和两个传输晶体管TrGl、 TrG2的区域的行之 间(在垂直方向上的相邻行之间)，布置了包含复位晶体管TrRST、放大晶 体管TrAMP和选4奪晶体管TrSEL的区域。然后，在包含光电二极管32、 33和传输晶体管TrGl、 TrG2的区域以及 包含复位晶体管TrRST、放大晶体管TrAMP和选4奪晶体管TrSEL的区域之 间，且在相邻像素之间(参看图6)形成元件隔离区35。各个像素晶体管(传输晶体管TrGl、 TrG2、复位晶体管TrRST、放大 晶体管TrAMP和选择晶体管TrSEL )的栅极绝缘膜56可以通过热氧化由氧 化硅(Si02)膜形成。例如，像素晶体管TrGl、 TrG2、 TrRST、 TrAMP和 TrSEL的栅电极37、 38、 39、 40和41可以由多晶珪膜形成。形成像素晶体 管TrGl、 TrG2、 TrRST、 TrAMP和TrSEL的冲册电极37到41以覆盖像素晶 体管TrGl、 TrG2、 TrRST、 TrAMP和TrSEL的沟道区50,并且它们的部分 在元件隔离区35上突出超过源极区S和漏极区D (34、 43到46)在沟道宽 度方向(也就是垂至于沟道长度方向)上的宽度Wl。如下文所述，栅电极 37到41每个在元件隔离区35上延伸的突出62的突出长度dl形成得尽可能 地短。此外，在本实施例中，如图7 (沿图6中A-A线的横截面)和图8 (沿 图6中B-B线的横截面)所示，元件隔离区35由相对于像素晶体管的源极 区和漏极区是相反导电类型的半导体区61形成。也就是说，在本示例中， 元件隔离区35由p型半导体区61形成。此外，像素晶体管的栅电极37到 41部分朝向元件隔离区35侧突出超过成为像素晶体管有源区的沟道区。与 位于在元件隔离区35上延伸的栅电极37到41的突出(延伸部分)62以下 的部分连续的元件隔离区35之上(参看图12),形成具有与栅极绝缘膜56 基本相同厚度的绝缘膜57。也就是说，从像素晶体管(在图7中是放大晶体 管TrAMP)的沟道区50延伸到元件隔离区35的绝缘膜实际上由栅极绝缘 膜56形成，并最终形成没有台阶或者隆起的平坦状态。换句话说，在从沟道区50到元件隔离区35的区域，不会形成比栅极绝 缘膜56厚的绝缘膜。栅电极37到41形成于平坦的从沟道区50延伸到元件隔离区35的绝缘膜56、 57 (称作栅极绝缘膜)上。即使像素被缩小而每个晶体管的沟道区宽 度被缩小，因为栅极绝缘膜56和位于元件隔离区35上的绝缘膜57形成相 同的厚度，所以栅电极37到41形成为高可靠性和高品质的电极，而不会导 致在构成栅电极37到41的电极膜中产生气孔。形成光电二极管32、 33以使它们位于尽可能靠近像素晶体管的区域， 以扩大各自的面积。因此，元件隔离区35的p型半导体区61形成相对窄的 宽度W2，而且形成光电二极管32、 33以与元件隔离区35接触。在这种情 况下，形成栅电极37到41以使得在元件隔离区35上延伸的突出62的突出 长度dl形成尽可能短(参看图7)以不要到达光电二极管32、 33。这样的原因如下。因为元件隔离区35上的绝缘膜57形成的厚度与栅极 绝缘膜56的厚度相当，所以如果栅电极37到41在元件隔离区35上的突出 62形成为到达光电二极管32、 33,则会在像素晶体管的沟道区50和光电二 极管32、 33之间产生寄生晶体管。如果产生这样的寄生晶体管，则当像素 晶体管导通时，光电二极管32、 33的电荷会被拉向像素晶体管。为了避免 这种现象，在元件隔离区35上延伸的突出62形成得短而不会到达光电二极 管32、 33。另一方面，将被用作元件隔离区35的p型半导体区61通过在形成栅电 极37到41之后离子注入p型杂质而形成的，使用栅电极37到41作为离子 注入的部分掩膜。在栅电极附近的元件隔离区35中，p型半导体区61通过 自对准形成。因此，使得栅电极37到41的突出长度dl(也就是突出的量)短， 而且具有预定宽度W2的元件隔离区35形成于栅电极37到41与光电二极 管32、 33之间(参看图7)。元件隔离区35的形成工艺将在稍后描述，然而，在图6到图10所示的 示例中，如图13和图14(沿图13中B-B线的横截面)所示，p型杂质的第 一次离子注入在形成栅电极37到41之前进行，而且在形成栅电极37到41 之后，进行p型杂质的第二次离子注入，并由此形成元件隔离区35。在两次 进行离子注入的区域，杂质浓度自然变得较高。如下所述(参看图15)，应该优选确定对于元件隔离区35的离子注入条 件，特别是剂量，以使得不会导致从每个像素晶体管产生泄漏电流il、 i2的 电流通路。元件隔离区35的杂质浓度设为剂量小于或等于lxl0"cm—2。如果 杂质浓度超过lxlO"cm气则电场相对高而暗电流增大。这里，优选设定元件隔离区35的杂质浓度为剂量大于或等于1><1013^11-2。如果杂质浓度为剂量 大于或等于lxl013cm-2,就可以避免产生泄漏电流，而可以稳定地进行元件 隔离。例如，当如上所述地通过两次实施离子注入以形成元件隔离区35时， 第一次离子注入的杂质浓度可以设定为1C^cm々的量级，而第二次离子注入 的杂质浓度可以设定为10"cn^的量级。作为具体示例，通过确定第一次离 子注入的杂质浓度为lxlO"cm^而第二次离子注入的杂质浓度为lxl013cm-2， 可以获得充分的元件隔离。相对低浓度的p型半导体区61a由第一次离子注 入形成而相对高浓度的p型半导体区61b由第二次离子注入形成(参看图 14)。通过在4册电才及的突出62以下离子注入例如剂量为lxlO"cm^的p型杂 质，可以避免突出62以下的暗电流和白点的产生。对像素晶体管的沟道区50进行杂质的离子注入，以调整阈值电压Vt。 该用于调整阈值电压Vt的离子注入对与源极区和漏极区的沟道宽度方向具 有相同宽度的区域或者对在这样的区域内部的区域进行。优选的，如图17A 和17B所示，用于调整阈值电压Vt的离子注入对上述源极区S和漏极区D 的宽度Wl的内部进行，以在上述源极区S和漏极区D的宽度Wl内部形成 宽度W3的有效沟道区50。通过使有效沟道区50的宽度W3比源极区S和 漏极区D的宽度W1窄，当像素晶体管导通时，电流流过沟道区50,且可 以更有效地避免在栅电极37到41的突出62下绕过的泄漏电流il。此外， 也可以更有效地避免从像素晶体管TrGl、 TrG2、 TrRST、 TrAMP和TrSEL 到相邻的光电二极管32、 33的泄漏电流i2。像素晶体管TrGl、 TrG2、 TrRST、 TrAMP和TrSEL的源极区S和漏极 区D的杂质浓度优选设定为剂量为lxlO"cm^到lxlO m^的范围。为了在 源极区S和漏极区D内形成欧姆电极，可能要求大于或等于lxlO"cm々的杂 质浓度。另一方面，如果源极区S和漏极区D的电场强度变得更强，由于强 电场产生的电子流入光电二极管32、 33。为了避免这个现象，杂质浓度优选 为等于或小于lxlO'W2。在像素晶体管TrGl、 TrG2、 TrRST、 TrAMP和TrSEL的每个栅电极37 到41中，相应于沟道区50的第一部分63和由沟道区50向元件隔离区35 延伸的第二部分(突出)62可以由相同或者不同材料形成。栅电极37到41 可以由，例如多晶硅、非晶硅等形成，在本示例中由多晶硅形成，且杂质可 以相同方式或不同方式引入到第一部分63和第二部分62中。图16A到21各示出这些示例。需要注意的是S表示源极区，D表示漏极区，数字35表
示元件隔离区。
在图16A和16B所示示例中，栅电极37到41的第一部分63和第二部 分62由在其中引入了 p型杂质的p+多晶硅形成。
在图17A和17B所示示例中，栅电极37到41的第一部分63和第二部 分62由在其中引入了 n型杂质的n+多晶硅形成。
在图18A和18B所示示例中，栅电极37到41的第一部分63由在其中 引入了 n型杂质的n+多晶硅形成，而第二部分62由在其中引入了 p型杂质 的p+多晶硅形成(第一部分63和第二部分62分别由n型多晶硅和p型多晶 硅形成)。
在图19A和19B所示示例中，栅电极37到41的第一部分63由在其中 引入了 p型杂质的p+多晶硅形成，而第二部分62由在其中引入了 n型杂质 的n+多晶硅形成(第一部分和第二部分分别由p型多晶硅和n型多晶硅形 成)。
在图20A和20B所示示例中，4册电极37到41的第一部分63由在其中 引入了 n型杂质的n+多晶硅形成，而第二部分62由未掺杂的多晶硅形成(第 一部分和第二部分分别由n型多晶硅和未掺杂多晶硅形成)。
在图21A和21B所示示例中，4册电极37到41的第一部分63由在其中 引入了 p型杂质的p+多晶硅形成，而第二部分62由未掺杂的多晶硅形成(第 一部分和第二部分分别由p型多晶硅和未掺杂多晶硅形成)。
在根据本发明第一实施例的MOS型图像传感器中，在从像素晶体管的 沟道区50到元件隔离区35的区域中，形成基本上相同厚度的绝缘膜56、57。 元件隔离区35上的绝缘膜57本质上与栅极绝缘膜56通过热氧化而整体形 成。相应地，平坦而没有任何台阶(也就是没有任何接缝)的绝缘膜56、 57 从沟道区50到元件隔离区35形成。因为绝缘膜56、 57是平坦的，所以可 以在其上形成栅电极37到41，该栅电极37到41中突出元件隔离区35的突 出长度dl具有相对短的长度却仍然有着高可靠性和高品质。这就是说，将 被用作栅电极的多晶硅的成膜可以满意地进行，而且可以进行樣i小图形的图 形化。因此形成了在电极膜中没有气孔而且绝缘可靠性高的栅电极。从而， 与已知的采用LOCOS元件隔离、STI元件隔离或EDI元件隔离的示例相比， 光电二极管32、 33可以在更靠近晶体管形成区的区域中形成，而可以增大每单位像素面积的光电二极管32、 33的面积比。即使像素是微型化的，由 于有可以增大光电二极管的面积，因此可以改进诸如饱和电荷量、灵敏度等 特性。
另一方面，因为栅电极37到41的在元件隔离区35上延伸的突出的突 出长度dl可以具有相对短的长度，所以可以避免在像素晶体管和光电二极 管之间产生寄生晶体管。此外，因为元件隔离区35的p型半导体区61的形 成可以由自对准通过用栅电极37到41作为离子注入的部分掩膜的离子注入 方法在突出的附近进行，所以隔离光电二极管和晶体管的元件隔离区可以精 确地形成。
通过使形成元件隔离区35的p型半导体区61的杂质浓度大于或等于 lxl013cm-2,例如在1013(^-2的量级，可以避免如图15所示的从像素晶体管 到光电二极管32、 33的泄漏电流i2和像素晶体管中由于绕过导致的泄漏电 流il。
此外，如图15所示，通过用于调整阈值电压Vt的离子注入杂质以优选 位于沟道区50内源极区S和漏极区D的沟道宽度方向的宽度Wl的内部， 可以更加确j果避免泄漏电流il 、 i2。
在本实施例中，如上所述，如果使光电二极管32、 33位于更加靠近像 素晶体管的位置，仍然可以避免泄漏电流il、 i2,因此可以如图16A、图16B、 图17A和图17B所示，由在其中引入n型杂质或p型杂质的多晶硅形成栅 电极37到41。此外，如图18A、图18B、图19A、图19B、图20A、图20B、 图21A和图21B所示，当用彼此不同的材料形成栅电极37到41的相应于 沟道区50的第一部分63和相应于元件隔离区35的第二部分(突出)62时， 以及当形成由n型、p型和未掺杂的多晶硅组合构造的栅电极37到41时， 即使栅极电压施加到栅电极37和41 ，槺极电压也没有施加到第二部分62。 这就是说，pn结形成在第一部分63和第二部分62的边界，或者由于未掺杂 的第二部分62基本作为绝缘体工作而使第二部分62变得电阻高，因此栅极 电压没有施加到第二部分62。相应地，进一步避免了使得第二部分62成为 寄生栅极的寄生晶体管的产生。从而，可以进一步确保避免电荷从沟道区到 元件隔离区35的泄漏或者电荷向相邻像素的泄漏。
图22示出单个像素晶体管的栅极电压Vg和漏电流Id的伏安特性的评 价结果。特性曲线I表示图23所示的具有STI元件隔离区5的已知像素晶体管Tr的情况，而特性曲线II表示图24所示的具有称作扁平型元件隔离区 35的本实施例中的像素晶体管Tr的情况。在特性曲线I中，具有隆起"a", 这是因为在栅极绝缘膜101和STI元件隔离区5的绝缘层4的接缝103中有 一个台阶。在特性曲线II中，没有隆起而且特性是线性的，这是因为在栅极 绝缘膜56和元件隔离区35的绝缘层57的边界中没有台阶。
如在STI元件隔离构造中，如果在栅极绝缘膜101和厚绝缘膜4之间存 在接缝103，就会引起应力和损伤并会损害绝缘可靠性。因此，电子在硅和 氧化物层的交界面上被捕获和释放，从而引起涨落，并且基于该涨落就容易 产生1/f噪音。相反，在本实施例中，由于栅极绝缘膜56和绝缘膜57连续 及平坦地形成，在元件隔离区35上的栅极绝缘膜56和绝缘膜57之间没有 接缝，因此显著改善了 1/f噪音。图22的Vg-Id特性证明了这一点。
图25和图26示出了根据本发明第二实施例的固态成像装置，在本示例 中是MOS型图像传感器。特别示出了元件隔离区35的另一示例。图25是 沿图13中B-B线的横截面，而图26是沿图13中C-C线的横截面。在本实 施例中，在形成栅电极37到41之后，由杂质的第一次离子注入形成p型杂 质区61并由此形成元件隔离区35。在这种情况中，杂质没有注入到栅电极 37到41向元件隔离区35延伸的突出62之下，然而p型杂质再在栅电极37 到41的每一侧从元件隔离区35扩散，以成为低浓度p型区。p型半导体阱 区52形成在n型硅衬底51上，然而n型硅衬底51保持在位于栅电极37到 41的突出62之下的部分半导体表面上。由于p型杂质从周围扩散，n型半 导体表面位于突出62之下的部分变成低浓度p型区的可能性高。如前述实 施例中，元件隔离区35的杂质浓度被设定为等于或低于lxl0"cm—2，优选为 大于或等于lxl013cm-2。结构的其他部分与第一实施例中的相同。
在根据第二实施例的MOS型图像传感器中，也可以通过使光电二极管 32、 33更靠近像素晶体管而扩展像素晶体管的面积，从而可以提高诸如饱和 电荷量、灵敏度等的特性。另外产生了相似于第一实施例中的效果。
图27和28示出根据本发明第三实施例的固态成像装置，在本示例中是 MOS型图像传感器。该图例特别示出了包含光电二极管、元件隔离区和像 素晶体管的区域的另一示例。图27是沿图13中B-B线的横截面，而图28 是沿图13中E-E线的横截面。
在本实施例中，在形成像素晶体管TrGl 、 TrG2、 TrRST、 TrAMP和TrSEL的栅电极37到41之前，通过p型杂质的第一次离子注入形成构成元件隔离 区的第一p型半导体区61a，而在形成栅电极37到41之后，整体形成光电 二极管31 、 32的p型累积层54和将被用作元件隔离区的第二 p型半导体区 61b。这就是说，n型电荷累积区53形成于光电二极管侧，而n型源极区和 漏极区形成于像素晶体管侧，然后，在对应于位于光电二极管32、 33和像 素晶体管TrRST、 TrAMP和TrSEL之间的元件隔离区35以及位于相邻像素 之间的元件隔离区35的区域中，完全地进行p型杂质的第一次离子注入以 形成第一p型半导体区61a。然后，在形成栅极绝缘膜56、绝缘膜57和栅 电极37到41之后，用栅电极37到41作为离子注入的部分掩膜，通过p型 杂质的第二次离子注入，在元件隔离区35和光电二极管32、 33的n型电荷 累积区53的表面上，同时形成了元件隔离区35的第二p型半导体区61b以 及p型累积层54。这就是说，通过公共的第二次离子注入，形成元件隔离区 35的p型累积层54和第二 p型半导体区61b。
在第一次离子注入中，类似于前面的实施例，剂量设定为10"cm^的量 级。同样在第二次离子注入中，如前面的实施例，剂量设定为等于或低于 lxlO"cm-2，优选为大于或等于lxl013cm-2。作为元件隔离必要的杂质浓度， 如上所述，恰当的是如果剂量大于或等于lxlO"cm-2，例如如果是在lO"cm-2 的量级。另一方面，如果p型累积层54的杂质浓度大于或等于lxlO"cm气 该杂质浓度也是充足的，例如为lxlO m^的量级。相应地，可以通过相同 的离子注入而形成元件隔离区的累积层54和第二 p型半导体区61 b。
该结构的其他部分类似于第一实施例中所述的，因此这里省略其描述。 由根据本发明第三实施例的MOS型图像传感器，如前面的实施例，光 电二极管32、 33的面积可以通过使光电二极管32、 33位于更靠近像素晶体 管的位置而扩展，从而可以提高诸如饱和电荷量、灵敏度等特性。另外，由 于第二p型半导体区61b和光电二极管侧的p型累积层54是通过形成元件 隔离区35的第二次离子注入而连续整体形成的，所以可以得到高精度的像 素。这就是说，相比于进行三次离子注入的情况，即两次用于元件隔离区35 的离子注入和用于光电二极管32、 33的p型累积层54的离子注入，益处在 于，当逸行离子注入时所引起的位置偏差变小一倍且光电二极管32、 33和 元件隔离区的叠加变得不必要。因此，大大确保了光电二极管32、 33面积 的扩展。此外，可以获得与第一实施例中类似的效果。
19图29和图30示出根据本发明第四实施例的固态成像装置，在本示例中 是MOS型图像传感器。特别示出了包括光电二极管、元件隔离区和像素晶 体管的区域的另一实施例。图29是沿图13中B-B线的横截面，而图30是 沿图13中E-E线的横截面。
在本实施例中，在形成栅电极37到41之后，光电二极管32、 33的p 型累积层54以及成为元件隔离区35的p型半导体区61通过p型杂质的第 一次离子注入而整体形成。在该离子注入中，如前面的实施例，剂量设定为 等于或低于lxlO'W2，优选为1013(^-2的量级而大于或等于lxlO'W2。在 这种情况中，p型杂质没有注入在栅电极37到41朝向元件隔离区35的突出 62之下。然而，在后面的工艺中，来自周围的元件隔离区35的p型杂质在 才册电极37到41的突出62之下扩散。
该结构的其他部分与参考图27和图28描述的以及第一实施例中的基本 相同，因此这里省略其描述。
在根据第四实施例的MOS型图像传感器中，也可以通过使光电二极管 更加靠近像素晶体管而扩展光电二极管32、 33的面积，并提高诸如饱和电 荷量、灵壽文度等特性。另外，因为元件隔离区35的p型半导体区61以及光 电二极管侧的p型累积层54是通过一次p型杂质的离子注入而连续整体形 成的，因而与有两次离子注入的情况相比，工艺数量减少而生产变得简化。 因此可以获得高精度的像素。另外，产生了与第一实施例中相似的效果。
图31示出根据本发明第五实施例的固态成像装置，在本示例中是MOS 型图像传感器。特别示出了包括光电二极管、元件隔离区和像素晶体管的区 域。图31是沿图13中B-B线的横截面。
在本实施例中，在形成像素晶体管的栅电极37到41之前，进行p型杂 质的第一次离子注入以形成元件隔离区35的第一p型半导体区61a，而且在 形成栅电极37到41之后，进行p型杂质的第二次离子注入以整体形成元件 隔离区35的p型杂质区61b以及光电二极管32、33的p型累积层54。此外， 在本实施例中，形成光电二极管32、 33的n型电荷累积区53以扩展到元件 隔离区35之下的区域。元件隔离区35的第一和第二p型半导体区61a和61b 在形成光电二极管32、 33的p型电荷累积区53之后形成。
在第一次离子注入中，如前述实施例，剂量设定为10、mJ的量级。在 第二次离子注入中，如前述实施例，剂量设定为等于或低于lxl0"cm—2,优选为大于或等于lxl013cm-2。作为元件隔离的必要的杂质浓度，如上所述， 如果其等于或低于lxlO m々将不会有问题，例如，在10"cn^的量级。
该结构的其他部分与第 一 实施例中描述的基本相同，因此这里省略其描述。
由根据本发明第五实施例的MOS型图像传感器，由于光电二极管32、 33的n型电荷累积区53形成为延伸到元件隔离区35之下的区域(即p型半 导体区61a)，可以进一步使得光电二极管32、 33靠近像素晶体管以扩展光 电二极管32、 33的面积。相应地可以进一步提高诸如饱和电荷量、灵敏度 等特性。此外，因为p型累积层53和第二p型半导体区61b是连续整体形 成的，因而产生了与第三实施例中所述的相似的效果。另外，产生了与第一 实施例中所述的相似的效果。
图32示出根据本发明第六实施例的固态成像装置，在本示例中是MOS 型图像传感器。图32特别示出了包括光电二极管、元件隔离区和像素晶体 管的区域的示例。图32是沿图13中B-B线的横截面。
在本实施例中，具有与栅极绝缘膜56基本相同膜厚的绝缘膜57仅在元 件隔离区35位于4册电极37到41的突出62之下的部分上形成。在包括元件 隔离区35除位于突出62下的部分之外的部分以及光电二极管32、 33的区 域中，可以形成具有与栅极绝缘膜56不同膜厚的绝缘膜，比如厚于栅极绝 缘膜56的绝缘膜。
该结构的其他部分与参考图7的第一实施例中描述的基本相同，因此这 里省略其描述。
由根据本发明第六实施例的MOS型图像传感器，类似前面描述的实施 例，光电二极管32、 33的面积可以通过使光电二极管32、 33更加靠近像素 晶体管来扩展，从而提高诸如饱和电荷量、灵敏度等特性。
图33示出根据本发明第七实施例的固态成像装置，在本示例中是MOS 型图像传感器。图33特别示出了包括光电二极管、元件隔离区和像素晶体 管的区域的实施例。图33是沿图13中B-B线的横截面。
在本实施例中，在形成像素晶体管TrGl 、 TrG2、 TrRST、 TrAMP和TrSEL 的栅电极37到41之前，通过p型杂质的第一次离子注入形成构成元件隔离 区的第一p型半导体区61a，而在形成栅电极37到41之后，通过第二次离 子注入而整体形成光电二极管32、 33的p型累积层53和将被用作元件隔离区的第二p型半导体区61b。第二次离子注入可以在形成栅电极的侧壁之后 进行。第二次离子注入至少在形成栅电极之后进行。此外，与参考图32描 述的类似，具有与栅极绝缘膜56基本相同膜厚的绝缘膜57仅在元件隔离区 35位于4册电才及37到41的突出之下的部分形成。可以在元件隔离区35除位
62之下的部分以及光电二极管32、 33的区域中，形成具有与4册极绝缘膜56 不同膜厚的绝缘膜，即厚于栅极绝缘膜56的绝缘膜。
该结构的其他部分与参考第一实施例和图27描述的基本相同，因此这 里省略其描述。
由根据本发明第七实施例的MOS型图像传感器，与上述的类似，光电 二极管32、 33的面积可以通过使光电二极管32、 33位于更加靠近像素晶体 管的位置来扩展，并提高诸如饱和电荷量、灵敏度等特性。另外，因为出于 形成元件隔离区35的目的，第二p型半导体区61b和光电二极管32、 33的 p型累积层54通过第二次离子注入而连续整体形成，因此可以获得高度精确 的像素。
图34示出根据本发明第八实施例的固态成像装置，在本示例中是MOS 型图像传感器。图34特别示出了包括光电二极管、元件隔离区和像素晶体 管的区域的示例。图34是沿图13中B-B线的横截面。
在本实施例中，p型硅衬底被用作半导体衬底51。除此之外的其他结构 与参考图7的第一实施例所描述的基本相同，因此这里省略其描述。
在根据本发明第八实施例的MOS型图像传感器中，与前述实施例类似， 光电二极管32、 33的面积可以通过使光电二极管32、 33位于更加靠近像素 晶体管的位置来扩展，从而提高诸如饱和电荷量、灵敏度等特性。
现在将描述关于固态成像装置的制造方法，在本示例中是根据本发明实 施例的MOS型图像传感器。特别将描述主要关于元件隔离区的制造方法。
图35A、图35B、图36A、图36B和图36C示出根据本发明第一实施例 的MOS型图像传感器的制造方法。图36A、图36B和图36C是沿图35A和 图35B中B-B线的横截面。图35A和图35B是沿图13中B-B线的横截面。
首先，如图35A和36A所示，在第一导电类型半导体衬底51中，比如 在n型硅半导体衬底中，形成第二导电类型的p型半导体阱区52。光电二极 管32、 33的n型电荷累积区53形成于p型半导体阱区52中，还形成了像素晶体管的源极区S和漏极区D。随后，p型杂质例如硼的第一次离子注入 在整个成为元件隔离区的区域进行，例如通过由形成于衬底51表面上的绝
缘膜得到的掩膜71,来形成相对低浓度的第一p型半导体区61a。在第一次 离子注入中，剂量设定为例如大约lxlO'W2。
然后，如图36B所示，在相同的热氧化过程中，同时形成元件隔离区 35以及光电二极管32、 33的n型电荷累积区53上的绝缘膜57和栅极绝缘 膜56。即，栅极绝缘膜基本上形成于光电二极管32、 33、元件隔离区35和 像素晶体管的整个区域内。接着，栅电极37到41由例如多晶硅膜形成。
然后，如图35B和图36C所示，进行p型杂质例如硼的第二次离子注 入，例如使用栅电极37到41作为部分离子注入掩膜，并连续地同时形成n 型电荷累积区53上的p型累积层54以及元件隔离区35的第二p型半导体 区61b。在第二次离子注入中，剂量设定为等于或低于lxl0"cnf2，优选为 大于或等于lxl013cm-2，例如在大约lxlO"cm-2。元件隔离区35由第一和第 二p型半导体区61a和61b形成。元件隔离区35在光电二极管32、 33和像 素晶体管TrGl、 TrG2、 TrRST、 TrAMP和TrSEL之间形成，以与光电二极 管32、 33的n型电荷累积区53以及像素晶体管TrGl 、 TrG2、 TrRST、 TrAMP 和TrSEL接触。
由根据本发明第一实施例的MOS型图像传感器的制造方法，元件隔离 区35以及光电二极管32、 33上的绝缘膜57和像素晶体管的栅极绝缘膜56 可以由相同的热氧化过程形成，因此使得其厚度基本相同。因此，当例如用 多晶硅膜形成栅电极37到41时，向元件隔离区35延伸的每个突出62的长 度dl可以有相对短的长度而栅电极37到41仍可高品质形成。因此，光电 二极管32、 33的n型电荷累积区53可以在更靠近像素晶体管形成区的区域 内形成。
因为低浓度的第一p型半导体区61a通过第一次离子注入形成于包括栅 电极37到41的突出62之下的部分的元件隔离区35的整个区域中，所以可 以消除从栅电极37到41的突出62之下的硅和绝缘膜之间边界产生的电荷， 从而可以降低暗电流和白点的产生。另一方面，由于在第二次离子注入中栅 电极37到41作为部分掩膜起作用，因此第二p型半导体区61b可以由自对 准在栅电极37到41附近形成。作为与元件隔离区35的第二p型半导体区 61b和光电二极管32、 33的p型累积层54在单独的离子注入过程中形成的情况的比较，没有光电二极管32、 33和元件隔离区35之间的重叠，因此像 素阵列的布局精确形成。
通过上述过程，光电二极管32、 33可以形成为光电二极管32、 33的每 单位像素面积比提高。相应地，即使像素微型化，也可以制造诸如饱和电荷 量、灵敏度等特性得到改进的MOS型图像传感器。
图37A和图37B每个示出了根据本发明第二实施例的MOS型图像传感 器的制造方法。图37A和图37B是对应于图36A、图36B和图36C的横截 面。图37A和图37B是沿图13中B-B线的横截面。
首先，如图37A所示，在第一导电类型半导体衬底51中，比如在n型半 导体区中，形成第二导电类型的p型半导体阱区52。在该p型半导体阱区 52中，形成光电二极管32、 33的n型电荷累积区53，也形成像素晶体管的 源极区S和漏极区D。接着，在相同的热氧化过程中，同时形成元件隔离区 35及光电二极管32、 33的n型电荷累积区53上的绝缘膜57和栅极绝缘膜 56。即，栅极绝缘膜基本上形成于光电二极管32、 33、元件隔离区35和像 素晶体管的整个区域上。接着，栅电极37到41由例如多晶硅膜形成。
接着，如图37B所示，进行p型杂质例如硼的第一次离子注入，使用栅 电极37到41作为部分离子注入掩膜，并连续地同时形成n型电荷累积区53 表面上的p型累积层54以及元件隔离区35的p型半导体区61。在该离子注 入中，剂量设定为等于或低于lxl0"cm—2。其优选设定为大于或等于 lxl013cm-2，例如，在大约lxl013cm-2。元件隔离区35通过第一次离子注入 由p型半导体区61形成。元件隔离区35在光电二极管32、 33和像素晶体 管之间形成，以与光电二极管32、 33的n型电荷累积区54以及像素晶体管 接触。
由根据本发明第二实施例的MOS型图像传感器的制造方法，如上述第 一实施例，像素晶体管的栅极绝缘膜56以及元件隔离区35和光电二极管32、 33上的绝缘膜57通过相同的热氧化过程形成为基本相同的厚度。因此，当 例如用多晶硅膜形成栅电极37到41时，向元件隔离区35延伸的突出62的 长度dl可以有相对短的长度，而栅电极37到41仍可形成高品质。因此， 光电二极管32、 33的n型电荷累积区53可以形成得更靠近像素晶体管形成 区。
因为由p型半导体区61形成的元件隔离区35以及光电二极管32、 33的p型累积层54同时通过第一次离子注入形成，所以制造工艺的数量变少
而制造变得更容易。另夕卜，产生了类似于根据第一实施例的制造方法的效果。
图38A、图38B、图39A和图39B示出了根据本发明第三实施例的MOS 型图像传感器的制造方法。图38A、图38B、图39A和图39B是对应于图 36A、图36B和图36C的横截面。图38A、图38B、图39A和图39B是沿 图13中B-B线的横截面。
首先，如图38A所示，在第一导电类型半导体衬底51中，比如在n型 硅半导体衬底中，形成第二导电类型的p型半导体阱区52。在该p型半导体 阱区52中，形成光电二极管的n型电荷累积区53，也形成像素晶体管的源 极区S和漏极区D。接着，通过由形成于衬底表面上的绝缘膜作为掩膜72， p型杂质例如硼的第一次离子注入在将成为元件隔离区35的整个区域上进 行，来形成相对低浓度的第一p型半导体区61a。对第一次离子注入，例如 剂量设定为大约lxl012cm—2。
接着，如图38B所示，元件隔离区35以及光电二极管的n型电荷累积 区53上的绝缘膜57和栅极绝缘膜56通过相同的热氧化过程形成。即，栅 极绝缘膜基本上形成于光电二极管32、 33、元件隔离区35和像素晶体管的 整个区域上。接着，栅电极37到41由例如多晶硅膜形成。
然后，如图39A所示，在n型电荷累积区53和像素晶体管区(包括源 极区、漏极区和沟道区)上形成对准掩膜(registration mask) 73 。用该对准 掩膜73和栅电极37到41的一部分(突出62)作为离子注入掩膜，p型杂 质例如硼的第二次离子注入在成为元件隔离区35的区域进行，从而形成相 对高浓度的第二p型半导体区61b。第二p型半导体区61b没有引入到栅电 极37到41的突出62之下。对第二次离子注入，剂量设定为等于或小于大 约lxl0"cm—2。其优选为设定为等于或大于lxl013cm—2,例如为大约 lxl0"cm-2。元件隔离区35由该第一和第二 p型半导体区61a、 61b形成。 元件隔离区35在光电二极管32、 33和像素晶体管之间形成，以与光电二极 管32、 33的n型电荷累积区53以及像素晶体管接触。
接着，如图39B所示，在除了光电二极管32、 33区域的区域形成对准 掩膜74,而通过该对准掩膜74,进行p型杂质例如硼的第三次离子注入， 并从而在n型电荷累积区53的表面上形成p型累积层54。对第三次离子注 入，剂量设定为等于或小于lxl0"cm-2，例如为大约lxlO'W2。光电二极管32、 33包括p型累积层54和n型电荷累积区53。
由根据本发明第三实施例的MOS型图像传感器的制造方法，如前述实 施例，1象素晶体管的对册极绝缘膜56和元件隔离区35以及光电二极管32、 33 上的绝缘膜57可以通过相同的热氧化过程形成基本相同的厚度。因此，当 通过多晶硅膜形成栅电极37到41时，向元件隔离区35延伸的每个突出62 的长度dl可以有相对短的长度，而栅电极37到41仍可形成高品质。因此， 光电二极管的n型电荷累积区53可以形成得更靠近像素晶体管形成区。
由上述过程，光电二极管32、 33可以形成得每单位^^素面积的面积比 增大。相应地，即使像素被微型化，也可以制造诸如饱和电荷量、灵敏度等 特性得到改善的MOS型图像传感器。
现在描述了根据本发明第四实施例的MOS型图像传感器的制造方法。 虽然未示出，在第三实施例中省略了第一p型半导体区61a的形成。即，形 成栅极绝缘膜56和绝缘膜57,并在形成栅电极37到41之后，于n型电荷 累积区53和晶体管区(包括源极区、漏极区和沟道区)上形成对准掩膜。 使用该对准掩膜和栅电极37到41的部分(突出)作为离子注入掩膜，p型 杂质例如硼的第一次离子注入在将成为元件隔离区35的区域进行，以形成 相对高浓度的p型半导体区61。p型半导体区61没有引入在栅电极37到41 的突出62之下。对第一次离子注入，剂量设定为等于或小于lxl014cm—2。其 优选为设定为等于或大于lxl013cm-2,例如大约lxl013cm-2。
接着，在除了 n型电荷累积区53之外的区域形成对准掩膜，通过该对 准掩膜，进行p型杂质例如硼的第二次离子注入以在n型电荷累积区53的 表面上形成p型累积层54。对第二次离子注入，剂量设定为等于或小于 lxl014cm-2,例如在大约lxl013cm-2。光电二极管32、 33包括p型累积层54 和n型电荷累积区53。
同样在根据本发明第四实施例的MOS型图像传感器的制造方法中，如 第三实施例中所述，像素晶体管的栅极绝缘膜56和元件隔离区35及光电二 极管32、 33上的绝缘膜57通过相同的热氧化过程形成为基本相同的厚度。 因此，当通过例如多晶硅膜形成栅电极37到41时，向元件隔离区35延伸 的每个突出62的长度dl可以有相对短的长度，而光电二极管32、 33仍形 成好的品质。因此，光电二极管32、 33的n型电荷累积区53可以形成得更 靠近像素晶体管形成区。由上述过程，光电二极管32、 33可以形成而具有增大的每单位像素面 积的面积比。相应地，即使像素微型化，也可以制造诸如饱和电荷量、灵敏 度等特性得到提高的MOS型图像传感器。
现在描述关于根据本发明第五实施例的MOS型图像传感器的制造方 法。尽管未描述，该方法包括形成构成光电二极管32、 33的延伸到元件隔 离区35以下区域的n型电荷累积区53的步骤。其后，进行上述第一到第四 实施例的过程，从而制造出MOS型图像传感器。
由根据本发明第五实施例的制造方法，因为光电二极管32、 33的n型 电荷累积区53形成为延伸到元件隔离区35以下的区域，所以可以制造出其 中光电二极管32、 33的面积进一步扩展的MOS型图像传感器。
这里，虽然栅极绝缘膜56和绝缘膜57由热氧化形成，因为根据下面的 半导体区的导电类型，也就是其是p型还是n型，而氧化速率会不同，所以 从严格意义来说热氧化膜的厚度会不同。栅极绝缘膜的厚度通常是大约60 埃，然而，会出现大约1埃到5埃的差别。在n型区中形成的热氧化膜通常 比在p型区中的厚。然而，这种程度的膜厚度的差别可以忽略，且对栅电极 的形成没有影响。相应地，在相同热氧化过程中连续形成于晶体管区、元件 隔离区和光电二极管上的热氧化膜可以几乎被当作平坦表面。
在上述实施例中，描述了作为示例的MOS型图像传感器，其中像素晶 体管由两个像素共用，然而本发明也可以应用于其中像素晶体管由不是两个 而是多个像素共用的MOS型图像传感器，还可以应用于其中单元像素包括 一个光电二极管和多个像素晶体管的MOS型图像传感器。
在上述实施例中，以每个像素晶体管都使用n沟道MOS晶体管的情况 作为示例，然而本发明并不限于此，每个像素晶体管也可以使用p沟道MOS 晶体管。元件隔离区由导电类型与像素晶体管的源极区和漏极区的相反的半 导体区形成。在上面的示例中，使n型为第一导电类型，而使p型为第二导 电类型，然而，在相反导电类型的情况中，使p型为第一导电类型而使n型 为第二导电类型。
在上述实施例中，描述了作为示例的本发明应用于其中像素二维规则排
其中多个像素一维直线排列的线传感器。
本发明可以应用于前表面入射型MOS图像传感器或后表面入射型MOS图像传感器。
根据本发明实施例的固态成像装置，更具体地说是MOS型图像传感器，
适合用作安装在诸如具有摄像头的移动电话、PDA等的移动设备中的固态成
像装置。
特别是当像素数量增大而像素尺寸微型化时，本发明改进了光电二极管 的每单位像素的面积比并且同时抑制了暗电流和白点的发生，这是非常有用的。
本领域技术人员应该理解，只要在权利要求书或其等同特征的范围内， 依据设计要求和其他因素，可以进行各种修改、组合、部分组合和改造。
本发明包含2007年6月4日在日本专利局申请的日本专利申请 JP2007-148642涉及的主题，其全部内容在此引作参考。
权利要求
1、一种固态成像装置，包括光电转换单元；晶体管；及隔离所述光电转换单元和所述晶体管的元件隔离区，其中所述光电转换单元和所述晶体管构成像素，其中所述元件隔离区由导电类型与所述晶体管的源极区和漏极区的导电类型相反的半导体区形成，其中所述晶体管的栅电极的一部分朝向所述元件隔离区一侧突出超出所述晶体管的有源区，以及，其中具有与所述晶体管的栅电极的栅极绝缘膜的厚度基本相同厚度的绝缘膜，形成在所述元件隔离区上从所述元件隔离区的位于所述晶体管的栅电极之下的部分到与所述位于所述晶体管的栅电极之下的部分连续的部分。
2、 如权利要求1所述的固态成像装置，其中除了至少所述位于所述晶体管的栅电极之下的部分的所述元件隔离区 由导电类型与所述晶体管的源极区和漏极区的导电类型相反的所述半导体 区形成。
3、 如权利要求1所述的固态成像装置，其中除了所述位于所述晶体管的栅电极之下的部分的所述元件隔离区的杂 质浓度高于所述位于所述晶体管的栅电极之下的部分的所述元件隔离区的 杂质浓度。
4、 如权利要求1所述的固态成像装置，其中所述晶体管的沟道区在所述晶体管的源极区和漏极区的栅极宽度方向 的宽度内形成。
5、 如权利要求1所述的固态成像装置，其中所述光电转换单元的累积层和所述元件隔离区连续形成。
6、 如权利要求1所述的固态成像装置，其中所述晶体管的源极区和漏极区的杂质浓度设定为剂量在lxl0"cm—2到 lxl0"cm—2的范围内。
7、 如权利要求1所述的固态成像装置，其中所述元件隔离区的杂质浓度为剂量等于或小于1 x 10"cn^。
8、 如权利要求1所述的固态成像装置，其中 所述光电转换单元的一部分在所述元件隔离区之下延伸。
9、 一种制造固态成像装置的方法，所述固态成像装置包括构成像素的 光电转换单元和晶体管，以及由导电类型与所述晶体管的源极区和漏极区的 导电类型相反的半导体区形成的元件隔离区，所述方法包括步骤形成所述晶体管的栅电极，以使所述栅极电极的一部分向外侧突出超出 所述晶体管的有源区；以及用所述晶体管的栅电极作为部分掩膜，离子注入用于形成所述元件隔离 区的杂质。
10、 如权利要求9所述的方法，进一步包括步骤在形成所述晶体管的栅电极的步骤之前，离子注入所述用于形成所述元 件隔离区的杂质。
11、 如权利要求9所述的方法，进一步包括步骤在所述晶体管的源极区和漏极区的栅极宽度方向的宽度内，在所述晶体 管的沟道区中离子注入用于调整阈值电压的杂质。
12、 如权利要求9所述的方法，其中所述晶体管的源极区和漏极区形成为杂质浓度为剂量在lxlO"cnf2到 lxl0"cm-2的范围。
13、 如权利要求9所述的方法，其中所述元件隔离区形成为杂质浓度为剂量等于或小于lxlO m气
14、 如权利要求9所述的方法，进一步包括步骤通过相同的热氧化过程，同时形成所述晶体管的栅极绝缘膜和在所述元 件隔离区上从所述元件隔离区的位于所述晶体管的栅电极之下的部分到与 所述位于所述晶体管的栅电极之下的部分连续的部分的绝缘膜。
15、 如权利要求9所述的方法，其中通过相同的离子注入过程而连续地形成所述光电转换单元的累积层和 所述元件隔离区。
16、 如权利要求9所述的方法，进一步包括步骤形成所述光电转换单元的电荷累积区以使所述电荷累积区的 一部分在 所述元件隔离区之下延伸。
全文摘要
本发明提供了一种固态成像装置及其制作方法。该固态成像装置包括光电转换单元、晶体管和隔离光电转换单元和晶体管的元件隔离区。光电转换单元和晶体管构成像素。元件隔离区由导电类型与晶体管的源极区和漏极区的导电类型相反的半导体区形成。晶体管的栅电极的部分朝向元件隔离区侧突出超出晶体管的有源区。具有与晶体管的栅电极的栅极绝缘膜的厚度基本相同厚度的绝缘膜，形成在元件隔离区上从元件隔离区的位于晶体管的栅电极之下的部分到与位于晶体管的栅电极之下的部分连续的部分。
文档编号H01L21/82GK101320744SQ200810110368
公开日2008年12月10日 申请日期2008年6月4日 优先权日2007年6月4日
发明者糸长总一郎 申请人:索尼株式会社