专利名称：半导体装置及其制造方法
技术领域：
本发明涉及含有要求较高驱动能力的MOS晶体管的半导体装置， 以及制造该半导体装置的方法。
背景技术：
MOS晶体管在电子学中是核心的电子元件。实现MOS晶体管的 小型化及其高驱动能力是重要的。给MOS晶体管赋予高驱动能力的 方法之一是栅宽扩展以减小ON电阻。然而，存在大的栅宽需要MOS 晶体管的宽占有区的问题。作为对此的解决方案，提出了一种技术， 通过该技术得到大的栅宽，同时抑制了 MOS晶体管的占有区增加。 (比如,参见JP2006-49826A)。
下文中，将参考图4A-4D描述常规半导体装置。如图4A的透视 图所示，该常规半导体装置包^i殳置在阱11内的槽结构3和通过栅 绝缘膜6设置在具有槽结构3的槽部内与不具有槽的平面部的顶面上 的栅极7。在阱11的表面部分中，栅极7的一侧设有源区9而其另一 侧设有漏极10。图4B是图4A沿线A-A的A-A截面图且示出了平面 部。图4C是图4A在垂直于沟道方向沿线B-B的B-B截面图。如B-B 截面图所示，栅极7形成于槽部3内，因此通过位于栅极7之下的栅 绝缘膜6形成的曲线的总延伸长度就是栅宽。
如上所述，在该技术中，由于栅部具有包括凸部和凹部的槽结构， 因此实际栅宽能够大于仅制作在平面上的栅极的宽度。相应地，能够 不降低MOS晶体管的耐压而减小每单位面积的ON电阻。
本发明的发明者发现一个问题，即在上述半导体装置的结构中， 实际的驱动能力不能达到期望的驱动能力。还发现驱动能力依赖于栅
长变化且在短栅长的装置中趋1氐。
假定此现象是由在源极与漏极之间生成的沟道中的不均匀电流
引起的多数电流沿着未形成槽部3的平面部的路径A流动；少数电 流沿着作为槽部3侧面的、在连接源区和漏区的方向上与沟道平行的 路径B、且沿着作为槽部3底面的路径C流动，如图4D所示。相应 地，电流在短栅长装置中趋于集中到路径A,这在短栅长装置中被认 为是驱动能力降低的原因。
发明内容
本发明的目的是改善具有槽结构的半导体装置的驱动能力。 为解决上述问题，本发明《吏用以下手段
(l)半导体装置，包括笫一传导率型半导体衬底；槽结构， 所述槽结构形成在所述第一传导率型半导体村底上且在栅宽方向具 有连续变化的深度；栅极，所述栅极经由栅绝缘膜形成于槽结构限定 的槽部内且形成于平面部的顶面上；第二传导率型源区，所述第二传 导率型源区形成于所迷栅极的一侧上；以及第二传导率型漏区，所迷 第二传导率型漏区形成于所述^JH及的另 一侧上，其中将所述槽部夹在
面到其底部和更深位置之一的深度。
(2)半导体装置，包括第一传导率型半导体衬底；第二传导 率型源区和第二传导率型漏区，所述第二传导率型源区和第二传导率 型漏区相互分离地设置在所述第一传导率型半导体村底的表面附近； 平面部，所述平面部是平的且i殳置在所述源区和所述漏区之间以成为 第一沟道区；恒定深度的槽部，所述恒定深度的槽部与所述平面部一 起设置且具有充当第二沟道区的侧面和底面；栅绝缘膜，所述栅绝缘 膜设置到所述平面部的表面及所述槽部的表面；以及栅极，所述栅极 设置在所述栅绝缘膜上，其中经由所述槽部面对面的所述源区和所述 漏区的部分包括扩散区，所述扩散区具有从所述槽结构的顶面到其底
部和更深位置之一的深度；以及
(3)制造半导体装置的方法，包括准备半导体衬底；从所述 半导体衬底的表面到其内部去除部分区而形成所述半导体衬底的沟 道区并形成具有侧面和底面的槽以设置平面部和槽部；在所述槽部的 表面上和所述平面部的表面上形成氧化物膜；应用保护材料(resist material)并形成图案，使得能从所述槽的顶面到其底面在源区方向和 漏区方向引入杂质；随着所述半导体衬底的转动离子注入杂质以形成 第 一源区和第 一漏区；去除所述保护材料和所述氧化物膜并形成栅绝 缘膜；沉积多晶硅以形成栅极；以及形成第二源区和第二漏区以把所 述栅极夹在中间。
依照本发明，在上述半导体装置的源区的部分中及漏区的部分 中，通过光阻膜(光保护膜)的应用与形成图案、以及在栅极形成之 前向槽部的离子注入，使得在槽部的顶面到其底部的范围内能够形成 深扩散区。因此，能够减小在^^宽方向具有连续变化的深度的凹部的 顶端的电流密度，且沿槽部的侧面和底面的电流也是可能的，这增强 了半导体装置的驱动能力。
在附图中
图1A-1H是示出了本发明的第一实施例的处理顺序流程的示意 截面图2A与2B是在示出了本发明的第一实施例的处理顺序流程的截 面图中离子注入步骤的示意图3A与3B是示出了在本发明的第一实施例与第二实施例中获得 的半导体装置的示意平面图且图3C与3D是示出了在本发明的第一实 施例与第二实施例中获得的半导体装置的示意截面图4A-4D是示出了相关技术及其问题的示意图与截面图；以及
图5是在本发明的第三实施例中获得的装置的示意平面图。
具体实施例方式
在下文中，将参考附图描迷本发明的实施例。
图1A-1H是示出了依照本发明的第一实施例制造半导体装置的 方法的处理顺序流程的示意截面图。
在图1A中，在比如p型半导体衬底l或者因添加硼而具有在20 Qcm到30Qcm范围的电阻系数的杂质浓度的半导体衬底的第 一传导 率型半导体衬底上，采用硅局部氧化(LOCOS )法形成诸如具有500nm 到lym厚度的热氧化物膜的厚氧化物膜2。衬底的传导率型与本发 明的实质无关。如图1B所示，槽结构3以比如几百nm到几jim的
深度形成于第一传导率型半导体村底上。然后，以比如几百^的厚度 中形成氧化物膜4。
之后，如图1C所示，应用4呆护膜(resist film) 5，且如图ID所 示，在源区与漏区中通过形成图案来去除保护膜5使得能够从槽结构 3的顶面到其底面或者一直到更深的位置实现向源区和漏区的杂质添 加。可以使用氮化物膜或者多晶硅膜代替保护膜5作为形成图案的掩 膜。之后，如图1E所示，优选地以lxlO^原子/cn^到lxl0^原子/cm2 的用量通过旋转(转动)晶片离子注入诸如硼的杂质。
图2A与2B详细描述了这一步骤。图2A与2B是示出了图1E离 子注入步骤的示意图。图2A示出了源区侧而图2B示出了当晶片关于 图2A转动180度时的漏区侧。如图2A所示，添加杂质到槽结构的侧 面及其底面，且在旋转(转动)晶片时以小入射角的离子注入执行离 子注入。相应地，如图2B所示，也能够在位于源区侧上的保护膜5 对侧的漏区上从其侧面到其底面执行杂质的引入。图3A是图1E所示 装置的平面图，而图1E是示出了在图3A中所示的A-A部分的A-A 截面图。随后去除保护膜5和氣化物膜4。
接着，如图1F所示，例如，由具有几百到几千^厚度的热氧化物 膜形成栅绝缘膜6。然后，优选地以100nm到500nm的厚度在栅绝缘 膜6上沉积多晶硅栅膜，且通过预沉积或者离子注入法引入杂质以获 得栅极7。在此，在作为热氧化物膜的栅绝缘膜6的形成中同时扩散 并激活通过离子注入引入的杂质。在此步骤中，扩散杂质的源区9及 漏区10两者从槽结构3的顶面被进一步扩散到其底部或更深的位置。 另外，在以高浓度执行通过上述离子注入的杂质引入的情况下，形成 在源区9和漏区10的各表面上的热氧化物膜变厚。相应地，可以自 动减小栅与源之间的电容。
另一方面，用保护膜8使栅极7形成图案以获得图1G所示的结 构。接着，如图1G所示，执行杂质添加以便用关于栅极7自对准的 方式形成源区和漏区。比如，在向源区和漏区的杂质添加中，优选以 lxlO"原子/cn^到lxlO"原子/crr^的用量离子注入砷。经过上述处理， 配置具有槽结构3的MOS晶体管。然后，如图1H所示，在80(TC到 100(TC下数小时的热处理形成源区9和漏区10。
作为本发明第二实施例，在栅绝缘膜6的形成之后，可以执行如 上所述的向源区9和漏区10的杂质添加达到从对册结构3的顶面到其 底部或更深位置被深度实现的程度。
图3B示出了在本发明的上述第一实施例或第二实施例中获得的 半导体装置的平面图。图3C是图3B沿线A-A的A-A截面图，而图 3D是图3B沿线B-B的B-B截面图。参考图3C，在具有槽结构3的 槽部晶体管12中，/人槽结构3的顶面到其底部或更深位置在邻近栅 极7的源区9和漏区10中形成扩散区。其间，参考图3D，在平面部 晶体管13中，扩散区以大致相等的深度整体形成于邻近栅极7的源 区9和漏区10中。
图5是在本发明第三实施例中获得的半导体装置的示意平面图。 图5在位于源区和漏区上的接触的位置方面不同于图3B。图3B中， 槽部接触和平面部接触布置成行。而在该实施例中，为了减少寄生电 阻，平面部接触15与栅极7间的距离短于槽部接触14与栅极间的距 离。
如上所述，在本发明中，在具有槽结构的槽部晶体管12中，从 槽结构3的顶面到其底部或更深位置形成扩散区。因此，能够减小在 在栅宽方向具有连续变化深度的凹部的顶端的电流密度，且电流能够 沿槽部的侧面和底面流动，增强了半导体装置的驱动能力。
权利要求
1.一种半导体装置，包括第一传导率型半导体衬底；槽结构，所述槽结构形成在所述第一传导率型半导体衬底上且在栅宽方向具有连续变化的深度；栅极，所述栅极经由栅绝缘膜形成于槽结构限定的槽部内且形成于平面部的顶面上；第二传导率型源区，所述第二传导率型源区形成于所述栅极的一侧上；以及第二传导率型漏区，所述第二传导率型漏区形成于所述栅极的另一侧上，其中，将所述槽部夹在中间且面对面的所述源区和所述漏区的部分具有从所述槽结构的顶面到其底部和更深位置之一的深度。
2. —种半导体装置，包括 第一传导率型半导体衬底；第二传导率型源区和第二传导率型漏区，所述第二传导率型源区 和第二传导率型漏区相互分离地设置在所述第 一传导率型半导体衬 底的表面附近；平面部，所述平面部是平的且设置在所述源区和所述漏区之间以 成为笫一沟道区；恒定深度的槽部，所述恒定深度的槽部与所述平面部一起设置且 具有充当第二沟道区的侧面和底面；栅绝缘膜，所述栅绝缘膜i殳置到所述平面部的表面及所述槽部的 表面；以及栅极，所述栅极设置在所述栅绝缘膜上，其中，经由所述槽部面对面的所述源区和所述漏区的部分包括扩 散区，所述扩散区具有从所述槽结构的顶面到其底部和更深位置之一 的深度。
3. 依照权利要求2所述的半导体装置，其中所述栅极与布置在所 述源区和所述漏区之一的表面上的平面部接触的距离短于所述栅极 与布置在所述源区和所述漏区之一的所述表面上的槽部接触的距离。
4. 一种制造半导体装置的方法，包括 准备半导体村底；从所述半导体衬底的表面到其内部去除部分区而形成所述半导 体衬底的沟道区并形成具有侧面和底面的槽以设置平面部和槽部；在所述槽部的表面上和所迷平面部的表面上形成氧化物膜；应用保护材料并形成图案，以得能从所述槽的顶面到其底面在源 区方向和漏区方向引入杂质；随着所述半导体村底的转动离子注入杂质以形成第 一源区和第 一漏区；去除所述保护材料和所述氡化物膜并形成栅绝缘膜；沉积多晶石圭以形成4册才及；以及形成第二源区和第二漏区以把所述栅极夹在中间。
5. 依照权利要求4所述的制造半导体装置的方法，其中从所述槽 部的顶面到其底部形成的所述第 一源区和所述第 一漏区被以lxl013原 子/ 112到lxlO"原子/cn^的用量离子注入。
6. 依照权利要求4所述的制造半导体装置的方法，还包括在所述 形成栅绝缘膜的同时执行从所述槽部的顶面到其底部形成的所述第 一源区和所述第 一漏区的杂质扩散和激活。
7. 依照权利要求4所述的制造半导体装置的方法，其中，可在所 述形成栅绝缘膜之前或之后执行往从所述槽部的顶面到其底部形成 的所述第 一源区和所述第 一漏区里的杂质引入。
全文摘要
本发明提供了形成有用于提供在栅宽方向具有连续变化深度的凹部的槽部、并有采用栅绝缘膜设置在槽部内及其顶面上的栅极的半导体装置。在栅极的形成之前，采用离子注入从槽部的内阱添加杂质到源区和漏区的至少一部分，然后为扩散与激活而执行热处理以形成从槽部的表面下至其底部的扩散区。以高密度流过栅极凹部的顶面的电流能够均匀地流过整个槽部。
文档编号H01L29/02GK101355104SQ20081014472
公开日2009年1月28日 申请日期2008年7月25日 优先权日2007年7月27日
发明者桥本雅幸 申请人:精工电子有限公司