专利名称：半导体装置及其制造方法
技术领域：
本发明涉及包含要求较高驱动能力的MOS晶体管的半导体装置， 以及制造该半导体装置的方法。
背景技术：
MOS晶体管在电子学中是核心的电子元件。实现MOS晶体管的 小型化及其高驱动能力是重要的。给MOS晶体管赋予高驱动能力的 方法之一是栅宽扩展以减小ON电阻。然而，存在大的栅宽需要MOS 晶体管的宽占有区的问题。作为对此的解决方案，提出了一种技术， 通过该技术得到大的栅宽，同时抑制了 MOS晶体管的占有区增加。 (比如，参见JP2006-49826 A)。
下文中，将参考图4A-4D描述常规半导体装置。如图4A的透视 图所示，该常规半导体装置包括设置在阱17内的槽部8及设置在栅 绝缘膜9上位于该槽部8内且在其顶面上的栅极10。在阱17的表面 部分中，栅极10的一侧设有源区12，其另一側设有漏区13。图4B 是图4A沿切面A-A的平面部分的截面图，图4C是图4A沿切面B-B 的截面图。如图4C所示，因为栅极10设置在槽部8内，所以在使与 栅绝缘膜9接触的栅极10 B-B方向上延伸的曲线的总长限定了栅宽。
如上所述，由于栅部具有包括凸部和凹部的槽结构，因此实际栅 宽能够大于仅制作在平面上的栅宽。相应地，能够不降低MOS晶体 管的耐压而减小每单位面积的ON电阻。
本发明的发明者发现一个问题，即在上述半导体装置的结构中， 实际的驱动能力不能达到期望的驱动能力。还发现驱动能力依赖于栅 长变化且在短栅长的装置中趋低。
假定此现象是由在源极与漏极之间生成的沟道中的不均匀电流
引起的多数电流沿着未形成槽部8的平面部的路径A流动；少数电 流沿着作为槽部8侧面的、在连4妾源区和漏区的方向上与沟道平行的 路径B、且沿着作为槽部8底面的路径C流动，如图4D所示。相应 地，电流在短栅长装置中趋于集中到路径A,这在短栅长装置中被认 为是驱动能力降低的原因。
发明内容
本发明的目标是改善具有槽结构的半导体装置的驱动能力。 为解决上述问题，本发明使用以下手段
(1) 一种半导体装置，包4舌第一传导率型半导体衬底；槽部， 所述槽部形成在所述第一传导率型半导体衬底上并在栅宽方向具有 側面和底面；栅极，所述栅极通过栅绝缘膜形成在所述槽部内及平面 部的顶面的上；第二传导率型的源区，所述第二传导率型的源区形成 在所述栅极的一侧上；以及第二传导率型的漏区，所述第二传导率型 的漏区设置在所述栅极的另一侧上，其中，所述源区和所述漏区包括 其邻近所述栅极的表面的至少一部分，该部分布置在比所述表面的其 它部分更低的位置中，且所述源区和所述漏区具有在布置于所述更低
它部分的向下部分中更深的扩散深度；
(2) —种半导体装置，包:^舌第一传导率型半导体衬底；第二 传导率型的源区和第二传导率型的漏区，所述第二传导率型的源区和 第二传导率型的漏区邻近所述第一传导率型半导体衬底相互分离地
被设置；平面部，所述平面部是平的且设置在所述源区和所述漏区之 间以成为第一沟道区；具有恒定深度的槽部，所述槽部与所述平面部 一起设置且具有充当第二沟道区的侧面和底面；栅绝缘膜，所述栅绝 缘膜设置在所述平面部的表面及所述槽部的表面；以及栅极，所述栅 极设置在所述栅绝缘膜上，其中，所述源区和所述漏区在其表面上包 括通过所述槽部面向另一侧的一部分的部分，它布置在比所述表面其 它部分更低的位置，且所述源区和所述漏区具有在通过所述槽部面向 所述另一侧的一部分的所述部分中比所述表面的所述其它部分深的
扩散深度；以及
(3) —种制造半导体装置的方法，包括准备第一传导率型的 半导体衬底；从所述半导体衬底的表面去除部分区成为源区且去除部 分区成为漏区以形成凹部；在区中形成具有侧面和底面的槽以成为沟 道来布置平面部和槽部；在所述槽部的側面和底面上以及所述平面部 的表面上形成栅绝缘膜；在所述对册绝缘膜上形成栅极；以及形成第二 传导率型的源区和笫二传导率型的漏区以在所述凹部周围将所述栅 极夹入中间。
依照本发明，通过去除采用LOCOS法至少在邻近所述栅极的一 部分形成的厚氧化物膜，上述半导体装置的所述源区和所迷漏区的表 面的一部分能够低于所述表面的其它部分。因为允许相对于晶体管槽 部的所述栅极将所述源极和所述漏极至更深的位置，所以能够相应减 少在栅宽方向所述凹部的顶端的电流密度，且该电流能够分散到所述 凹部的内部以沿深的路径流动，这能增强该半导体装置的驱动能力。
在附图中
图1A-1J是示出了依照本发明第一实施例的制造半导体装置的方 法的处理顺序流程的截面图2A是示出了依照本发明第 一实施例的具有槽结构的MOS晶体 管细节的平面图，图2B和图2C是示出了依照本发明第一实施例的具 有槽结构的MOS晶体管细节的截面图3是示出了依照本发明第二实施例的具有槽结构的MOS晶体 管细节的平面图，以及
图4A是示出了具有常规技术的槽结构的MOS晶体管的透视图，
图4B和图4C是示出了具有常類L技术的槽结构的MOS晶体管的截面 图，且图4D是示出了流过具有相关技术的槽结构的MOS晶体管的沟 道的电流的路径示意图。
具体实施例方式
在下文中，将参考附图描述本发明的实施例。
图1A-1J是示出了制造依照本发明的第一实施例的半导体装置的 方法的处理顺序流程的截面图。
在图1A中，在比如p型半导体衬底l、或者具有因添加硼在20 Qcm到30Qcm范围的电阻系数的杂质浓度的半导体衬底的第 一传导 率型半导体村底上，形成诸如具有几百A厚度的热氧化物膜的氧化物
膜2。之后，比如以几千^厚度形成氮化物膜3。注意，此实施例的衬 底具有p型传导率，但是衬底的传导率与本发明的实质无关。如图1B 所示，用保护膜(resist film) 4在氮化物膜3上形成图案，并通过硅 局部氧化(LOCOS)法去除该氮化物膜3以形成氧化物膜。本例的氮 化物膜在随后的处理中通过LOCOS法用于形成厚氧化物膜。此后， 形成保护膜5,而保持保护膜4，且添加杂质以在沟道切割区中形成 低浓度扩散层。比如，优选地以lxl()h原子/cn^到1x10"原子/cii^的 用量离子注^v畴。在本例中，砷可以用作杂质。
然后，如图1C所示，去除保护膜4和5并釆用LOCOS法形成 LOCOS氧化物膜。在本例中，通过以IOO(TC到1200。C的温度数小时 的热氧化形成诸如500nm到lMm厚的氧化物膜。同时，形成在沟道 切割区中的低浓度扩散层6。接着，如图1D所示，氮化物膜3去除 之后，用保护膜7形成图案以去除LOCOS氧化物膜。氮化物膜或多 晶,圭膜可以代替保护膜7用作形成图案的掩膜。去除保护膜7和氧化 物膜2之后，于是得到图1E所示的结构。该结构具有使要作为源区 或漏区的区表面的部分低于其另外的部分的凹部。接着，如图1F所 示，在第一传导率型半导体村底中比如以几百nm到几jum的深度形
成槽结构8。
如图1G所示，以几百到几千A的厚度形成诸如热氧化膜的栅绝缘 膜9之后，多晶硅栅膜优选地以100nm到500nm的厚度沉积在栅绝 缘膜9上，且通过预沉积或离子注入引入杂质以减小电阻率来得到栅 极IO。在本例中，传导率可以是第一传导率型或者第二传导率型。而 且，用保护膜11对栅极10形成图案，其提供了如图1H所示结构。 如上所述，大致确定了要作为MOS晶体管沟道的区。图1H只显示了 要作为槽部的沟道的区，但是同时通过在栅极10上形成图案也形成 要作为平面部的沟道的区。
接着，如图ll所示，添加杂质以自对准方式形成源区和漏区。在 向源区和漏区的杂质添加中，比如优选地以lxlO"原子/cm2到lx1016 原子/cn^的用量离子注入砷。而且，在与同一芯片中没有槽结构8的 MOS晶体管的条件相同的条件下，能同时进行向源区和漏区的杂质引 入。通过上述处理，配置具有槽结构8的MOS晶体管。如图1J所示， 然后以80(TC到IOO(TC的温度数小时的热处理形成源区12和漏区13。 在本实施例中，在栅极10附近的源区12和漏区13在其表面的部分 上具有下降部。相应地，用于形成源区12和漏区13的杂质也分布到 比以前更深的部分，允i午增加流过槽部侧面或者其底面的电流量。
参考图2A-2C更详细地描述具有槽结构的、使用包括上述处理的 方法制造的MOS晶体管的结构。
图2A是本发明的第一实施例的MOS晶体管的平面图，图2B是 图2A沿A-A线的截面图，图2C是图2A沿B-B线的截面图。
本发明的半导体装置既具有由在栅宽方向布置的多槽部8组成的 4册^ l，又具有形成在除槽部外构成沟道区的一部分的平面部上的栅 极。图2B是图2A沿A-A线的截面图，并显示槽部晶体管18。图2C 是图2A沿B-B线的截面图，并显示平面部晶体管19。图2A显示为 在栅极10下随从槽部的形状提供的栅绝缘膜9。
图2A显示本发明的第一实施例，其中，从中去除采用LOCOS
法制成的厚氧化物膜以使在栅极10附近的源区12和漏区13的表面 的至少一部分低于其它部分的区14连续且共同地存在于源区12和漏 区13中，且^皮设置成在槽部晶体管18的栅极10的栅长方向包围两 端。而且，在本实施例中，充当布线4妄触的槽部4妻触15及平面部"t妄 触16布置在栅极附近的表面上的下降部分上，它们在源区12和漏区 13中。
图3是示出了依照本发明第二实施例的半导体装置的平面图。在 图3中，厚氧化物膜去除区14至少具有在源区12和漏区13的表面 上的、比其它部分低的一部分，且有选择地形成在槽部晶体管18的 栅极10的栅长方向的延长部分上。与此一道，对于布线4妻触，槽部 15或者平面部接触16布置在不同位置中。比如，平面部接触16设置 在到栅极比到槽部接触15更近的距离处以达到减小寄生电阻的目的。 而且在图3中，提供栅绝缘膜9以在栅极10下随从槽部的形状。
权利要求
1.一种半导体装置，包括第一传导率型半导体衬底；槽部，所述槽部设置在所述第一传导率型半导体衬底上，在栅宽方向具有侧面和底面；栅极，所述栅极通过栅绝缘膜设置在所述槽部内及平面部的顶面的上方；第二传导率型的源区，所述第二传导率型的源区设置在所述栅极的一侧上；以及第二传导率型的漏区，所述第二传导率型的漏区设置在所述栅极的另一侧上，其中，所述源区和所述漏区包括其邻近所述栅极的表面的至少一部分，该部分布置在比所述表面的其它部分更低的位置中，且所述源区和所述漏区具有在布置于所述更低的位置的所述表面的所述部分的向下部分中比在所述表面的所述其它部分的向下部分中更深的扩散深度。
2. —种半导体装置，包括 第一传导率型半导体衬底；第二传导率型的源区和第二传导率型的漏区，所述第二传导率型 的源区和第二传导率型的漏区邻近所述第 一传导率型半导体村底相 互分离地被设置；平面部，所述平面部是平的且设置在所述源区和所述漏区之间以 成为第一沟道区；具有恒定深度的槽部，所逸槽部与所述平面部一起设置且具有充 当第二沟道区的側面和底面；栅绝缘膜，所述栅绝缘膜^:置到所述平面部的表面及所述槽部的 表面；以及 栅极，所述栅极设置在所述栅绝缘膜上，其中，所述源区和所述漏区在其表面上包括通过所述槽部面向另 一侧的一部分的部分，它布置在比所述表面其它部分更^f氐的位置，且 所述源区和所述漏区具有在通过所述槽部面向所述另一侧的一部分 的所述部分中比所述表面的所迷其它部分深的扩散深度。
3. 依照权利要求2所述的半导体装置，还包括用于在布置于所述 更低的位置的所述源区和所述漏区中的每一个的表面上布线的接触。
4. 依照权利要求2所述的半导体装置，其中在所述平面部的所述 源区的表面上的接触与所述漏区的表面上的接触中的每一个与所述 栅极之间的距离短于在所述槽部的所述源区的表面上的接触与所述 漏区的表面上的接触中的每一个与所述栅极之间的距离。
5. —种制造半导体装置的方法，包括 准备第一传导率型的半导体衬底；从所述半导体衬底的表面去除部分区成为源区且去除部分区成 为漏区以形成凹部；在区中形成具有侧面和底面的槽以成为沟道来布置平面部和槽部；在所述槽部的侧面和底面上以及所述平面部的表面上形成栅绝 缘膜5在所述栅绝缘膜上形成栅4及；以及形成第二传导率型的源区和第二传导率型的漏区以在所述凹部 周围将所述栅极夹入中间。
6. 依照权利要求5所述的制造半导体装置的方法，其中,通过采 用LOCOS法形成厚氧化物膜并去除所述厚氧化物膜，进行所述从所 述半导体衬底的表面去除部分区成为源区且去除部分区成为漏区以形成凹部。
7. 依照权利要求5所述的制造半导体装置的方法，其中，所述形 成第二传导率型的源区和所述第二传导率型的漏区还包括在与向形 成在同 一半导体衬底上的其它晶体管的源区和漏区的杂质引入的条 件相同的条件下引入杂质。
8.依照权利要求5所述的制造半导体装置的方法，其中，所述形 成第二传导率型的源区和所述第二传导率型的漏区还包括通过杂质 引入向形成在同一半导体衬底上的其它晶体管的源区和漏区同时引 入杂质。
全文摘要
本发明提供了形成有用于提供在栅宽方向的凹部的槽部、并有利用栅绝缘膜在槽部顶面内及顶面上提供栅极的半导体装置。通过去除形成在邻近栅极的厚氧化物膜，源区和漏区各自的表面的至少一部分做得比该表面的其它部分低。把源区和漏区各自的表面的所述部分做得更低允许以高密度流过栅极凹部的顶面的电流均匀地流过整个槽部，这增加了凹部的有效栅宽以使在栅宽方向具有变化的深度。
文档编号H01L29/08GK101355105SQ20081014474
公开日2009年1月28日 申请日期2008年7月25日 优先权日2007年7月27日
发明者桥谷雅幸 申请人:精工电子有限公司