专利名称：内埋芯片基板及其制作方法
技术领域：
本发明是有关于一种基板及其制作方法，且特别是有关于一种内埋芯片基板及其
制作方法。
背景技术：
近年来，随着电子技术的日新月异，使得更人性化、功能更佳的电子产品不断地推陈出新，并朝向轻、薄、短、小的趋势设计。电子产品的机壳内通常会配置一线路板以承载许多电子组件。由于电子组件配置于线路板上会占用线路板的承载面积，所以当电子组件的数量较多时，需要增加线路板的承载面积以承载这些电子组件。但是，线路板的面积也势必随的增加，而这不利于电子产品的小型化。此外，芯片封装用的线路板亦有类似问题。
发明内容
本发明的目的在于提供一种内埋芯片基板，其芯片不占用其线路板的承载面积。
本发明的另一目的在于提供一种内埋芯片基板的制作方法，其所制得的内埋芯片基板的芯片不会占用线路板的承载面积。 为实现上述目的，本发明提供的内埋芯片基板包括第一绝缘层、核心层、芯片、第二绝缘层、第一线路层以及第二线路层。核心层配置于第一绝缘层上，并具有开口，以暴露出部分第一绝缘层。芯片固着于由开口与第一绝缘层所构成的凹槽中。第二绝缘层配置于核心层上，以覆盖芯片。第一线路层配置于第一绝缘层的外侧，且第一绝缘层位于第一线路层与核心层之间。第二线路层配置于第二绝缘层的外侧，第二绝缘层位于第二线路层与核心层之间，第一线路层与第二线路层电性连接，且第二线路层与芯片电性连接。
在本发明的一实施例中，第一和第二绝缘层的材质包括二阶段固化胶体(two-stage curable compound)。 在本发明的一实施例中，内埋芯片基板还包括底部黏着层，其配置于凹槽内的第一绝缘层上，并位于芯片与第一绝缘层之间。 在本发明的一实施例中，内埋芯片基板还包括多个导电盲孔，其贯穿第二绝缘层并电性连接第二线路层与芯片。 在本发明的一实施例中，内埋芯片基板还包括二增层结构(build-upstructure)，
其分别配置于第二绝缘层与第一绝缘层的外侧，并分别具有多个焊垫于其外侧。 本发明提供的内埋芯片基板的制作方法如下所述 首先，提供核心层，其具有开口。接着，提供第一绝缘层与第一导电层，第一导电层配置于第一绝缘层上。然后，将核心层配置于第一绝缘层上，且第一绝缘层位于核心层与第一导电层之间。之后，将芯片固着于由开口与第一绝缘层所构成的凹槽中。接着，提供第二绝缘层与第二导电层，且第二导电层配置于第二绝缘层上。然后，将第二绝缘层配置于核心层上，且第二绝缘层位于核心层与第二导电层之间，且盖住凹槽。之后，压合第一导电层、第一绝缘层、核心层、第二绝缘层与第二导电层。然后，分别图案化第一导电层与第二导电层，以形成第一线路层与一第二线路层，其中第一线路层与第二线路层电性连接，且第二线路层与芯片电性连接。 在本发明的一实施例中，内埋芯片基板的制作方法还包括在图案化第一导电层之
前，形成多个贯穿第二绝缘层的导电盲孔，以电性连接芯片与第二导电层。 在本发明的一实施例中，内埋芯片基板的制作方法还包括在图案化第一导电层与
第二导电层之后，形成多个贯穿第二绝缘层、核心层、第一绝缘层的导电贯孔，以电性连接
第一线路层与第二线路层。 在本发明的一实施例中，内埋芯片基板的制作方法还包括在压合第一导电层、第一绝缘层、核心层、第二绝缘层与第二导电层的过程中，加热第一绝缘层，以使其溢流至芯片的侧壁与凹槽的内侧壁之间。 在本发明的一实施例中，将芯片固着于凹槽中的方法包括将底部黏着层配置于凹槽内的第一绝缘层上，并将芯片配置于底部黏着层上。 综上所述，在本发明中，芯片是内埋于线路板内，故芯片不会占据线路板上的承载面积。
图1A 图1L绘示本发明一实施例的内埋芯片基板的制程剖面示意图。
图2A与图2B绘示本发明另一实施例的内埋芯片基板的制程剖面示意图。
图3绘示本发明又一实施例的内埋芯片基板的制程剖面示意图。
图4与图5分别为图1L的内埋芯片基板的二种变化结构的剖面示意图。
附图中主要组件符号说明 10 :核心层;12 :核心介电层；14 :导电层;14a :核心线路层；16 :开口 ； 110 :第一绝缘层；120 :第一导电层；122 :第一线路层；130 :芯片；142 :底部黏着层；144 :侧壁黏胶层；150 :第二绝缘层；160 :第二导电层；162 :第二线路层；170 :增层结构；172 :焊垫；180 :防焊层；190 :电性连接层；200 :内埋芯片基板；B :导电盲孔；R :凹槽；T :导电贯孔。
具体实施例方式
为让本发明的上述和其它特征和优点能更明显易懂，以下特举实施例，并配合附图作详细说明如下。 图1A 图1L绘示本发明一实施例的内埋芯片基板的制程剖面示意图。图2A与图2B绘示本发明另一实施例的内埋芯片基板的制程剖面示意图。图3绘示本发明又一实施例的内埋芯片基板的制程剖面示意图。 首先，请参照图1A，提供一核心层IO，其具有一核心介电层12与分别位于核心介电层12的相对两侧的二导电层14。核心介电层12可以是一绝缘板。此外，在其它未绘示的实施例中，可以一多层板取代本实施例的核心介电层12，多层板可具有交错排列的多层线路层与多层绝缘层。 然后，请参照图1B，分别图案化二导电层14，以形成二核心线路层14a。接着，请参照图1C，在核心层IO上形成一开口 16，而形成开口 16的方法包括外型加工(routing)，例如机械钻孔(mechanical drilling)、冲孔(punch)或是其它适合的加工方法。
5
之后，请参照图1D，提供一第一绝缘层110与一第一导电层120，第一导电层120 配置于第一绝缘层110上，且第一绝缘层110的材质例如是二阶段固化胶体。于本实施例 中，可采用一背胶铜箔(resin coatedcopper，RCC)作为第一绝缘层110与第一导电层120。 然后，将核心层IO配置于第一绝缘层IIO上，而第一绝缘层IIO位于核心层IO与第一导电 层120之间，且开口 16与第一绝缘层IIO构成一凹槽R。 之后，请参照图1E，将一芯片130固着凹槽R中。在本实施例中，将芯片130固着 于凹槽R中的方法是由一配置在第一绝缘层110上的底部黏着层142，将芯片130固着在第 一绝缘层110上，并由形成在凹槽R的内侧壁与芯片130的侧壁之间的一侧壁黏胶层144， 将芯片130固着于凹槽R的内侧壁。此外，在其它实施例中，将芯片130固着于凹槽R中的 方法也可以是仅由底部黏着层142(请参照图2A)或侧壁黏胶层144(请参照图3)固着芯 片130。 另外，底部黏着层142的材质例如是聚亚酰胺(polyimide，PI)或是其它适合的黏 着材料。侧壁黏胶层144的材质例如是环氧树脂(印oxyresin)或是其它适合的黏着材料。
然后，请参照图1F，提供一第二绝缘层150与一第二导电层160，且第二导电层160 配置于第二绝缘层150上。在本实施例中，可采用一背胶铜箔(RCC)作为第二绝缘层150 与第二导电层160。然后，将第二绝缘层150配置于核心层IO上，第二绝缘层150位于核心 层IO与第二导电层160之间，且盖住凹槽R。 之后，请参照图1G，压合第一导电层120、第一绝缘层110、核心层10、第二绝缘层 150与第二导电层160。而且，在压合的过程中，还可加热第一绝缘层IIO。由于第一绝缘 层110的材质可为二阶段固化胶体，所以部分的第一绝缘层110溢流至芯片130的侧壁与 凹槽R的内侧壁之间。 如此一来，可避免在芯片130的侧壁与凹槽R的内侧壁之间残留有空隙及水气，而 造成爆米花效应(popcorn effect)。而且，第二绝缘层150的材质亦可包括二阶段固化胶 体，以利于填满芯片130的侧壁与凹槽R的内侧壁之间的空隙。 于其它实施例中，当芯片130仅由底部黏着层142固着于凹槽R内(请参照图2A) 时，压合第一导电层120、第一绝缘层110、核心层10、第二绝缘层150与第二导电层160并 加热第一绝缘层110可使部分的第一绝缘层110填满芯片130的侧壁与凹槽R的内侧壁之 间的空隙(请参照图2B)。如此一来，则不需在芯片130的侧壁与凹槽R的内侧壁之间的空 隙另外塞入填充物以防止爆米花效应。 然后，请参照图1H，为了电性连接芯片130与第二导电层160，本实施例形成多个 贯穿第二绝缘层150的导电盲孔B。然后，请参照图ll，分别图案化第一导电层120与第二 导电层160，以形成一第一线路层122与一第二线路层162。 之后，请参照图1J，为了电性连接第一线路层122与第二线路层162，本实施例形 成多个贯穿第二绝缘层150、核心层10、第一绝缘层110的导电贯孔T。
然后，请参照图1K，本实施例还可在第一绝缘层110与第二绝缘层150的外侧各 自形成一增层结构170，且增层结构170分别具有多个焊垫172于其外侧。然后，请参照图 1L，在增层结构上170各自形成一防焊层180，以暴露出对应的焊垫172。之后，为了防止焊 垫172的表面氧化，还可在焊垫172上形成一电性连接层190，其例如是镍金复合层。
以下将针对图1L中的内埋芯片基板的结构部分作详细的描述。
图4与图5分别为图1L的内埋芯片基板的二种变化结构的剖面示意图。
请参照图IL，本实施例的内埋芯片基板200包括一第一绝缘层110、一核心层10、 一芯片130、一第二绝缘层150、一第一线路层122以及一第二线路层162。第一绝缘层110 的材质例如是二阶段固化胶体(two-stage curable compound)。 核心层10配置于第一绝缘层110上，并具有一开口 16，以暴露出部分第一绝缘层 110。开口 16与第一绝缘层110构成一凹槽R，而芯片130固着凹槽R中。在本实施例中， 可将一底部黏着层142配置于芯片130与第一绝缘层110之间，并将一侧壁黏胶层144配 置于凹槽R的内侧壁与芯片130的侧壁之间，以使芯片130固着于凹槽R中。
此外，请参照图4，在其它实施例中，芯片130可仅藉由底部黏着层142固着于凹槽 R中。值得注意的是，第一绝缘层110可延伸至凹槽R的内侧壁与芯片130的侧壁之间的空 隙中，故不需在此空隙中另外塞入填充物以防止爆米花效应。此外，第二绝缘层150的材质 也可包括二阶段固化胶体，且第二绝缘层150也可延伸至凹槽R的内侧壁与芯片130的侧 壁之间的空隙中(未绘示)。另外，请参照图5，在其它实施例中，芯片130还可仅由侧壁黏 胶层144固着于凹槽R中。 第二绝缘层150配置于核心层10上，以覆盖芯片130。此外，第二绝缘层150的 材质可包括二阶段固化胶体。第一线路层122配置于第一绝缘层110的外侧，且第一绝缘 层110位于第一线路层122与核心层10之间。第二线路层162配置于第二绝缘层150的 外侧，第二绝缘层150位于第二线路层162与核心层10之间。 于本实施例中，第一线路层122与第二线路层162可由多个贯穿第二绝缘层150、 核心层10与第一绝缘层110的导电贯孔T而相互电性连接。第二线路层162与芯片130 可藉由多个贯穿第二绝缘层150的导电盲孔B而相互电性连接。 此外，本实施例可视实际需求而在第二绝缘层150与第一绝缘层110的外侧进行 增层，本实施例是在第二绝缘层150与第一绝缘层110的外侧分别形成一增层结构170，且 每个增层结构170具有多个焊垫172于其外侧。此外，本实施例在二增层结构的外侧分别 形成一焊罩层180，且各焊罩层180皆暴露出对应的焊垫172。 此外，为了防止焊垫172的表面氧化，还可在各焊垫172上配置一电性连接层190， 其材质例如是镍金复合层。 综上所述，在本发明中，由于芯片是内埋于线路板内，故芯片不会占据线路板上的 承载面积。此外，在上述实施例中，第一绝缘层的材质可为二阶段固化胶体，因此在压合第 一导电层、第一绝缘层、核心层、第二绝缘层与第二导电层时，可加热第一绝缘层，以使其溢 流至芯片的侧壁与凹槽的内侧壁之间。如此一来，可避免在芯片的侧壁与凹槽的内侧壁之 间残留有空隙及水气，而造成爆米花效应。 虽然本发明已以实施例描述如上，然其并非用以限定本发明，本领域技术人员在 不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视申 请的权利要求范围所界定的内容为准。
权利要求
一种内埋芯片基板，其特征在于，包括第一绝缘层；核心层，配置于所述第一绝缘层上，并具有开口，以暴露出部分所述第一绝缘层；芯片，固着于由所述开口与所述第一绝缘层所构成的凹槽中；第二绝缘层，配置于所述核心层上，以覆盖所述芯片；第一线路层，配置于所述第一绝缘层的外侧，且所述第一绝缘层位于所述第一线路层与所述核心层之间；以及第二线路层，配置于所述第二绝缘层的外侧，所述第二绝缘层位于所述第二线路层与所述核心层之间，所述第一线路层与所述第二线路层电性连接，且第二线路层与所述芯片电性连接。
2. 如权利要求1所述的内埋芯片基板，其特征在于，所述第一和第二绝缘层的材质包括二阶段固化胶体。
3. 如权利要求1所述的内埋芯片基板，其特征在于，还包括底部黏着层，配置于所述凹槽内的所述第一绝缘层上，并位于所述芯片与所述第一绝缘层之间。
4. 如权利要求l所述的内埋芯片基板，其特征在于，包括多个导电盲孔，贯穿所述第二绝缘层并电性连接所述第二线路层与所述芯片。
5. 如权利要求1所述的内埋芯片基板，其特征在于，还包括增层结构，分别配置于所述第二绝缘层与所述第一绝缘层的外侧，并分别具有多个焊垫于其外侧。
6. —种内埋芯片基板的制作方法，其特征在于，包括提供核心层，其具有开口 ；提供第一绝缘层与第一导电层，所述第一导电层配置于所述第一绝缘层上；将所述核心层配置于所述第一绝缘层上，且所述第一绝缘层位于所述核心层与所述第一导电层之间；将芯片固着于由所述开口与所述第一绝缘层所构成的凹槽中；提供第二绝缘层与第二导电层，且所述第二导电层配置于所述第二绝缘层上；将所述第二绝缘层配置于所述核心层上，所述第二绝缘层位于所述核心层与所述第二导电层之间，且盖住所述凹槽；压合所述第一导电层、所述第一绝缘层、所述核心层、所述第二绝缘层与所述第二导电层；分别图案化所述第一导电层与所述第二导电层，以形成第一线路层与第二线路层，其中所述第一线路层与所述第二线路层电性连接，且第二线路层与所述芯片电性连接。
7. 如权利要求6所述的内埋芯片基板的制作方法，其特征在于，还包括在图案化所述第一导电层之前，形成多个贯穿所述第二绝缘层的导电盲孔，以电性连接所述芯片与所述第二导电层。
8. 如权利要求6所述的内埋芯片基板的制作方法，其特征在于，还包括在图案化所述第一导电层与所述第二导电层之后，形成多个贯穿所述第二绝缘层、所述核心层、所述第一绝缘层的导电贯孔，以电性连接所述第一线路层与所述第二线路层。
9. 如权利要求6所述的内埋芯片基板的制作方法，其特征在于，还包括在压合所述第一导电层、所述第一绝缘层、所述核心层、所述第二绝缘层与所述第二导电层的过程中，加热所述第一绝缘层，以使其溢流至所述芯片的侧壁与所述凹槽的内侧壁之间。
10.如权利要求6所述的内埋芯片基板的制作方法，其特征在于，将所述芯片固着于所述凹槽中的方法包括将底部黏着层配置于所述凹槽内的所述第一绝缘层上；以及将所述芯片配置于所述底部黏着层上。
全文摘要
一种内埋芯片基板，包括第一绝缘层、核心层、芯片、第二绝缘层、第一线路层以及第二线路层。核心层配置于第一绝缘层上，并具有开口，以暴露出部分第一绝缘层。芯片固着于由开口与第一绝缘层所构成的凹槽中。第二绝缘层配置于核心层上，以覆盖芯片。第一线路层配置于第一绝缘层的外侧，且第一绝缘层位于第一线路层与核心层之间。第二线路层配置于第二绝缘层的外侧，第二绝缘层位于第二线路层与核心层之间，第一线路层与第二线路层电性连接，且第二线路层与芯片电性连接。
文档编号H01L23/538GK101777548SQ200910002229
公开日2010年7月14日 申请日期2009年1月13日 优先权日2009年1月13日
发明者欧英德, 王永辉 申请人:日月光半导体制造股份有限公司