专利名称：半导体器件及其制造方法
技术领域：
本发明涉及半导体器件和制造半导体器件的方法，更具体来说，
涉及使用了沟槽具有宽栅极宽度的金属氧化物半导体(MOS)晶体管。
背景技术：
MOS晶体管是在电子技术核心的电子器件，因此，MOS晶体管 的规模缩小和驱动性能增强是重要课题。作为增强MOS晶体管的驱 动性能的方法，提供了涉及使栅极宽度更长、由此降低导通电阻的方 法。但是，在使栅极宽度更长时，产生了 MOS晶体管的占用面积变 得更大的问题。
JP 2006-294645 A提出一种技术，其中，使栅极宽度更长，同时 抑制具有横向MOS结构的MOS晶体管的占用面积的增加。在这种技 术中，如图2A的透^L图所示，凹陷部分(沟槽)lla在阱2中形成，并 且栅电极3借助(via)栅绝缘膜4在凸出部分llb之上以及在凹陷部 分lla之中形成。在阱2的表面部分，源区5a在栅电极3的一侧形成， 并且漏区6a在其另一侧形成。
图2A的A-A截面图和B-E截图分别如图2B和图2C所示。如 A-A截面图所示，栅电极3在凹陷部分lla中形成，因此与栅绝缘膜4 接触的轮廓(outline)的长度成为栅极宽度。这样，根据这种技术， 通过在具有凹陷部分lla和凸出部分lib的沟槽结构中形成^f册部分， 可使有效栅极宽度的长度比栅部分的表面上栅电极3的长度更长，由 此可降低每个单位面积的导通电阻，而没有降低MOS晶体管的耐受 电压。
在这种技术中，如图2A的透视图所示，沟槽在阱2中形成以便形成凹陷部分lla和凸出部分llb，并且栅电极3借助栅绝缘膜4在凸 出部分lib的顶面之上以及在凹陷部分lla之中形成。在阱2的表面 部分，源区5a在栅电极3的一侧形成，并且漏区6a在其另一侧形成。 图2B是图2A的A-A截面图，其中，通过将电压施加到栅电极3， 沿凹陷部分lla和凸出部分lib形成沟道区9,并且可使栅极宽度比 其中没有形成沟槽的一般MOS晶体管要长凹陷部分的侧表面的长度， 由此可降低每个单位面积的导通电阻，而没有降低MOS晶体管的耐 受电压。
但是，在图2A的结构中，产生当栅极长度L变得更短时无法获 得预计驱动性能的问题。
图2C是图2A的B-B截面图。从图2B清楚地看到，图2C是通 过切割与其中形成了沟道区9的沟槽的侧壁直接相邻的部分所得到的 截面图。电流借助电流通路10流入在源极与漏极之间所形成的沟道区 9，如图2C所示。位于沟道区9的上部的电流通路10比位于沟道区9 的下部的电流通路10更短，并且当栅极长度L变得更短时，明显观察 到这种差别。具体来说，当栅极长度L变得更短时，电流以集中方式 流经位于沟道区9的上部的电流通路10。这引起电流很难流经位于下 部分的电流通路10的现象。这样，无法有效地使用沟道区9，因此无 法获得预计驱动性能。这可能是因为源区5a和漏区6a具有比沟槽更 浅的深度。在可使源区5a和漏区6a的深度几乎等于沟槽深度时，上 述电流集中甚至对于较短栅极长度L也没有出现，并且电流在整个沟 道中均匀流动。但是，对于对其应用正常杂质注入的源区和漏区，甚 至当很深地形成源区和漏区时， 一般也很难以大于0.5 ym的深度来 形成它们。
通过杂质注入之后的热扩散，可将杂质扩散到较深水平。但是， 扩散降低源区和漏区的浓度，并且引起寄生电阻的增加以及驱动性能 的退化。另外，杂质不仅在深度方向而且还在横向扩散，因此有效长 度L变得更短。为了获得目标有效长度L，必须使布局的长度L要大横向扩散的量，因此，装置的大小增加并且每个单位面积的驱动性能 退化。
作为另 一种方法，可使用特别大的注入能量来使杂质更深地扩散。 与上述方法相似，在这种方法中，杂质的横向扩散也使每个单位面积 的驱动性能退化。此外，增加的注入能量引起杂质渗入将要注入沟道 的栅电极的风险。
发明内容
本发明的一个目的是增强具有沟槽结构的半导体器件的每个单位 面积的驱动性能。
(1) 为了实现上述目的，本发明提供一种半导体器件，包括半 导体衬底；第一导电类型阱区，在半导体衬底上形成并且具有在栅极 宽度方向上在其中形成的不平整结构(irregularity);栅电极，借助绝 缘膜在不平整结构中形成；第二导电类型上源区，在栅电极的一侧在 不平整结构的(irregular)长度方向上、在第一导电类型阱区的上部附 近形成；第二导电类型下源区，在第二导电类型上源区的下侧形成， 制作成比第一导电类型阱区更浅；笫二导电类型上漏区，在栅电极的 另一侧在不平整结构的长度方向上、在第一导电类型阱区的上部附近 形成；以及第二导电类型下漏区，在第二导电类型上漏区的下侧形成， 以便制作成比第一导电类型阱区更浅。
(2) 在上述半导体器件中，与栅电极相邻的第二导电类型上漏区 和第二导电类型下漏区的区域设置成具有低杂质浓度。
(3) 还提供一种制造半导体器件的方法，包括在半导体衬底上 形成第一导电类型下阱区；在笫一导电类型下阱区的一部分中形成第 二导电类型下源区和第二导电类型下漏区；在笫一导电类型下阱区的 衬底表面、第二导电类型下源区的衬底表面和第二导电类型下漏区的 村底表面形成半导体外延层；在半导体外延层上形成上阱区；通过蚀 刻来形成用于形成不平整结构的沟槽；在不平整结构的整个表面形成绝缘膜，并且借助绝缘膜形成栅电极；以及在所形成的栅电极的两侧 上执行离子注入，并且形成上源区和上漏区，以便与第二导电类型下 源区和第二导电类型下漏区接触。
(4) 此外，提供一种制造半导体器件的方法，包括在半导体衬 底上形成第一导电类型下阱区；在第一导电类型下阱区的一部分中形 成第二导电类型低浓度下源区和笫二导电类型低浓度下漏区；在第一
导电类型下阱区、第二导电类型下源区和第二导电类型下漏区的一部 分中形成具有比第二导电类型低浓度下源区和第二导电类型低浓度下 漏区更高的杂质浓度的第二导电类型下源区和笫二导电类型下漏区； 在第一导电类型下阱区的村底表面、第二导电类型下源区的衬底表面 和第二导电类型下漏区的衬底表面上形成半导体外延层；在半导体外 延层上形成上阱区；通过蚀刻来形成用于形成不平整结构的沟槽；在 不平整结构的整个表面上形成绝缘膜，并且借助绝缘膜形成栅电极； 在栅电极的两侧执行离子注入，并且形成第二导电类型低浓度上区 (upper region);并且在栅电极的源侧上以及在栅电极的漏侧、第二 导电类型上源区和笫二导电类型上漏区的一部分上形成具有比第二导 电类型低浓度上区更高的杂质浓度的第二导电类型上源区和第二导电 类型上漏区。
根据本发明，半导体器件的驱动性能可通过形成比现有技术更深 的源区和漏区得到增加。
附图包括
图1A至图1C是用于描述根据本发明的一个实施例的半导体器件
的结构的^^图2A至图2C是用于描述常规半导体器件的视图； 图3A至图3F是用于描述一种制造图1A至图1C的半导体器件的
方法的视图；图4是用于描述根据修改方案1的半导体器件的结构的视图；以
及
图5A至图5I是用于描述一种制造图4的半导体器件的方法的视图。
具体实施例方式
(1) 实施例概述
图1A至图1C示出根据本发明的一个实施例的半导体器件的结 构。图1A是透视图，图1B是图1A的A-A截面图，以及图1C是图 1A的B-B截面图。
在阱区2中，不平整结构(凹陷部分lla和凸出部分11b)在4册才及宽 度方向上形成，并且栅电极3在凹陷部分lla中以及在凸出部分lib 顶面上借助绝缘膜4形成。上源区5a和下源区5b在栅电极3的一侧 在栅极长度上方向形成，并且上漏区6a和下漏区6b在其另一侧形成。 这样，通过在源区和漏区中形成下源区5b和下漏区6b，可抑制当长 度L变得更短时图1C的沟道区9的上部中产生的电流集中，并且可 允许电流在整个沟道区9中均匀流动，由此增强驱动性能。
(2) 实施例细节
图1A至图1C是用于描述根据本发明的一个实施例的半导体器件 的结构的^L图。
本发明提供一种具有横向MOS结构的MOS晶体管，其中，阱区 2在半导体村底1上形成，此外，栅电极3、上源区5a、下源区5b、 上漏区6a和下漏区6b在阱区2上形成。那些组件通过硅的局部氧化 (LOCOS) 7与半导体村底1的其它区域电绝缘。阱区2形成为具有笫 一导电类型，而上源区5a、下源区5b、上漏区6a和下漏区6b形成为 具有第二导电类型。当第一导电类型为p型时，第二导电类型为n型， 而当第一导电类型为n型时，第二导电类型为p型。
在图1A至图1C中，第一导电类型为p型，而第二导电类型为n型，阱区2由p型半导体形成，以及源区5和漏区6由n型半导体形 成。在图1A至图1C中，为了清楚地区分p型和n型，p型的阱区称 作"p型阱区"。此外，在图1A至图1C中，在以下情况中也可进行 类似描述第一导电为n型而第二导电为p型，阱区2由n型半导体 形成，而上源区5a、下源区5b、上漏区6a和下漏区6b由p型半导体 形成。
多个沟槽，即凹陷部分lla在将要设置的阱区2中在栅极宽度方 向上形成。由Si02制成的绝缘膜4在凹陷部分lla的内表面侧和凸出 部分lib的顶表面侧(即在栅电极在其上与阱区2相对的表面上)形 成。由多晶硅等制成的栅电极3在凹陷部分lla的内表面以及在凸出 部分lib的顶面借助绝缘膜4形成。包括那些凹陷部分lla、凸出部 分llb、绝缘膜4和栅电极3的这种结构与图2A至图2C所示的常规 示例相似。
在栅极长度方向上的栅电极3的侧表面区域中，在其一侧形成由 n型半导体所形成的上源区5a和下源区5b。在其另一侧形成由n型半 导体所形成的上漏区6a和下漏区6b。通过形成下源区5b和下漏区6b， 与仅具有上源区5a和上漏区6a的结构的情况相比，使源区和漏区的 深度更大。多个接触部8在上源区5a和上漏区6a中形成，由此可进 行与外部电路的接合。图1A和图1C的符号"n+"表示n型的浓度很 高(即，杂质高度集中)。在低浓度的情况下，使用符号"n-"。
如上所述，通过分别在源区和漏区中形成下源区5b和下漏区6b， 可抑制当栅极长度L变得更短时图1C的沟道区9的上部中产生的电 流集中，并且可允许电流在整个沟道区9中均匀流动，由此增强驱动 性能。通过这种结构，可增强驱动性能，同时抑制本发明的半导体器 件的占用面积的增加。
随后对制造图1A至图1C的半导体器件的方法进行描述。
为了制造图1A至图1C的半导体器件，如图3A所示，首先，笫 一导电类型下阱区2b在半导体村底1上形成。此后，通过抗蚀剂等形成掩模，在任意部分执行下源极和下漏极的杂质注入12,以及在下阱 区2b中形成第二导电类型杂质区13。然后，如图3B所示，在衬底表 面上生长半导体外延层16,以及对半导体外延层16的表面执行上阱 的杂质注入14，由此形成第一导电类型杂质区15。
如图3C所示，形成LOCOS 7，并且扩散下源极和下漏极的杂质 区13以及上阱的杂质区15中的杂质，由此形成下源区5b、下漏区6b 和上阱区2a。在这种情况下，使下源极和下漏极的杂质注入12的剂 量远远大于上阱的杂质注入14的剂量，使得下源区5b和下漏区6b没 有3皮上阱区2a压制(extinguished)。此外还调整上阱的杂质注入14 的剂量，使得上阱区2a的浓度基本上等于下阱区2b的浓度。此外， 还调整半导体外延层16的厚度，使得上阱区2a与下阱区2b接触。
如图3D所示，形成沟槽lla，此后形成栅绝缘膜4，并且在4册绝 缘膜4上形成栅电极3。在这种情况下，形成栅电极3，以便填充沟槽 lla。随后，如图3E所示，采用抗蚀剂蚀刻栅电极3，有选择地来形 成掩才莫。最后，如图3F所示，执行上源极和上漏极的杂质注入18, 以便通过自对准来形成第二导电类型的上源区5a和上漏区6a。
在这种情况下，外延层的厚度以及上源极和上漏极的杂质注入18 的剂量和能量经过调整，使得上源区5a和上漏区6a分别与下源区5b 和下漏区6b^矣触。
根据上述的这个实施例，可得到以下效果。
(1) 栅电极3在凹陷部分lla中以及在凸出部分llb上形成，以 便与不平整结构接触，它允许形成具有不平整结构的沟道9,并且使 得有效栅极宽度更宽。
(2) 通过在源区和漏区中形成下源区5b和下漏区6b,可抑制当 栅极长度L变得更短时图1C的沟道区9的上部中产生的电流集中， 并且可允许电流在整个沟道区9中均匀流动，这允许有效地使用沟道。
(3) 使有效槺极宽度更大，因此降低导通电阻。相应地，可增强 半导体器件1的驱动性能。(4) 可形成在一个芯片中具有高驱动性能的互补金属氧化物半 导体(CMOS)结构。
注意，在图1A至图1C中，第一导电类型为p型，而第二导电类 型为n型，由此得到n沟道MOS晶体管。当第一导电类型为n型而笫 二导电类型为p型时，MOS晶体管充当p沟道MOS晶体管。
(修改方案1)
在这个修改方案中，通过在漏区形成电场松弛(relaxation)区来 增强半导体器件的耐受电压。
图4是用于描述根据这个修改方案的半导体器件的结构的视图。
在图1A至图1C的上述半导体器件的漏区6a和6b中，在与栅电 极3相对一侧形成作为具有n型的低浓度的n-区的低浓度下漏区21 和低浓度上漏区22。 N+漏区6a和6b具有基本上等于图1A至图1C 的漏区6a和6b的浓度的n型的高浓度，并且在n+漏区6a和6b上形 成接触部8。另一方面，源侧上的结构与图1A至图1C相同。如上所 述，当栅电极3与n+漏区6a、 6b之间的区域具有n型的低浓度时， 电场在这个区域本、弛(relaxed)，并且图4所示的半导体器件的耐受 电压得到增强。.
接下来描述制造图4的半导体器件的方法。图5A至图51示出制 造图4的半导体器件的方法，并且基本制造方法与制造图1A至图1C 的半导体器件的方法的图3A至图3F中相同。图5A至图5I在以下方 面与图3A至图3F不同增加了图5A的低浓度下漏极20的杂质注入 19和图5G的低浓度上漏极22的杂质注入23，并且如图5H所示，形 成抗蚀剂掩才莫17,使得低浓度上漏区22没有被上漏区6a压制。通过 这种方法，形成低浓度漏区，因此增强图4的半导体器件的耐受电压。
权利要求
1. 一种半导体器件，包括半导体衬底；第一导电类型阱区，在所述半导体衬底上形成并且具有沿栅极宽度方向在其中形成的不平整结构；栅电极，借助绝缘膜在所述不平整结构中形成；第二导电类型上源区，在所述栅电极的一侧沿不平整结构的长度方向、在所述第一导电类型阱区的上部附近形成；第二导电类型下源区，在所述第二导电类型上源区的下侧上形成、制作得比所述第一导电类型阱区更浅；第二导电类型上漏区，在所述栅电极的另一侧沿不平整结构的长度方向、在所述第一导电类型阱区的上部附近形成；以及第二导电类型下漏区，在所述第二导电类型上漏区的下侧形成，以便制作成比所述第一导电类型阱区更浅。
2. 如权利要求1所述的半导体器件，其中，与所述栅电极相邻 的所述第二导电类型上漏区和所述第二导电类型下漏区的区域设置 成具有低杂质浓度。
3. —种制造半导体器件的方法，包括 在半导体衬底上形成第 一导电类型下阱区； 在所述第一导电类型下阱区的一部分中形成第二导电类型下源区和第二导电类型下漏区；在所述第一导电类型下阱区的衬底表面、所述第二导电类型下源 区的村底表面和所述第二导电类型下漏区的衬底表面上形成半导体 外延层；在所述半导体外延层上形成上阱区； 通过蚀刻形成用于形成不平整结构的沟槽； 在所述不平整结构的整个表面上形成绝缘膜，并且借助所述绝缘膜形成栅电极；以及在所形成的栅电极的两侧上进行离子注入，并且形成上源区和上 漏区，以便使之与所述第二导电类型下源区和所述第二导电类型下漏 区接触。
4. 一种制造半导体器件的方法，包括在半导体衬底上形成第一导电类型下阱区；在所述第一导电类型下阱区的一部分中形成第二导电类型低浓 度下源区和第二导电类型低浓度下漏区；在所述第一导电类型下阱区、第二导电类型下源区和第二导电类 型下漏区的一部分中形成具有比所述第二导电类型低浓度下源区和 所述第二导电类型低浓度下漏区更高的杂质浓度的第二导电类型下 源区和第二导电类型下漏区；在所述第一导电类型下阱区的衬底表面、所述第二导电类型下源 区的衬底表面和所述第二导电类型下漏区的衬底表面上形成半导体 外延层；在所述半导体外延层上形成上阱区； 通过蚀刻形成用于形成不平整结构的沟槽； 在所述不平整结构的整个表面上形成绝缘膜，并且借助所述绝缘 膜形成栅电极；在所述栅电极的两侧上进行离子注入，并且形成第二导电类型低浓度上区；以及在所述栅电极的源侧上以及在所述栅电极的漏侧的 一 部分上形 成第二导电类型上源区和第二导电类型上漏区，所述第二导电类型上 源区和所述第二导电类型上漏区具有比所述第二导电低浓度上区更 高的杂质浓度。
全文摘要
本发明的名称为半导体器件及其制造方法，在阱区中，不平整结构在栅极宽度方向上形成，并且栅电极在凹陷部分中以及在凸出部分的顶面上借助绝缘膜形成。上源区和下源区在栅电极在栅极长度方向上的一侧形成，并且上漏区和下漏区在其另一侧形成。通过以这种方式在源区和漏区中形成下源区和下漏区，当栅极长度变得更短时，可抑制沟道区的上部中产生的电流集中，并且可允许电流在整个沟道区中均匀流动，因此，由于阱区中形成的不平整结构而使有效栅极宽度更宽。相应地，降低了半导体器件的导通电阻，以便增强驱动性能。
文档编号H01L29/78GK101521230SQ200910007920
公开日2009年9月2日 申请日期2009年2月26日 优先权日2008年2月26日
发明者北岛裕一郎, 理崎智光 申请人:精工电子有限公司