专利名称：非易失性存储装置及其制造方法
技术领域：
本发明涉及一种半导体装置，更具体地讲，涉及一种可以以多层结构延 伸的非易失性存储装置及一种制造所述非易失性存储装置的方法。
背景技术：
半导体装置会被要求具有小的尺寸并处理大量的数据。因此，作为结果， 会需要提高非易失性存储装置的运行速度和集成度。在这方面，与传统的单 层非易失性存储装置相比，高度集成的多层非易失性存储装置会更加优良。
当使用多层非易失性存储装置时，可以在与单层非易失性存储装置相同 的位置垂直地堆叠存储单元。然而，在多层非易失性存储装置中连接和选择 每层的存储单元会是困难的。此外，随着堆叠层数的增加，多层非易失性存 储装置会需要更多的制造步骤，从而也会增加相关的制造成本。
发明内容
根据示例实施例，提供了一种非易失性存储装置。所述非易失性存储装 置包括至少一个第一电极；至少一个第二电极，与所述至少一个第一电极 交叉；至少一个数据存储层，设置在所述至少一个第一电极和所述至少一个 第二电极之间，并在所述至少一个第一电极和所述至少一个第二电极交叉的 区域处；至少一个金属硅化物层，设置在所述至少一个第一电极和所述至少 一个第二电极之间，并在所述至少一个第一电极和所述至少一个第二电极交 叉的区域处。
所述至少一个金属硅化物可以设置在所述至少一个第一电极和所述至少 一个数据存储层之间，并且所述至少一个第一电极可以包含第一半导体，且 所述第 一半导体可以与所述至少一个金属硅化物层接触以形成肖特基二极非易失性存储装置还可以包括设置在所述至少一个第一电极和所述至少 一个金属硅化物层之间的至少一个结合层，所述至少一个第一电极可以包含 具有第一导电型的第一半导体，所述至少一个结合层可以包含具有与所述第
一导电型相对的第二导电型的第二半导体。所述至少一个结合层可以凹进在 所述至少一个第一电极的侧壁中。所述至少一个金属硅化物层可以_没置在所 述至少一个结合层和所述至少一个第二电极之间。所述至少一个数据存储层 可以设置在所述至少一个第一电极和所述至少一个结合层之间。
所述至少 一个第 一 电极可以包括多个第 一 电4及，所述至少 一个第二电极 可以包括排列在所述多个第一电极之间的多个第二电极。所述多个第一电极 可以堆叠为多个堆叠的层，所述至少 一个金属硅化物层可以包括设置在多个 第 一 电极和多个第二电极之间的多个金属硅化物层。
根据示例实施例，提供了一种非易失性存储装置。所述非易失性存储装
置包括至少一个第一电极；至少一个第二电极，与所述至少一个第一电极 交叉；至少一个数据存储层，设置在所述至少一个第一电极和所述至少一个 第二电极的交叉点处。所述至少一个第一电极包含具有第一导电型的第一半 导体，所述至少一个第二电极包含具有与所述第一导电型相对的第二导电型 的第三半导体，以及埋在所述第三半导体中的埋层，其中，所述埋层包含金 属或金属硅化物。
根据本发明的示例实施例，提供了 一种非易失性存储装置的制造方法。 所述方法包括以下步骤形成至少一个第一电极；在所述至少一个第一电极 的侧壁上形成至少一个金属硅化物层；在所述至少一个第一电极的侧壁上形 成至少一个数据存储层；形成与所述至少一个第一电极交叉的至少一个第二 电极，并在所述至少一个第一电极和所述至少一个第二电极之间设置所述至 少一个金属硅化物层和所述至少一个数据存储层，并在所述至少一个第一电 极与所述至少 一个第二电极交叉的区域处。
从下面结合附图的描述，可以更具体地理解本发明的示例实施例，图中 图1是示出根据示例实施例的非易失性存储装置的透视图； 图2是示出根据示例实施例的非易失性存储装置的透视图；图3是示出根据示例实施例的非易失性存储装置的透视图； '图4是示出根据示例实施例的非易失性存储装置的透视图； 图5是示出根据示例实施例的非易失性存储装置的透视图； 图6是才艮据示例实施例的沿图5的线VI-VI截取的非易失性存储装置剖
面图7是示出根据示例实施例的非易失性存储装置的透视图； 图8是根据示例实施例的沿图7的线VIII-VIII截取的非易失性存储装置 的剖面图9是示出根据示例实施例的非易失性存储装置的透视图； 图IO是根据示例实施例的沿图9的线X-X截取的非易失性存储装置的 剖面图11是示出根据示例实施例的非易失性存储装置的透视图12是根据示例实施例的沿图ii的线xn-xn截取的非易失性存储装
置的剖面图13至图18是示出根据示例实施例的制造非易失性存储装置的方法的 剖面图19至图21是示出根据示例实施例的制造非易失性存储装置的方法的 剖面图22是根据示例实施例的用于解释制造非易失性存储装置的方法的剖
面图23和图24是示出根据示例实施例的制造非易失性存储装置的方法的 剖面图。
具体实施例方式
现在将参照附图更充分地描述本发明的构思，在附图中示出本发明的示 例性实施例。然而，本发明可以以纟艮多不同的形式实施，不应将本发明理解 为局限于这里阐述的实施例。在附图中，为清楚起见，夸大了层和区域的厚度。
图1是示出根据示例实施例的非易失性存储装置的透视图。 参照图1,至少一个第一电极110和至少一个第二电才及160可以排列为 互相交叉。例如， 一个第二电极160可以排列在一对第一电极110之间并与所述一对第一电极交叉为直角。然而，本实施例不限于此，例如，第一电极 110和第二电极160可以排列为彼此以预定的角度交叉。
至少 一个数据存储层150可以设置在第 一 电极110和第二电极160之间。 例如，数据存储层150可以设置在第一电极110和第二电极160之间的交叉 点处。然而，本实施例不限于此。在另一例子中，数据存储层150可以互相 连接，以在第一电才及IIO和第二电极160之间形成宽的层。
数据存储层150可以局部地存储电阻变化，并控制第一电极110和第二 电极160之间的电流。例如，数据存储层150可以才艮据施加的电压而具有高 电阻、低电阻或绝缘性。数据存储层150的可变的电阻特性可以用于非易失 性存储装置的数据存储。
例如，数据存储层150可以起相变电阻器的作用，在这种情况下，非易 失性存储装置可以作为相变随机存取存储器(PRAM)而运行。例如，相变 电阻器可以包含诸如锗锑碲(GST)的硫系化合物。相变电阻器可以根据其 结晶状态而处于高电阻状态或低电阻状态。
可选择地，数据存储层150可以起到例如可变电阻器的作用，在这种情 况下，非易失性存储装置可以作为电阻随机存取存储器(RRAM)而运行。 可变电阻器与相变电阻器的不同在于，可变电阻器可以不改变可变电阻器的 结晶状态而使电阻变化。然而，可以在上下文中将可变电阻器理解为包括相
镍(NiO)、五氧化二铌(Nb205 )和氧化锌(ZnO)。
可选择地，数据存储层150可以起到诸如绝缘破坏材料的作用。例如， 数据存储层150可以包含诸如氧化物的绝缘材料，所述氧化物的绝缘性可以 根据施加的电压而破坏。如上所述的非易失性存储装置可以用作一次性编程 (OTP)存储器。OTP存储器可以用在要求非常大的存储容量而只编程一次 的产品中。
由于绝缘破坏材料不会恢复它的绝缘特性，因此也被称为熔丝(fuse)。 另一方面，上述相变电阻器和/或可变电阻器因为它们的电导率的变化而可以 净皮称为反》容丝(anti-fuse )。
还可以将至少一个结合层140和至少一个金属硅化物层145设置在第一 电极110和第二电极160之间，在第一电极110和第二电极160交叉的区域 处。例如，结合层140可以排列为接触第一电极110,数据存储层150可以排列为接触第二电极160的侧壁，金属硅化物层145可以设置在数据存储层 150和结合层140之间。
第一电极110可以包含具有第一导电型的第一半导体，结合层140可以 包含具有与第一导电型相对的第二导电型的第二半导体。例如，第一半导体 可以掺杂有第一导电杂质，第二半导体可以掺杂有第二导电杂质。例如，第 一导电型可以为N型，第二导电型可以为P型。可选择地，第一导电型可以 为P型，第二导电型可以为N型。
因此，由于第一电极110和结合层140彼此接触，所以第一电极110和 结合层140可以形成二极管结或PN结。这样的二极管结可以对第一电极110 和第二电极160之间的电流进行整流。即，根据二极管结或PN结的极性， 第一电极IIO和第二电极160之间的电流可具有方向性。
结合层140可以局部地设置为从第一电极110的侧壁凹进。因此，可以 不必为形成结合层140分配空间，因此，可以容易地高度集成非易失性存储 装置。此外，通过使结合层140凹进在第一电才及110的局部中，可以减小二 极管结或PN结，从而减小第一电极110的线性电阻。
金属硅化物层145可以起到诸如扩散阻断层的作用。因此，可以通过金 属硅化物层145阻挡在结合层140中的杂质的扩散。此外，金属硅化物层145 可以帮助减小金属硅化物层145和结合层140之间的接触电阻。例如，金属 硅化物层145可以包含硅化钛、硅化钴、硅化镍、硅化钨、硅化锌、硅化钼、 硅化4会和硅化铂之一 ，或由它们中的至少两种形成的堆叠结构。
第二电极160可以包含导体和/或半导体。例如，第二电极160可以包含 多晶硅、金属和金属硅化物之一，或由它们的至少两种形成的堆叠结构。
根据当前示例实施例的非易失性存储装置可以组成存储器单元。例如， 每个第一电极IIO可以为位线，第二电极160可以为字线，或者反之亦然。
图2是示出根据另一示例实施例的非易失性存储装置的透视图。图2的 非易失性存储装置可以与图1中的非易失性存储装置对应，并有一些修改或 省略的组件。因此，将不再重复对于两个实施例来说的共同的描述。
参照图2，省略了图1中的结合层140，金属硅化物层145a可以设置在 数据存储层150和第一电极IIO之间。第一电极110可以为半导体。金属硅 化物层M5a与第一电极IIO接触以形成肖特基二极管或肖特基势垒。因此， 在当前的示例实施例中，肖特基二极管可以替代图1中的PN结而对电流进行整流。
肖特基二极管可以指金属和半导体之间的结势垒。然而，公知的是，金 属硅化物-半导体结也形成肖特基二极管，且形成比金属-半导体结的界面稳定 的界面。
因此，根据当前实施例的非易失性存储装置可以通过用肖特基二极管而
不是PN结二极管来简化。因此，可以容易地高度集成所述非易失性存储装置。
图3是示出根据另一示例实施例的非易失性存储装置的透视图。图3的 非易失性存储装置可以与图1中的非易失性存储装置对应，并有一些修改或 省略的组件。因此，将不再重复对这两个实施例来i^共同的描述。
参照图3,数据存储层150可以设置在结合层140和第一电极IIO之间。 金属硅化物层145可以设置在结合层140和第二电极160之间。
在当前示例实施例中，第一电极110和结合层140不直接形成PN结。 然而，在非易失性存储装置运行期间，随着数据存储层150变为低电阻状态， 第一电极110和结合层140可以形成PN结。因此，根据当前示例实施例的 非易失性存储装置可以以与图1中的非易失性存储装置相同的方式运行。
图4是示出根据另一示例实施例的非易失性存储装置的透视图。图4的 非易失性存储装置可以与图1中的非易失性存储装置对应，并有一些修改或 省略的组件。因此，将不再重复对这两个实施例来i兌共同的描述。
参照图4,数据存储层150可以直接设置在第一电极110和第二电极160a 的交叉点处，而没有设置图1所示的结合层140和金属硅化物层145。例如， 第一电极IIO可以包含具有第一导电型的第一半导体，而第二电极160a可以 包含具有第二导电型的第三半导体162和埋层165。埋层165可以被埋在第 三半导体162的内部。
当数据存储层150变为低电阻状态时，第一电极IIO和第二电极160a形 成PN结并可以起二^ L管的功能。埋层165可以由具有比第三半导体162的 电阻低的电阻的导体形成，例如金属或金属硅化物，以减小第二电极160a的 电阻。
图5是示出根据另一示例实施例的非易失性存储装置的透视图，图6是 沿线VI-VI截取的图5的非易失性存储装置剖面图。图5的非易失性存储装 置基于图1中的非易失性存储装置，因此可以不再重复对这两个实施例来说共同的描述。
参照图5和图6，多个第一电极110可以二维排列并三维堆叠。多个第 二电极160可以延伸为与堆叠的第一电极110交叉。第二电极160可以排列 在第一电极110之间，并沿第一电极110的延伸方向彼此分隔开。例如，第 一电极110和第二电极160可以排列为彼此交叉成直角。
结合层140和金属硅化物层145可以设置在第一电极110和第二电极160 的交叉点处并设置在第一电极110和数据存储层150之间。数据存储层150 可以设置在第一电极110和第二电极160之间。例如，数据存储层150可以 为柱形并围绕设置在一对第一电极110之间的一组第二电极160。然而，数 据存储层150的形式不限于此。例如，如图1所示，数据存储层150可以限 定在第一电极110与第二电极160交叉的区域。
在这种三维结构中，在第一电极IIO之间的第二电极160可以被第二电 极160两侧上的存储单元共享。同时，每层中的第一电极110可以通过被分 成两组(奇数组和偶数组)而访问以操作。即，每层中的第一电极110可以 通过一对位线访问以操作。
在根据当前示例实施例的非易失性存储装置中，多个存储单元可以三维 排列。可以通过诸如调节第一电极110和第二电极160的数量和长度来容易 地调节存储单元的数量。因此，非易失性存储装置可以容易地高度集成，因 此可以用在高容量产品中。
图7是示出根据另一示例实施例的非易失性存储装置的透视图，图8是 沿线Vin-VIII截取图7的非易失性存储装置的剖面图。图7的非易失性存储 装置基于图2中的非易失性存储装置，因此可以不再重复对这两个实施例来 说共同的描述。
参照图7和图8，多个第一电极110可以二维排列并三维堆叠。多个第 二电极160可以延伸为与堆叠的第一电极110交叉。第二电极160可以排列 在第一电极110之间，并沿第一电极110的延伸方向彼此分隔开。例如，第 一电极110和第二电极160可以排列为彼此交叉成直角。
金属硅化物层145a可以设置在第一电极110和第二电极160之间，在第 一电极110与第二电极160交叉的区域中，并设置在数据存储层150和第一 电极110之间。例如，数据存储层150可以为如参照图5和图6所述的柱形。 然而，数据存储层150的形式不限于此。在这种三维结构中，在第一电极110之间的第二电极160可以被第二电
极160两侧上的存储单元共享。同时，每层中的第一电极IIO可以按两组(奇 数组和偶数组)来访问以操作。例如，每层中的第一电极110可以通过一对
位线访问以操作。
图9是示出根据另一示例实施例的非易失性存储装置的透视图，图10 是沿线X-X截取的图9的非易失性存储装置的剖面图。图9的非易失性存储 装置基于图3中的非易失性存储装置，因此可以不再重复对这两个实施例来 说共同的描述。
参照图9和图10,多个第一电极IIO可以二维排列并三维堆叠。多个第 二电极160可以延伸为与堆叠的第一电极110交叉。第二电极160可以排列 在第一电极110之间，并沿第一电极110的延伸方向彼此分隔开。例如，第 一电极110和第二电极160可以排列为彼此交叉成直角。
结合层140和金属硅化物层145可以设置在第一电极110和第二电极160 之间，在第一电极110与第二电极160交叉的区域处。数据存储层150可以 设置在第一电极IIO和结合层140之间。
在这种三维结构中，在第一电极IIO之间的第二电极160可以被第二电 极160两侧上的存储单元共享。同时，每层中的第一电极IIO可以按两组(奇 数组和偶数组)来访问以操作。例如，每层中的第一电极110可以通过一对 位线访问以操作。
图11是示出根据另一示例实施例的非易失性存储装置的透视图，图12
是沿线xn-xn截取的图ii的非易失性存储装置的剖面图。图ii的非易失性
存储装置基于图4中的非易失性存储装置，因此可以不再重复对这两个实施
例来说共同的描述。
参照图11和图12，多个第一电极110可以二维排列并三维堆叠。多个 第二电极160a可以延伸为与堆叠的第一电极110交叉。第二电极160a可以 排列在第一电极IIO之间，并沿第一电极110的延伸方向彼此分隔开。例如， 第一电极IIO和第二电极160a可以排列为彼此交叉成直角。例如，数据存储 层150可以为如参照图5和图6所述的柱形并在第一电极110和第二电极160a 之间。
在这种三维结构中，在第一电极IIO之间的第二电极160a可以被第二电 极160a两侧上的存储单元共享。同时，每层中的第一电极IIO可以按两组(奇数组和偶数组)访问以操作。例如，每层中的第一电极110可以通过一对位 线访问以操作。
图13至图18是示出根据示例实施例的制造非易失性存储装置的方法的
剖面图。
参照图13，可以形成第一电极110的堆叠结构。可以通过绝缘层120将 第一电极IIO排列为彼此分隔开。每个绝缘层120可以包括由一种材料或多 种绝缘材料形成的复合层。
例如，可以交替地堆叠绝缘层120和第一电极110,可以在第一电极IIO 的堆叠结构之间形成沟125。在形成过程期间，例如，可以使用原位摻杂方 法在第一电极110形成时，利用第一导电杂质掺杂第一电极IIO,或使用离子 注入方法在沟125形成后利用第一导电杂质掺杂第一电极110。可以通过诸 如光刻和蚀刻来形成沟125。可以根据非易失性存储装置的容量来选择第一 电极110和沟125的数量，这不限制本示例实施例的范围。
参照图14，使第一电极110的侧壁凹进以形成凹槽130。凹槽130可以 为沟125在第一电极110之间的延伸部分。例如，可以通过利用诸如湿法蚀 刻方法或化学干法蚀刻方法的各向同性的蚀刻方法，将第一电极110蚀刻为 预定的深度来形成凹槽130。蚀刻化学物可以通过沟125进入第一电极110 的侧壁。
参照图15,可以在第一电极110的侧壁上形成结合层140。例如，可以 使用原位掺杂方法在结合层140形成时，利用第二导电杂质掺杂结合层140, 或使用离子注入方法在结合层140形成后利用第二导电杂质掺杂结合层140。 离子注入方法的示例包括但不限于高角度离子注入方法。
例如，可以这样形成结合层140，即，通过在沟125中利用化学气相沉 积(CVD)方法沉积半导体材料来填充凹槽130,然后各向异性地蚀刻半导 体材料以在凹槽130中剩余。各向异性蚀刻可以为诸如等离子体干蚀刻。
可选择地，可以利用诸如选择性外延生长方法形成结合层140。根据选 择性外延生长方法，可以不在绝缘层120上生长结合层140，而选择性地只 在第一电极110的侧壁上生长结合层140。
参照图16，可以在沟125中的结合层140上生长金属硅化物层145。可 以不在绝缘层120上形成金属硅化物145,而是选择地只在结合层140上形 成金属硅化物145。例如，可以在沟125的内表面上形成金属层并执行第一热处理工艺。因 此，由于金属层和结合层140彼此反应，所以可以形成第一金属硅化物。在 这种情况下，由于绝缘层120和金属层彼此不反应，所以在绝缘层120上不 形成第一金属硅化物。之后，可以利用诸如湿法蚀刻方法选择性地去除剩余 的金属层而保留第一金属硅化物。之后，选择性地，可以利用诸如第二热处 理工艺将第一金属硅化物转变为第二金属硅化物。因此，可以由第一金属硅 化物和/或第二金属硅化物形成金属硅化物层145。
参照图17，可以在沟125中的金属硅化物层145和绝缘层120上形成数 据存储层150。例如，可以利用化学气相沉积(CVD)方法形成数据存储层 150,通过化学气相沉积(CVD)方法，沟125的内壁可^f皮充分地涂覆。
参照图18,可以在沟125的内部的数据存储层150上形成第二电极160。 例如，可以通过形成导电层来形成第二电极160以填充沟125，然后将导电 层平面化。
根据上述的制造非易失性存储装置的方法，可以在单个工艺中经济地形 成具有堆叠结构的存储单元。
图19至图21是示出根据另一示例实施例的制造非易失性存储装置的方 法的剖面图。图19至图21中示出的方法是上面描述的以及图13至图18中 示出的方法的修改方案，因此将不再重复对两个示例实施例来说共同的描述。 例如，图19中示出的操作可以在图14中示出的操作之后执行。
参照图19,可以形成在凹槽130中的第一电极110的侧壁上形成数据存 储层150。例如，可以通过形成材料层然后各向异性地以分隔件的形式蚀刻 所述材料层来形成数据存储层150。然而，在另一示例实施例中，与图19不 同，数据存储层150可以沿沟125和凹槽130内的第一电极110的表面及绝 缘层120的表面延伸。
参照图20,可以在凹槽130内的数据存储层150上形成结合层140。
参照图21，可以在结合层140上形成金属硅化物层145,且可以在沟125 内形成第二电极160。
图22是根据另一示例实施例的解释制造非易失性存储装置的方法的剖 面图。参照图22解释的方法是在上面描述的以及图13至图18中示出并描述 的方法的修改方案，因此将不再重复对两个示例实施例来说共同的描述。例 如，图22中示出的4喿作可以在图13中示出的操作之后执行。参照图22,可以在通过沟125暴露的第一电极110的侧壁上形成金属硅 化物层145a。可以利用与参照图16描述的形成金属硅化物145的方法类似的 方法形成金属硅化物层145a。然而，金属硅化物145a与图16的金属硅化物 145的不同在于金属硅化物145a是通过第一电极110的半导体材料和金属反 应形成的。
之后，可以在沟125内的金属硅化物层145a上形成数据存储层150。
之后，如参照图18所述，可以在数据存储层150上形成第二电极160 以填充沟125 (如图8所示)。
图23和图24是根据另一示例实施例的制造非易失性存储装置的方法的 剖面图。图23和图24示出的方法是上面描述的以及图13至图18中示出的 方法的修改方案，因此将不再重复对两个示例实施例来说共同的描述。例如， 图23中的操作可以在图13中的操作之后才丸行。
参照图23,可以在图13的沟125内的第一电极110和绝缘层120的侧 壁表面上形成数据存储层150。之后，可以在沟125内的数据存储层150上 形成第三半导体162。例如，可以这样形成第三半导体162,即，通过沉积半 导体材料来形成第三半导体162，使得没有填充沟125,然后各向异性地以分 隔件的形式蚀刻所述半导体材料。可以在第三半导体162内限定孔164。
之后，可以在孔164内形成埋层165。埋层165可以由诸如金属或金属 硅化物形成。例如，可以利用物理气相沉积(PVD)方法涂覆金属，可以利 用自对准成形方法或CVD涂覆金属硅化物。第三半导体162和埋层165可以 一起组成第二电极160a。
已经描述了本发明的示例性实施例，还应注意，对本领域技术人员容易 明确的是，在不脱离由权利要求的范围限定的本发明的精神和范围的情况下， 可以做出各种改变。
权利要求
1、一种非易失性存储装置，包括至少一个第一电极；至少一个第二电极，与所述至少一个第一电极交叉；至少一个数据存储层，设置在所述至少一个第一电极和所述至少一个第二电极之间，并在所述至少一个第一电极与所述至少一个第二电极交叉的区域处；至少一个金属硅化物层，设置在所述至少一个第一电极和所述至少一个第二电极之间，并在所述至少一个第一电极和所述至少一个第二电极交叉的区域处。
2、 如权利要求1所述的非易失性存储装置，其中，至少一个金属硅化物 层设置在所述至少一个第一电极和所述至少一个数据存储层之间。
3、 如权利要求2所述的非易失性存储装置，其中，所述至少一个第一电 极包含第 一半导体，所述第 一半导体与所述至少 一个金属硅化物层接触以形 成肖特基二极管。
4、 如权利要求1所述的非易失性存储装置，所述非易失性存储装置还包 括至少一个结合层，所述结合层设置在所述至少一个第一电极和所述至少一 个金属硅化物层之间，所述至少一个第一电极包含具有第 一导电型的第一半 导体，所述至少一个结合层包含具有与所述第一导电型相对的第二导电型的 第二半导体。
5、 如权利要求4所述的非易失性存储装置，其中，所述至少一个结合层 凹进在所述至少一个第一电极的侧壁中。
6、 如权利要求4所述的非易失性存储装置，其中，所述至少一个金属硅 化物层设置在所述至少一个结合层和所述至少一个第二电极之间。
7、 如权利要求6所述的非易失性存储装置，其中，所述至少一个数据存 储层设置在所述至少一个结合层和所述至少一个第二电极之间。
8、 如权利要求6所述的非易失性存储装置，其中，所述至少一个数据存 储层设置在所述至少一个第一电极和所述至少一个结合层之间。
9、 如权利要求1所述的非易失性存储装置，其中，所述至少一个第二电 极包含金属。
10、 如权利要求1所述的非易失性存储装置，其中，所述至少一个第一 电极和所述至少 一个第二电极排列为彼此交叉成直角。
11、 如权利要求1所述的非易失性存储装置，其中，数据存储层包括可 变电阻器。
12、 如权利要求1所述的非易失性存储装置，其中，所述至少一个第一 电极包括多个第一电极，所述至少一个第二电极包括设置在所述多个第一电 极之间的多个第二电^1。
13、 如权利要求12所述的非易失性存储装置，其中，所述多个第一电极 堆叠为多个堆叠的层，所述至少一个金属硅化物层包括设置在所述多个第一 电极和所述多个第二电极之间的多个金属硅化物层。
14、 如权利要求13所述的非易失性存储装置，其中，所述至少一个数据 存储层延伸为与组成多个堆叠层的所述多个第一电极交叉。
15、 一种非易失性存储装置，包括 至少一个第一电极；至少一个第二电极，与所述至少一个第一电极交叉； 至少一个数据存储层，设置在所述至少一个第一电极与所述至少一个第 二电极的交叉点处，其中，所述至少一个第一电极包含具有第一导电型的第一半导体，所述至少一个第二电极包含具有与所述第一导电型相对的第二导电型的第三半导 体，以及埋在所述第三半导体中的埋层，其中，所述埋层包含金属或金属硅 化物。
16、 一种非易失性存储装置的制造方法，所述方法包括以下步骤形成 至少一个第一电极；在所述至少一个第一电极的侧壁上形成至少一个金属硅 化物层；在所述至少一个第一电极的侧壁上形成至少一个数据存储层；形成 与所述至少一个第一电极交叉的至少一个第二电极，并在所述至少一个第一 电极和所述至少一个第二电极之间设置所述至少一个金属硅化物层和所述至 少一个数据存储层，并在所述至少一个第一电极与所述至少一个第二电极交 叉的区域处。
全文摘要
本发明提供了一种非易失性存储装置及其制造方法。所述非易失性存储装置可以以堆叠的结构延伸，因此可以高度集成。所述非易失性存储装置包括至少一个第一电极；至少一个第二电极，与所述至少一个第一电极交叉；至少一个数据存储层，设置在所述至少一个第一电极和所述至少一个第二电极之间，并在所述至少一个第一电极与所述至少一个第二电极交叉的区域处；至少一个金属硅化物层，设置在所述至少一个第一电极和所述至少一个第二电极之间，并在所述至少一个第一电极和所述至少一个第二电极交叉的区域处。
文档编号H01L45/00GK101615656SQ200910136928
公开日2009年12月30日 申请日期2009年4月28日 优先权日2008年6月26日
发明者具俊谟, 尹泰应, 金锡必 申请人:三星电子株式会社