专利名称：芯片封装方法
技术领域：
本发明涉及半导体制造技术领域，特别涉及一种芯片封装方法。
背景技术：
目前，根据容量和版图设计规则的不同，不同集成电路设计厂商设计的同种类的 芯片有不同的焊盘(pad)数量和排列方式，不同的焊盘排列方式对应于不同的封装形式。 例如，目前适用于SRAM存储器的普遍的封装形式包括TSQP(薄小外形封装)I 48LD，TSQP YY 44LD，TQFP(小型四边引脚扁平封装)100和BGA(球型矩阵封装)等。如申请号为200514129753.3的中国专利申请文件中所提及的。根据芯片内核 的焊盘数量和位置，以及设计和工艺要求选择合适的封装形式，每种封装形式的引线框架 lead-frame)的管脚位置与芯片的内核焊盘位置相对应。不同芯片的管脚的排列位置也各 不相同，例如有管脚在两侧分布的和引脚在四周分布的。同种管脚排列方式的芯片，管脚的 功能也可能不同，例如同一个位置的管脚，A公司设计的芯片可能是数据输入端，而B公司 设计的芯片可能设计为数据输出端。因此，每种芯片都需要使用与之相适应的的封装形式 对其进行封装。也就是说每种芯片都需要与之相配的管脚排列。现有的芯片管脚的排列方法，通常是采用自上而下的设计方法，就是设计者根据 芯片内核焊盘进行管脚分配，依照封装布线最优的原则，完成封装，例如芯片内核焊盘和芯 片管脚之间的连接同层引线不交叉，或者引线最短。但是，在用户根据实际应用和芯片管脚的分配将芯片应用到系统中时，例如将芯 片接在印刷电路板(PCB)板上时，会因为印刷电路板引脚和芯片管脚脚之间的位置不匹 配，而造成芯片管脚到印刷电路板引脚之间的引线较长或者交叉，从而增加芯片使用时系 统设计的难度，并且由于引线的交叉还会降低系统的可靠性。
发明内容
本发明解决的技术问题是降低芯片使用时系统设计的难度。为了解决上述问题，本发明提供了一种芯片封装方法，包括步骤提供芯片内核，确定芯片内核焊盘的位置，确定适用于该芯片内核的印刷电路板 引脚的位置；根据所述芯片内核焊盘的位置和所述印刷电路板引脚的位置，确定芯片管脚的位 置；根据所述芯片管脚的位置对芯片进行封装。优选的，根据所述芯片内核焊盘的位置和所述印刷电路板引脚的位置，确定芯片 管脚的位置包括步骤根据芯片管脚的类型和其对应的同类型的印刷电路板引脚的分布区域，确定同类 型芯片管脚的分布区域；根据部分芯片管脚的类型和同类型印刷电路板引脚的位置，确定该芯片管脚在其
4所在分布区域内的位置，根据其余芯片管脚的类型和同类型芯片内核焊盘的位置，确定该 芯片管脚在其所在分布区域内的位置。优选的，根据芯片管脚的类型和其对应的同类型的印刷电路板引脚的分布区域， 确定同类型芯片管脚的分布区域具体包括根据同类型的芯片管脚与印刷电路板引脚距离 最近为原则，确定芯片管脚的分布区域。优选的，根据部分芯片管脚的类型和同类型印刷电路板引脚的位置，确定该芯片 管脚在其所在分布区域内的位置，根据其余芯片管脚的类型和同类型芯片内核焊盘的位 置，确定该芯片管脚在其所在分布区域内的位置，具体为根据芯片内核焊盘和芯片管脚之 间的同层引线不交叉，及印刷电路板引脚和芯片管脚之间的同层引线不交叉为原则，确定 芯片管脚在其所在分布区域内的位置。优选的，所述芯片管脚和印刷电路板引脚类型包括存储器件信号类型、PCIE类 型和通用IO类型。优选的，存储器件信号类型包括数据信号类型和地址信号类型；通用IO类型包 括维护器件信号类型、时钟信号类型和以太网芯片信号类型。一种芯片封装方法，包括步骤提供芯片内核，确定适用于该芯片内核的印刷电路板引脚的位置；根据所述印刷电路板引脚的位置，确定芯片管脚的位置；根据所述芯片管脚的位置对芯片进行封装。优选的，根据所述印刷电路板引脚的位置，确定芯片管脚的位置包括步骤根据芯片管脚的类型和其对应的同类型的印刷电路板引脚的分布区域，确定同类 型芯片管脚的分布区域；根据芯片管脚的类型和同类型印刷电路板引脚的位置，确定该芯片管脚在其所在 分布区域内的位置。优选的，根据芯片管脚的类型和其对应的同类型的印刷电路板引脚的分布区域， 确定同类型芯片管脚的分布区域具体包括根据同类型的芯片管脚与印刷电路板引脚距离 最近为原则，确定芯片管脚的分布区域。优选的，根据芯片管脚的类型和同类型印刷电路板引脚的位置，确定该芯片管脚 在其所在分布区域内的位置，具体为根据印刷电路板引脚和芯片管脚之间的同层引线不 交叉为原则，确定芯片管脚在其所在分布区域内的位置。与现有技术相比，本发明主要具有以下优点本发明通过根据所述芯片内核焊盘的位置和所述印刷电路板引脚的位置，确定芯 片管脚的位置，从而避免了仅仅根据芯片内核焊盘进行管脚分配，从而给芯片应用到系统 带来的困难，因为有一部分管脚是根据印刷电路板引脚的位置确定的，因此使得在芯片应 用到系统时可以实现简便的实现不交叉，引线最短等优化方案，因此给芯片的应用带来了 便捷，也提高了芯片应用系统的可靠性。
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目 的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。图1为本发明第一实施例的芯片封装方法流程图；图2为本发明第一实施例的芯片封装方法示意图。图3为通用IO类型管脚所在区域内的电源管脚和接地管脚位置分配示意；图4为芯片通用IO类型管脚和印刷板电路通用IO类型引脚的连接示意图。
具体实施例方式为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明 的具体实施方式
做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发 明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不 违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表 示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应 限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。图1为本发明第一实施例的芯片封装方法流程图，图2为本发明第一实施例的芯 片封装方法示意图。参考图1所示，本发明的芯片封装方法包括步骤S10:提供芯片内核，确定芯片内核焊盘的位置，确定适用于该芯片内核的印刷电 路板引脚的位置。参考图2所示，提供芯片内核110，该内核包括实现芯片功能的功能模块，在内核 表面具有焊盘112，该焊盘112为所述功能模块的输入输出接口，例如数据信号接口、控制 信号接口、电源信号接口及时钟信号接口等。图2中的焊盘为示意性说明。在芯片设计完成后，芯片内核的功能模块及焊盘112位置即被确定。在芯片内核 制造完成后，需要对内核110进行封装，在封装好的芯片表面具有管脚，这些管脚与芯片内 核焊盘112对应相连。在芯片封装完成后，用户可以根据芯片的功能将芯片应用到系统中，例如在印刷 电路板上具有引脚，所述芯片安装在印刷电路板上之后可以通过芯片管脚和对应的印刷电 路板引脚的焊接，使芯片和印刷电路板相连，然后还可以将其它的芯片或者设备电性连接 在印刷电路板上，给印刷电路板加电信号，则可以实现特定功能。在传统技术中，通常在芯 片制造和封装过程仅仅根据芯片内核焊盘和芯片管脚之间的连接关系，来对管脚位置进行 分配，而没有考虑印刷电路板上的引脚位置。然而，系统中的印刷电路板的布局需要综合考 虑组装、冷却、供电、逻辑连接等因素，这些因素多少都会对芯片管脚的分配有影响，其中逻 辑连接的影响最大。因此在本发明中，忽略其它因素的影响，仅仅考虑逻辑连接的因素。在本发明中，该步骤则在芯片封装前预先确定适用于该芯片内核的印刷电路板 120，及印刷电路板120上的引脚的位置。S20:根据所述芯片内核焊盘的位置和所述印刷电路板引脚的位置，确定芯片管脚 的位置。具体的，可以包括下面步骤继续参考图2，根据芯片管脚的类型和其对应的同类型的印刷电路板引脚的分布区域，确定同类型芯片管脚的分布区域，其中具体的根据同类型的芯片管脚与印刷电路板 引脚距离最近为原则，确定芯片管脚的分布区域。例如在本实施例中，所述芯片管脚类型包括存储器件信号类型管脚125、PCIE类 型管脚170和通用IO类型管脚150。其中存储器件信号类型包括数据信号类型和地址信 号类型；通用IO类型包括维护器件信号类型、时钟信号类型和以太网芯片信号类型。所述印刷电路板引脚类型包括存储器件信号类型引脚140、PCIE类型引脚180和 通用IO类型引脚160。其中存储器件信号类型包括数据信号类型和地址信号类型；通用 IO类型包括维护器件信号类型、时钟信号类型和以太网芯片信号类型。例如在图2中，将芯片的数据信号管脚130和地址信号管脚135分配在靠近印刷 电路板的存储器件信号类型引脚140的分布区域。将芯片的通用IO类型管脚150包括维 护器件信号类型、时钟信号类型和以太网芯片信号类型管脚分配在靠近印刷电路板的通用 IO类型引脚160的分布区域。将芯片的PCIE管脚170分配在靠近印刷电路板的PCIE类型 引脚180的分布区域。图2中的箭头代表从印刷电路板引脚定位芯片管脚的方向。通常每个芯片管脚周围通常都分布有电源管脚和接地管脚，因此在确定芯片管脚 的分布区域后，在每种类型芯片管脚所在区域内分配电源管脚和接地管脚的位置。如图3 所示，为了更清楚的说明，在图3中仅示出了通用IO类型管脚所在区域内的电源管脚和接 地管脚位置分配示意，如图3所示，通常保证在芯片管脚172周围分布有电源管脚174和接 地管脚176，例如电源管脚174和接地管脚176均勻分布在芯片管脚周围。在确定了电源 管脚和接地管脚的位置后，空出来的位置变为芯片管脚172的分布位置。需要说明的是图 3仅为管脚的分配示意，本发明不限于图3所示的情况。S22:根据部分芯片管脚的类型和同类型印刷电路板引脚的位置，确定该芯片管脚 在其所在分布区域内的位置，根据其余芯片管脚的类型和同类型芯片内核焊盘的位置，确 定该芯片管脚在其所在分布区域内的位置。具体的，根据芯片内核焊盘112和芯片管脚之间的同层引线不交叉，及印刷电路 板引脚和芯片管脚之间的同层引线不交叉为原则，确定芯片管脚在其所在分布区域内的位置。传统技术中，通常在芯片制造和封装过程仅仅根据芯片内核焊盘和芯片管脚之间 的连接关系，来对管脚位置进行分配，而没有考虑印刷电路板上的引脚位置，这样势必造成 在将芯片管脚与印刷电路板引脚连接的时候造成引线过长或者引线交叉。在本发明中，根 据部分芯片管脚的类型和同类型印刷电路板引脚的位置，确定该芯片管脚在其所在分布区 域内的位置。具体，首先根据通用IO类型印刷电路板引脚160的位置，确定通用IO类型芯片管 脚150，在其所位于的区域内的位置；例如可以按照单一的方向，确定通用IO类型印刷电路 板引脚160所一一对应的芯片管脚150，如图4(为了清楚的说明，在图4中仅给出了芯片通 用IO类型管脚150和印刷板电路通用IO类型引脚160的连接示意)按照从右至左的顺序
确定通用IO类型印刷电路板引脚160a、160b、160c......所对应的芯片管脚172aU72b,
172c.......所述印刷电路板引脚和芯片管脚的对应关系为本领域技术人员所熟知的，因
此不再赘述。这样就可以完成一部分芯片管脚的定位，例如优选的，将通用IO类型的芯片 管脚的位置按照上述方法确定。在确定芯片管脚时，为了使得印刷电路板引脚和芯片管脚之间的同层引线不交叉，并且引线最短，可以将芯片管脚分为多层布置。如图4中的芯片管 脚为2层设计，其中实线箭头指出的在同一层，虚线箭头指出的在同一层。同一层的引线之 间没有交叉。然后，根据其余类型的芯片管脚，例如存储器件信号类型和PCIE类型，找到其对 应的存储器件信号类型、PCIE类型芯片内核焊盘的位置。然后再确定该芯片管脚在其所在 分布区域内的位置，按照从左至右的确定存储器件信号类型印刷电路板引脚所对应的芯片 管脚。所述芯片内核焊盘和芯片管脚的对应关系为本领域技术人员所熟知的，因此不再赘 述。这样就可以完成了剩余的芯片管脚的定位，例如优选的，将PCIE类型和存储器件信号 类型芯片管脚的位置按照上述方法确定。在确定芯片管脚时，为了使得芯片内核焊盘和芯 片管脚之间的同层引线不交叉，不且引线最短，可以将芯片管脚分为多层布置。在另一实施例中，也可以将根据部分芯片管脚的类型和同类型印刷电路板引脚 的位置，确定该芯片管脚在其所在分布区域内的位置的步骤，和根据其余芯片管脚的类型 和同类型芯片内核焊盘的位置，确定该芯片管脚在其所在分布区域内的位置的步骤顺序互 换。在另一实施例中，也可以所有的芯片管脚都利用根据芯片管脚的类型和同类型印 刷电路板引脚的位置，确定该芯片管脚在其所在分布区域内的位置。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任 何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方 法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实 施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做 的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.一种芯片封装方法，其特征在于，包括步骤提供芯片内核，确定芯片内核焊盘的位置，确定适用于该芯片内核的印刷电路板引脚 的位置；根据所述芯片内核焊盘的位置和所述印刷电路板引脚的位置，确定芯片管脚的位置；根据所述芯片管脚的位置对芯片进行封装。
2.根据权利要求1所述的芯片封装方法，其特征在于，根据所述芯片内核焊盘的位置 和所述印刷电路板引脚的位置，确定芯片管脚的位置包括步骤根据芯片管脚的类型和其对应的同类型的印刷电路板引脚的分布区域，确定同类型芯 片管脚的分布区域；根据部分芯片管脚的类型和同类型印刷电路板引脚的位置，确定该芯片管脚在其所在 分布区域内的位置，根据其余芯片管脚的类型和同类型芯片内核焊盘的位置，确定该芯片 管脚在其所在分布区域内的位置。
3.根据权利要求2所述的芯片封装方法，其特征在于，根据芯片管脚的类型和其对应的同类型的印刷电路板引脚的分布区域，确定同类型芯 片管脚的分布区域具体包括根据同类型的芯片管脚与印刷电路板引脚距离最近为原则， 确定芯片管脚的分布区域。
4.根据权利要求2所述的芯片封装方法，其特征在于，根据部分芯片管脚的类型和同 类型印刷电路板引脚的位置，确定该芯片管脚在其所在分布区域内的位置，根据其余芯片 管脚的类型和同类型芯片内核焊盘的位置，确定该芯片管脚在其所在分布区域内的位置， 具体为根据芯片内核焊盘和芯片管脚之间的同层引线不交叉，及印刷电路板引脚和芯片 管脚之间的同层引线不交叉为原则，确定芯片管脚在其所在分布区域内的位置。
5.根据权利要求3或4所述的芯片封装方法，其特征在于，所述芯片管脚和印刷电路板引脚类型包括存储器件信号类型、PCIE类型和通用IO类型。
6.根据权利要求5所述的芯片封装方法，其特征在于，存储器件信号类型包括数据信号类型和地址信号类型；通用IO类型包括维护器件 信号类型、时钟信号类型和以太网芯片信号类型。
7.—种芯片封装方法，其特征在于，包括步骤提供芯片内核，确定适用于该芯片内核的印刷电路板引脚的位置；根据所述印刷电路板引脚的位置，确定芯片管脚的位置；根据所述芯片管脚的位置对芯片进行封装。
8.根据权利要求7所述的芯片封装方法，其特征在于，根据所述印刷电路板引脚的位置，确定芯片管脚的位置包括步骤根据芯片管脚的类型和其对应的同类型的印刷电路板引脚的分布区域，确定同类型芯 片管脚的分布区域；根据芯片管脚的类型和同类型印刷电路板引脚的位置，确定该芯片管脚在其所在分布 区域内的位置。
9.根据权利要求7所述的芯片管脚的排列方法，其特征在于，根据芯片管脚的类型和其对应的同类型的印刷电路板引脚的分布区域，确定同类型芯片管脚的分布区域具体包括根据同类型的芯片管脚与印刷电路板引脚距离最近为原则， 确定芯片管脚的分布区域。
10.根据权利要求8所述的芯片管脚的排列方法，其特征在于， 根据芯片管脚的类型和同类型印刷电路板引脚的位置，确定该芯片管脚在其所在分布 区域内的位置，具体为根据印刷电路板引脚和芯片管脚之间的同层引线不交叉为原则，确 定芯片管脚在其所在分布区域内的位置。
全文摘要
本发明提供了一种芯片封装方法，包括步骤提供芯片内核，确定芯片内核焊盘的位置，确定适用于该芯片内核的印刷电路板引脚的位置；根据所述芯片内核焊盘的位置和所述印刷电路板引脚的位置，确定芯片管脚的位置；根据所述芯片管脚的位置对芯片进行封装。本发明降低了芯片使用时系统设计的难度。
文档编号H01L21/50GK102104008SQ20091020148
公开日2011年6月22日 申请日期2009年12月16日 优先权日2009年12月16日
发明者李亮, 王彦辉, 王玲秋, 胡晋, 金利峰, 高剑刚, 黄永勤 申请人:无锡江南计算技术研究所