专利名称：功率金氧半导体场效晶体管的制造方法
技术领域：
本发明涉及一种半导体元件的制造方法，且特别涉及一种功率金氧半导体场效晶 体管(power metal-oxide-semiconductor field effect transistor ；power M0SFET)的 制造方法。
背景技术：
功率金氧半导体场效晶体管被广泛地应用在切换(power switch)元件上，例如是 电源供应器、整流器或低压马达控制器等等。一般而言，功率金氧半导体场效晶体管多采取 垂直结构的设计，以提升元件密度。其利用晶片的背面作为漏极，而在晶片的正面制作多个 晶体管的源极以及栅极。由于多个晶体管的漏极是并联在一起的，因此其所耐受的电流大 小可以相当大。随着功率金氧半导体场效晶体管的集成度的日益提升，功率金氧半导体场效晶 体管的尺寸也随之缩小。因此，功率金氧半导体场效晶体管的接触洞对沟渠的对准偏差 (misalignment)容易产生，进而影响元件的性能。举例来说，接触洞对沟渠的对准偏差会影 响通道开启电阻(Ron)及临界电压(Vth)的变异，进而限制单元间的间距(cell pitch)的缩小。此外，功率金氧半导体场效晶体管的工作损失可分成切换损失(switching loss) 及导通损失(conducting loss)两大类，其中，因输入电容Ciss所造成的切换损失会因操作 频率的提高而增加。输入电容Ciss包括栅极对源极的电容Cgs以及栅极对漏极的电容Cgd。 因此，如何降低栅极对漏极的电容Cgd以有效地降低切换损失，已成为业者亟为重视的议题之一。
发明内容
有鉴于此，本发明提出一种功率金氧半导体场效晶体管的制造方法，其利用削减 制程及自对准制程，可以避免功率金氧半导体场效晶体管的接触洞对沟渠的对准偏差，并 制作出具有低的栅极对漏极的电容Cgd的功率金氧半导体场效晶体管。本发明提出一种功率金氧半导体场效晶体管的制造方法。首先，在具有第一导电 型的基底上形成具有第一导电型的磊晶层。然后，在磊晶层中形成具有第二导电型的主体 层。接着，在基底上形成多数个罩幕图案。之后，在罩幕图案之间的主体层及部分磊晶层中 形成多数个沟渠。然后，在沟渠的表面形成第一氧化物层。然后，在沟渠中形成第一导体层。 接着，对罩幕图案进行削减制程，以缩小各罩幕图案的线宽。之后，以经削减的罩幕图案为 罩幕，在各沟渠的两侧的主体层中形成具有第一导电型的二源极区。然后，在第一导体层上 及经削减的罩幕图案之间形成多数个介电图案。然后，移除经削减的罩幕图案。在本发明的一实施例中，在形成第一氧化物层的步骤之后以及形成第一导体层的 步骤之前，上述方法还包括在沟渠的底部及罩幕图案的顶部形成第二氧化物层。在本发明的一实施例中，上述第二氧化物层的材料包括介电常数低于4的氧化物。在本发明的一实施例中，形成上述第二氧化物层的步骤描述如下。首先，在基底上 依序形成罩幕层及氧化物材料层。然后，以罩幕层为阻挡层，移除位于沟渠及罩幕图案的侧 壁上的氧化物材料层。接着，移除未被第二氧化物层覆盖的罩幕层。此外，罩幕层的材料包 括氮化硅。在本发明的一实施例中，在沟渠中形成第一导体层的步骤描述如下。首先，在基底 上形成导体材料层以填入沟渠中。然后，对导体材料层进行全面蚀刻制程，以移除部分导体 材料层。此外，全面蚀刻制程包括干蚀刻制程。在本发明的一实施例中，上述第一导体层的表面不高于主体层的表面。在本发明的一实施例中，在移除经削减的罩幕图案的步骤之后，上述方法还包括 在基底上形成第二导体层，且第二导体层与源极区电性连接。此外，第二导体层的材料包括
ρ O在本发明的一实施例中，在移除经削减的罩幕图案的步骤之后以及形成第二导体 层的步骤之前，上述方法还包括以介电图案为罩幕，在主体层中形成具有第二导电型的多 数个掺杂区，且第二导体层与掺杂区电性连接。在本发明的一实施例中，上述削减制程包括湿蚀刻制程。在本发明的一实施例中，形成上述介电图案的步骤描述如下。首先，在基底上形成 介电层以覆盖罩幕图案。然后，移除部分介电层，直到曝露出罩幕图案的表面。此外，移除 部分介电层的步骤包括进行回蚀刻法或化学机械研磨制程。在本发明的一实施例中，上述罩幕图案的材料包括氮化硅。在本发明的一实施例中，上述罩幕图案包括单一层或多层的堆迭结构。在本发明的一实施例中，上述第一导体层的材料包括掺杂多晶硅。在本发明的一实施例中，在形成磊晶层的步骤之后以及形成主体层的步骤之前， 上述方法还包括在基底上形成垫氧化物层。在本发明的一实施例中，形成上述第一氧化物层的步骤包括进行热氧化制程。
在本发明的一实施例中，上述第一导电型为N型，第二导电型为P型；或第一导电 型为P型，第二导电型为N型。基在上述，本发明的方法利用削减制程及自对准制程而经由形成沟渠的罩幕图案 来形成功率金氧半导体场效晶体管的接触窗，因此接触窗与沟渠之间不会发生对准偏差。 所以，可以大幅缩小单元间的间距，提高元件的集成度。此外，本发明的方法相当简单，不需增加额外的光罩，利用自对准制程即可完成源 极区、掺杂区及接触窗的制作，大幅节省成本，提升竞争力。另外，本发明的栅氧化物层(即 第一氧化物层)为经由热氧化法一次形成，所以不会有通常的栅氧化物层具有不连续的接 面而降低元件性能的情形发生。再者，本发明在沟渠的底部形成的底氧化物层(即第二氧 化物层)的材料为介电常数低于4的氧化物，因此可以降低栅极对漏极的电容Cgd，有效地 减少切换损失。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式 作详细说明如下。
图IA至IH为本发明一实施例所示的一种功率金氧半导体场效晶体管的制造方法 的剖面示意图。附图标记说明100 功率金氧半导体场效晶体管；102 基底；104 磊晶层；105 垫氧化物层；105a:垫氧化物图案；106 主体层；108、116:罩幕层；108a:罩幕图案；110:图案化光阻层；112:沟渠;114、120 氧化物层；118:氧化物材料层；121 导体材料层；122、130:导体层；124:源极区；125:介电层；126:介电图案；127 接触洞；128 掺杂区；W1、W2:线宽。
具体实施例方式图IA至IH为本发明一实施例所示的一种功率金氧半导体场效晶体管的制造方法 的剖面示意图。首先，请参照图1A，在作为漏极的具有第一导电型的基底102上形成具有第一导 电型的磊晶层104。基底102例如是具有N型重掺杂的硅基底。磊晶层104例如是具有N 型轻掺杂的磊晶层，且其形成方法包括进行选择性磊晶生长(selective epitaxy growth ； SEG)制程。接着，在磊晶层104中形成具有第二导电型的主体层106。主体层106例如是 P型主体层，且其形成方法包括进行离子植入制程与后续的驱入(drive-in)制程。在一实 施例中，在形成磊晶层104的步骤之后以及形成主体层106的步骤之前，也可以选择性地在 基底102上形成垫氧化物层105。垫氧化物层105可以避免进行离子植入制程以形成主体 层106时造成的穿隧效应(tunneling effect)。垫氧化物层105的材料例如是氧化硅，且 其形成方法例如是进行热氧化制程。然后，在基底102上依序形成罩幕层108及图案化光阻层110。罩幕层108的材料 包括氮化硅，且其形成方法包括进行化学气相沉积(CVD)制程。在一实施例中，罩幕层108例如是厚度约5000 6000埃的单一氮化硅层，如图IA所示。在另一实施例中(未示出)， 依制程需要，罩幕层108也可以为多层结构，例如包括底氮化硅层及顶氧化硅层的双层结 构。之后，请参照图1B，以图案化光阻层110为罩幕，对罩幕层108及垫氧化物层105 依序进行图案化，以在基底102上形成垫氧化物图案10 及罩幕图案108a。然后，移除图 案化光阻层110。接下来，以罩幕图案108a为罩幕，进行干蚀刻制程，以在罩幕图案108a之 间的主体层106及部分磊晶层104中形成多数个沟渠112。在一实施例中，在形成沟渠112 的步骤之后，也可以选择性地对沟渠112表面进行等向性蚀刻制程，以移除沟渠112的表面 损伤。然后，也可以选择性地在基底102上形成牺牲氧化物层(未绘示)再移除之，以修补 沟渠112的表面晶格破坏。特别要注意的是，当上述的罩幕层108为包括底氮化硅层及顶 氧化硅层的双层结构时，在移除牺牲氧化物层的步骤中，也会将顶氧化硅层一并移除之。接着，请参照图1C，在沟渠112的表面形成氧化物层114。氧化物层114的材料例 如是氧化硅，且其形成方法例如是进行热氧化制程。氧化物层114的厚度例如是约100 1000埃。在一实施例中，氧化物层114的厚度例如是约500埃。然后，在基底102上依序 形成罩幕层116及氧化物材料层118。形成罩幕层116及氧化物材料层118的方法包括进 行化学气相沉积制程。罩幕层116例如是厚度约200埃的氮化硅层。氧化物材料层118的 材料包括介电常数低于4的氧化物。氧化物材料层118例如是厚度约4000埃的氧化硅层。 然而，由于化学气相沉积制程的限制，氧化物材料层118在罩幕图案108a的顶部及沟渠112 的底部的厚度通常大于氧化物材料层118在沟渠112及罩幕图案108a的侧壁的厚度。在 一实施例中，氧化物材料层118在罩幕图案108a的顶部及沟渠112的底部的厚度约为4000 埃，但其在沟渠112及罩幕图案108a的侧壁的厚度约为2000埃。之后，请参照图1D，以罩幕层116为阻挡层(stop layer)，进行全面蚀刻(blanket etching)制程，以移除位于沟渠112及罩幕图案108a的侧壁上的氧化物材料层118，并留 下位于罩幕图案108a的顶部及沟渠112的底部的氧化物层120。在一实施例中，氧化物层 120的厚度约为2000埃。全面蚀刻制程例如是湿蚀刻制程，其使用的蚀刻液例如为蚀刻氧 化缓冲液(buffer oxide etchant, B0E)或稀释的氢氟酸(diluted hydrofluoric acid, DHF)。然后，移除未被氧化物层120覆盖的罩幕层116。移除未被氧化物层120覆盖的罩 幕层116的方法例如是进行湿蚀刻制程，其使用的蚀刻液例如为磷酸(phosphoric acid, H3PO4)。特别要说明的是，在沟渠112的底部形成氧化物层120的目的是为了降低栅极对漏 极的电容Cgd，以有效地减少切换损失。在不考虑栅极对漏极的电容Cgd的情况下，也可以不 形成沟渠112的底部的氧化物层120。也就是说，可以省略下列步骤形成罩幕层116及氧 化物材料层118的步骤、移除部分氧化物材料层118以形成氧化物层120的步骤、以及移除 未被氧化物层120覆盖的罩幕层116的步骤。然后，请参照图1E，在各沟渠112中形成导体层122。形成导体层122的步骤包括 在基底102上形成导体材料层121(如图ID所示)以填入沟渠112中。导体材料层121的 材料例如是掺杂多晶硅。接着，对导体材料层121进行全面蚀刻制程，以移除部分导体材料 层121。在一实施例中，全面蚀刻制程例如是以氧化物层120为阻挡层的干蚀刻制程，如图 IE所示。在另一实施例中，当未形成上述的氧化物层120时，全面蚀刻制程例如是利用时间 模式(time mode)来决定蚀刻终点的干蚀刻制程。在一实施例中，在形成导体层122的步骤之后，也可以选择性地对导体层122进行热氧化制程，以提高导体层122的耐电压程度。 此外，导体层122的表面不高于主体层106的表面，也就是说，导体层122的表面实质上等 于或低于主体层106的表面。之后，移除罩幕图案108a上的氧化物层120。然后，请参照图1F，对罩幕图案108a进行削减制程，以缩小各罩幕图案108a的线 宽。罩幕图案108a由线宽Wl (如图IE所示)缩小为线宽W2(如图IF所示)。削减制程例 如为湿蚀刻制程，其使用的蚀刻液例如为磷酸。在一实施例中，由于罩幕图案108a与罩幕 层116的材料均为氮化硅，因此在削减罩幕图案108a的步骤中，也会同时移除位于罩幕图 案108a上的罩幕层116。然后，以经削减的罩幕图案108a为罩幕，在各沟渠112的两侧的主 体层106中形成具有第一导电型的二源极区124。源极区IM例如是具有N型重掺杂的掺 杂区。N型杂质例如是磷或是砷。形成源极区124的步骤包括进行离子植入制程与后续的 驱入制程，因此形成的部分源极区IM会延伸到罩幕图案108a的下方。形成源极区124的 离子植入制程是以经削减的罩幕图案108a为罩幕，因此为一种自对准制程(self-aligned process)。接着，请参照图1G，在导体层122上及经削减的罩幕图案108a之间形成多数个介 电图案126。形成介电图案126的步骤包括在基底102上形成介电层125(如图IF所示) 以覆盖经削减的罩幕图案108a。介电层125的材料例如是氧化硅、硼磷硅玻璃(BPSG)、磷 硅玻璃(PSG)、氟硅玻璃(FSG)或未掺杂的硅玻璃(USG)，且其形成方法包括进行化学气相 沉积制程。然后，移除部分介电层125，直到曝露出经削减的罩幕图案108a的表面。移除部 分介电层125的方法包括进行回蚀刻法或化学机械研磨(CMP)制程。特别要注意的是，在 此步骤中，介电图案126与罩幕图案108a实质上为互补图案。之后，请参照图1H，移除经削减的罩幕图案108a。然后，移除垫氧化物图案105a， 以形成介电图案126之间的接触洞127。移除垫氧化物图案10 的方法例如是湿蚀刻制 程，其使用的蚀刻液例如为蚀刻氧化缓冲液(BOE)或稀释的氢氟酸(DHF)。在一实施例中， 在移除垫氧化物图案10 的步骤中，也会同时移除部分的介电图案126。接下来，以介电 图案126为罩幕，在主体层106中形成具有第二导电型的多数个掺杂区128。形成掺杂区 128的目的是为了降低后续形成的接触窗与主体层106之间的电阻。掺杂区1 例如是具 有P型重掺杂的掺杂区。P型杂质例如是硼。形成掺杂区128的离子植入制程是以介电图 案1 为罩幕，因此为一种自对准制程。接着，在基底102上形成导体层130，导体层130与 源极区1 及掺杂区128电性连接。导体层130的材料例如是铝，且其形成方法包括进行 化学气相沉积制程。至此，完成本发明的功率金氧半导体场效晶体管100的制造。在以上的实施例中，是以第一导电型为N型，第二导电型为P型为例来说明的，但 本发明并不以此为限。本领域技术人员应了解，第一导电型也可以为P型，而第二导电型为 N型。综上所述，本发明的功率金氧半导体场效晶体管100的形成方法包括对形成沟渠 112的罩幕图案108a进行削减制程以缩小其线宽。然后，以罩幕图案108a为罩幕，在沟渠 112两侧的主体层106中形成源极区124。接着，形成经削减的罩幕图案108a的补偿图案 (即介电图案126)。之后，移除经削减的罩幕图案108a以形成接触洞127，使得后续形成的 导体层130与源极区124电性连接。也就是说，本发明的方法藉由削减制程及自对准制程而形成功率金氧半导体场效晶体管100的接触窗，因此接触窗与沟渠112之间不会发生对准偏差。所以，可以最小化单 元间的间距。换言之，沟渠到沟渠的距离可以缩小至微影机台的极限(即微影解析度)，然 后再利用削减制程及自对准制程而通过形成沟渠的罩幕图案108a来形成接触窗，所以可 以大幅缩小单元间的间距，提高元件的集成度。此外，本发明的制造方法相当简单，不需增加额外的光罩，利用自对准制程即可完 成源极区124、掺杂区1 及接触窗的制作，大幅节省成本，提升竞争力。另外，本发明的栅氧化物层(即氧化物层114)为通过热氧化制程一次形成，所以 不会有通常的栅氧化物层具有不连续的接面而降低元件性能的情形发生。再者，本发明在沟渠112的底部形成的底氧化物层(即氧化物层120)的材料为介 电常数低于4的氧化物，因此可以降低栅极对漏极的电容Cgd，有效地减少切换损失。虽然本发明已以实施例揭露如上，但其并非用以限定本发明，任何所属技术领域 中具有通常知识者，在不脱离本发明的精神和范围内，当可作稍微的更动与润饰，所以本发 明的保护范围当视权利要求所界定的内容为准。最后应说明的是以上实施例仅用以说明本发明的技术方案，而非对其限制；尽 管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解其依然 可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替 换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精 神和范围。
权利要求
1.一种功率金氧半导体场效晶体管的制造方法，包括在具有一第一导电型的一基底上形成具有所述第一导电型的一磊晶层； 在所述磊晶层中形成具有一第二导电型的一主体层； 在所述基底上形成多数个罩幕图案；在所述罩幕图案之间的所述主体层及部分所述磊晶层中形成多数个沟渠； 在所述沟渠的表面形成一第一氧化物层； 在所述沟渠中形成一第一导体层；对所述罩幕图案进行一削减制程，以缩小各所述罩幕图案的线宽； 以经削减的所述罩幕图案为罩幕，在各所述沟渠的两侧的所述主体层中形成具有所述 第一导电型的二源极区；在所述第一导体层上及经削减的所述罩幕图案之间形成多数个介电图案；以及 移除经削减的所述罩幕图案。
2.根据权利要求1所述的功率金氧半导体场效晶体管的制造方法，在形成所述第一氧 化物层的步骤之后以及形成所述第一导体层的步骤之前，还包括在所述沟渠的底部及所述 罩幕图案的顶部形成一第二氧化物层。
3.根据权利要求2所述的功率金氧半导体场效晶体管的制造方法，其中所述第二氧化 物层的材料包括介电常数低于4的氧化物。
4.根据权利要求2所述的功率金氧半导体场效晶体管的制造方法，其中形成所述第二 氧化物层的步骤包括在所述基底上依序形成一罩幕层及一氧化物材料层；以所述罩幕层为阻挡层，移除位于所述沟渠及所述罩幕图案的侧壁上的所述氧化物材 料层；以及移除未被所述第二氧化物层覆盖的所述罩幕层。
5.根据权利要求4所述的功率金氧半导体场效晶体管的制造方法，其中所述罩幕层的 材料包括氮化硅。
6.根据权利要求1所述的功率金氧半导体场效晶体管的制造方法，其中在所述沟渠中 形成所述第一导体层的步骤包括在所述基底上形成一导体材料层以填入所述沟渠中；以及 对所述导体材料层进行一全面蚀刻制程，以移除部分所述导体材料层。
7.根据权利要求6所述的功率金氧半导体场效晶体管的制造方法，其中所述全面蚀刻 制程包括干蚀刻制程。
8.根据权利要求1所述的功率金氧半导体场效晶体管的制造方法，其中所述第一导体 层的表面不高于所述主体层的表面。
9.根据权利要求1所述的功率金氧半导体场效晶体管的制造方法，在移除经削减的所 述罩幕图案的步骤之后，还包括在所述基底上形成一第二导体层，且所述第二导体层与所 述源极区电性连接。
10.根据权利要求9所述的功率金氧半导体场效晶体管的制造方法，其中所述第二导 体层的材料包括铝。
11.根据权利要求9所述的功率金氧半导体场效晶体管的制造方法，在移除经削减的所述罩幕图案的步骤之后以及形成所述第二导体层的步骤之前，还包括以所述介电图案为 罩幕，在所述主体层中形成具有所述第二导电型的多数个掺杂区，且所述第二导体层与所 述掺杂区电性连接。
12.根据权利要求1所述的功率金氧半导体场效晶体管的制造方法，其中所述削减制 程包括湿蚀刻制程。
13.根据权利要求1所述的功率金氧半导体场效晶体管的制造方法，其中形成所述介 电图案的步骤包括在所述基底上形成一介电层以覆盖所述罩幕图案；以及移除部分所述介电层，直到曝露出所述罩幕图案的表面。
14.根据权利要求13所述的功率金氧半导体场效晶体管的制造方法，其中移除部分所 述介电层的步骤包括进行回蚀刻法或化学机械研磨制程。
15.根据权利要求1所述的功率金氧半导体场效晶体管的制造方法，其中所述罩幕图 案的材料包括氮化硅。
16.根据权利要求1所述的功率金氧半导体场效晶体管的制造方法，其中各所述罩幕 图案包括单一层或多层的堆迭结构。
17.根据权利要求1所述的功率金氧半导体场效晶体管的制造方法，其中所述第一导 体层的材料包括掺杂多晶硅。
18.根据权利要求1所述的功率金氧半导体场效晶体管的制造方法，在形成所述磊晶 层的步骤之后以及形成所述主体层的步骤之前，还包括在所述基底上形成垫氧化物层。
19.根据权利要求1所述的功率金氧半导体场效晶体管的制造方法，其中形成所述第 一氧化物层的步骤包括进行热氧化制程。
20.根据权利要求1所述的功率金氧半导体场效晶体管的制造方法，其中所述第一导 电型为N型，所述第二导电型为P型；或所述第一导电型为P型，所述第二导电型为N型。
全文摘要
本发明提供一种功率金氧半导体场效晶体管的制造方法。在具有第一导电型的基底上形成具有第一导电型的磊晶层。在磊晶层中形成具有第二导电型的主体层。在基底上形成多数个罩幕图案。在罩幕图案之间的主体层及磊晶层中形成多数个沟渠。在沟渠的表面形成氧化物层。在沟渠中形成导体层。对罩幕图案进行削减制程，以缩小各罩幕图案的线宽。以经削减的罩幕图案为罩幕，在各沟渠的两侧的主体层中形成具有第一导电型的二源极区。在导体层上及经削减的罩幕图案之间形成多数个介电图案。移除经削减的罩幕图案。
文档编号H01L21/336GK102082125SQ20091024651
公开日2011年6月1日 申请日期2009年11月30日 优先权日2009年11月30日
发明者吴嘉连, 张翊麒 申请人:杰力科技股份有限公司