功率金氧半导体场效晶体管及其制造方法

专利名称：功率金氧半导体场效晶体管及其制造方法
技术领域：
本发明涉及一种半导体元件及其制造方法，且特别涉及一种功率金氧半导体场效 晶体管(power metal-oxide-semiconductor field effect transistor ；powerMOSFET)及 其制造方法。
背景技术：
功率金氧半导体场效晶体管被广泛地应用在切换(power switch)元件上，例如是 电源供应器、整流器或低压马达控制器等等。一般而言，功率金氧半导体场效晶体管多采取 垂直结构的设计，以提升元件密度。其利用芯片的背面作为漏极，而在芯片的正面制作多个 晶体管的源极以及栅极。由于多个晶体管的漏极是并联在一起的，因此其所耐受的电流大 小可以相当大。一般而言，功率金氧半导体场效晶体管包括晶胞区(cell area)、栅极金属区 (gate metal area)及金属场板区(metal field plate area)。栅极金属区是用来传输 栅极的信号，金属场板区是用来提高整个元件的电场，且此两个区域通常可合称为终端区 (terminator) 0随着功率金氧半导体场效晶体管的集成度的日益提升，功率金氧半导体场 效晶体管的尺寸也随之缩小。因此，如何将功率金氧半导体场效晶体管的晶胞区、栅极金属 区及金属场板区有效地整合在一起以缩小其尺寸，已成为业者亟为重视的议题之一。

发明内容
有鉴于此，本发明提出一种功率金氧半导体场效晶体管，可以将功率金氧半导体 场效晶体管的晶胞区、栅极金属区及金属场板区有效地整合在一起。本发明还提出一种功率金氧半导体场效晶体管的制造方法，其利用削减制程及自 对准制程，可以避免功率金氧半导体场效晶体管的接触洞对沟渠的对准偏差，进而缩小晶 胞间的间距(cell pitch)，提高元件的集成度。本发明提出一种功率金氧半导体场效晶体管，包括具有第一导电型的基底、具有 第一导电型的磊晶层、具有一第二导电型的主体层、隔离结构、第一导体层、介电层、具有第 一导电型的至少一源极区、第二导体层及第三导体层。磊晶层配置在基底上。主体层配置 在磊晶层中，其中沟渠配置在主体层及部分磊晶层中。隔离结构配置于沟渠的一侧的基底 上。第一氧化物层配置于沟渠的表面。第一导体层填入沟渠并延伸至部分隔离结构上。介 电层配置于第一导体层及隔离结构上，且具有曝露部分第一导体层的开口。源极区配置于 沟渠的另一侧的主体层中。第二导体层配置于介电层上，且与源极区电性连接，但与第一导 体层通过介电层而电性隔绝。第三导体层配置于介电层上，且经介电层的开口与第一导体 层电性连接，其中第二导体层与第三导体层分开。在本发明的一实施例中，上述第一导体层包括填入沟渠的第一部分以及从第一部 分延伸至部分隔离结构上的第二部分，且介电层覆盖部分第一部分。第一导体层的第一部 分的表面不高于主体层的表面。
在本发明的一实施例中，上述第一导体层包括填入沟渠的第一部分以及从第一部 分延伸至部分隔离结构上的第二部分，且介电层未覆盖第一部分。第一导体层的第一部分 的表面不高于主体层的表面。在本发明的一实施例中，上述主体层与隔离结构为部分重叠或彼此分开。在本发明的一实施例中，上述功率金氧半导体场效晶体管还包括至少配置在沟渠 的底部的第二氧化物层。第二氧化物层的材料包括介电常数低于4的氧化物。此外，第二 氧化物层还配置在隔离结构的上表面与第一导体层之间。在本发明的一实施例中，上述功率金氧半导体场效晶体管还包括配置于第二氧化 物层与第一氧化物层之间以及于第二氧化物层与隔离结构的上表面之间的罩幕层。罩幕层 的材料包括氮化硅。在本发明的一实施例中，上述功率金氧半导体场效晶体管还包括覆盖在隔离结构 上的罩幕图案，且罩幕图案位于罩幕层及隔离结构之间。罩幕图案的材料包括氮化硅。在本发明的一实施例中，上述功率金氧半导体场效晶体管还包括覆盖在隔离结构 上的罩幕图案。罩幕图案的材料包括氮化硅。在本发明的一实施例中，上述功率金氧半导体场效晶体管还包括配置于第二导体 层与主体层之间的具有第二导电型的至少一掺杂区。在本发明的一实施例中，上述功率金氧半导体场效晶体管还包括配置于主体层与 第一导体层之间的垫氧化物层。在本发明的一实施例中，上述隔离结构包括场氧化物结构或浅沟渠隔离结构。在本发明的一实施例中，上述第一导体层的材料包括掺杂多晶硅。在本发明的一实施例中，上述第二导体层及第三导体层的材料包括铝。在本发明的一实施例中，上述第一导电型为N型，第二导电型为P型；或第一导电 型为P型，第二导电型为N型。本发明还提供一种功率金氧半导体场效晶体管的制造方法。首先，在具有第一导 电型的基底上形成具有第一导电型的磊晶层。然后，在基底上形成隔离结构。接着，在隔离 结构的一侧的磊晶层中形成具有第二导电型的主体层。之后，在基底上形成罩幕层，罩幕层 具有位于主体层上的至少一第一罩幕图案、覆盖隔离结构的第二罩幕图案、以及第一罩幕 图案与第二罩幕图案之间的第一开口。然后，以罩幕层为罩幕，在主体层及磊晶层中形成对 应第一开口的沟渠。接下来，在沟渠的表面形成第一氧化物层。然后，在沟渠中填入第一导 体层，且第一导体层延伸至部分隔离结构上。接着，对第一罩幕图案进行削减制程，以缩小 第一罩幕图案的线宽。之后，以经削减的第一罩幕图案为罩幕，在沟渠的一侧的主体层中形 成具有第一导电型的至少一源极区。然后，在基底上形成介电材料层，以覆盖经削减的第一 罩幕图案及第一导体层。接下来，移除部分介电材料层，以形成介电层，其中介电层曝露出 第一罩幕图案的表面以及具有曝露出部分第一导体层的第二开口。然后，移除经削减的第 一罩幕图案。接着，在基底上形成互相分开的第二导体层及第三导体层，其中第二导体层与 源极区电性连接，且第三导体层经介电层的第二开口与第一导体层电性连接。在本发明的一实施例中，上述第一导体层包括填入沟渠的第一部分以及从第一部 分延伸至部分隔离结构上的第二部分，且介电层覆盖部分第一部分。第一导体层的第一部 分的表面不高于主体层的表面。
在本发明的一实施例中，上述第一导体层包括填入沟渠的第一部分以及从第一部 分延伸至部分隔离结构上的第二部分，且介电层未覆盖该第一部分。第一导体层的第一部 分的表面不高于主体层的表面。在本发明的一实施例中，上述主体层与隔离结构为部分重叠或彼此分开。在本发明的一实施例中，在形成第一氧化物层的步骤之后以及形成第一导体层的 步骤之前，上述方法还包括在沟渠的底部及第二罩幕图案与第一导体层之间形成第二氧化 物层。第二氧化物层的材料包括介电常数低于4的氧化物。在本发明的一实施例中，形成上述第二氧化物层的步骤描述如下。首先，在基底上 依序形成罩幕层及氧化物材料层。然后，以罩幕层为阻挡层，移除位于沟渠、第一罩幕图案 及第二罩幕图案的侧壁上的氧化物材料层。接着，移除未被第二氧化物层覆盖的罩幕层。罩 幕层的材料包括氮化硅。在本发明的一实施例中，在形成沟渠的步骤之后以及形成第一氧化物层的步骤之 前，上述方法还包括移除覆盖隔离结构的第二罩幕图案。在本发明的一实施例中，形成上述第一导体层的步骤描述如下。首先，在基底上形 成导体材料层以填入沟渠中及覆盖罩幕层。然后，在导体材料层上形成图案化光阻层。接 着，以图案化光阻层为罩幕，进行蚀刻制程，以移除部分导体材料层。在本发明的一实施例中，在移除经削减的第一罩幕图案的步骤之后以及形成第 二、第三导体层的步骤之前，上述方法还包括以介电层为罩幕，在主体层中形成具有第二导 电型的至少一掺杂区，且第二导体层与掺杂区电性连接。在本发明的一实施例中，上述削减制程包括湿蚀刻制程。在本发明的一实施例中，在形成磊晶层的步骤之后以及形成主体层的步骤之前， 上述方法还包括在基底上形成垫氧化物材料层。在本发明的一实施例中，上述隔离结构包括场氧化物结构或浅沟渠隔离结构。在本发明的一实施例中，上述第一导体层的材料包括掺杂多晶硅。在本发明的一实施例中，上述第二导体层及第三导体层的材料包括铝。在本发明的一实施例中，上述第一导电型为N型，第二导电型为P型；或第一导电 型为P型，第二导电型为N型。基于上述，在本发明的功率金氧半导体场效晶体管中，将同时位于晶胞区及终端 区的沟渠中配置填入沟渠并延伸至部分隔离结构上的导体层，以将晶胞区及终端区有效地 整合在一起，达到缩小元件尺寸的目的。此外，本发明的方法利用削减制程及自对准制程来形成功率金氧半导体场效晶体 管的接触窗，因此接触窗与沟渠之间不会发生对准偏差。所以，可以大幅缩小晶胞间的间 距，提高元件的集成度。此外，本发明的方法相当简单，不需增加额外的光罩，利用自对准制 程即可完成源极区、掺杂区及接触窗的制作，大幅节省成本，提升竞争力。另外，本发明的栅 氧化物层(即第一氧化物层)为经由热氧化法一次形成，所以不会有现有的栅氧化物层具 有不连续的接面而降低元件效能的情形发生。并且，本发明在沟渠的底部形成的底氧化物 层(即第二氧化物层)的材料为介电常数低于4的氧化物，因此可以降低栅极对漏极的电 容Cgd，有效地减少切换损失。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。


图1为本发明一实施例的一种功率金氧半导体场效晶体管的剖面示意图；图2为本发明另一实施例的一种功率金氧半导体场效晶体管的剖面示意图；图3为本发明又一实施例的一种功率金氧半导体场效晶体管的剖面示意图；图4为本发明再一实施例的一种功率金氧半导体场效晶体管的剖面示意图；图5为本发明另一实施例的一种功率金氧半导体场效晶体管的剖面示意图；图6A至6H为本发明一实施例的一种功率金氧半导体场效晶体管的制造方法的剖 面示意图。附图标记说明IOOa IOOd 功率金氧半导体场效晶体管；IOla:晶胞区；IOlb 终端区；102 基底；103:隔离结构；104 磊晶层；105:垫氧化物材料层；105a 垫氧化物层；106 主体层；108 罩幕材料层；107、109 罩幕图案；108a:罩幕层；111、113、133 开口；110、123、131 图案化光阻层;112、114:沟渠;115、120 氧化物层；116:罩幕层;118:氧化物材料层；121 导体材料层；124、126、132、134 导体层；125 第一部分；127 第二部分；128 源极区；129:介电材料层；介电层；130 掺杂区；W1、W2:宽度;W3、W4:线宽。
具体实施例方式图1为本发明一实施例的一种功率金氧半导体场效晶体管的剖面示意图。请参照图1，本发明的功率金氧半导体场效晶体管IOOa包括具有第一导电型的基 底102、具有第一导电型的磊晶层104、具有第二导电型的主体层106、隔离结构103、垫氧化 物层105a、氧化物层115、导体层124、导体层126、介电层U9a、具有第一导电型的至少一源 极区128、具有第二导电型的至少一掺杂区130、导体层132及导体层134。基底102例如是具有N型重掺杂的硅基底。此具有N型重掺杂(N+)的硅基底作为 功率金氧半导体场效晶体管IOOa的漏极。磊晶层104配置在基底102上。磊晶层104例 如是具有N型轻掺杂(N-)的磊晶层。N+表示具有较高浓度的N型杂质者；N-表示具有较 低浓度的N型杂质者。主体层106配置在磊晶层104中。主体层106例如是P型主体层。 此外，沟渠112及沟渠114配置在主体层106及部分磊晶层104中。沟渠114的宽度W2是 沟渠112的宽度Wl的约1 2倍。隔离结构103配置于沟渠114的一侧的基底102上。隔离结构103例如是场氧化 物(field oxide ；FOX)结构或浅沟渠隔离(shallow trench isolation ；STI)结构。隔离 结构103与主体层106可以部分重叠或彼此分开。在此实施例中，是以隔离结构103与主 体层106部分重叠为例来说明的，但本发明并不以此为限。氧化物层115配置在沟渠112 及沟渠114的表面。氧化层115的材料包括氧化硅。氧化物层115的厚度例如是约100 1000埃。在一实施例中，氧化物层115的厚度例如是约500埃。导体层IM填入沟渠112中。导体层1 填入沟渠114并延伸至部分隔离结构103 上。导体层1 及导体层126的材料例如是N型重掺杂的掺杂多晶硅。此外，也可以选择 性地将垫氧化物层10 配置于主体层106与导体层1 之间。垫氧化物层10 的材料包 括氧化硅。介电层129a配置于导体层124、1沈及隔离结构103上，且具有曝露部分导体层 126的开口 133。介电层129a的材料例如是氧化硅、硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、 氟硅玻璃(FSG)或未掺杂的硅玻璃(USG)。特别要说明的是，导体层1 包括填入沟渠114的第一部分125以及从第一部分 125延伸至部分隔离结构103上的第二部分127，且介电层129a覆盖部分第一部分125，如 图1所示。然而，本发明并不以此为限。在另一实施例中，导体层126的第一部分125与第 二部分127于沟渠114上方的边界重叠，也就是说，介电层129a未覆盖第一部分125，如图 2所示。此外，导体层IM及导体层126的第一部分125的表面不高于主体层106的表面， 换言之，导体层1 及导体层126的第一部分125的表面实质上等于或低于主体层106的 表面。源极区128配置于沟渠114的另一侧的主体层106中。在此实施例中，是以四个 源极区128为例来说明的，但本发明并不对源极区128的数目做限制，可以依制程需要，配 置一个或多个源极区在沟渠114的另一侧的主体层106中。在此实施例中，除了一个源极 区1 是位于紧邻沟渠114的主体层106中，其余源极区1 是位于各沟渠112的两侧的主 体层106中。源极区1 例如是具有N型重掺杂的掺杂区。N型杂质例如是磷或是砷。此 外，也可以选择性地将掺杂区130配置于导体层132与主体层106之间，以降低导体层132 与主体层106之间的电阻。掺杂区130例如是具有P型重掺杂的掺杂区。P型杂质例如是硼。在此实施例中，是以两个掺杂区为例来说明的，但本发明并不对掺杂区130的数目做限 制，换言之，掺杂区130的数目也可以为一个或两个以上。导体层132配置于介电层129a上，且与源极区1 及掺杂区130电性连接，但与 导体层1 通过介电层129a而电性隔绝。导体层134配置于介电层129a上，且经介电层 129a的开口 133与导体层126电性连接。此外，导体层132与导体层134互相分开。导体 层132及导体层134的材料例如是铝。在本发明的功率金氧半导体场效晶体管IOOa中，晶胞区IOla是位于图1的左侧， 而终端区IOlb是位于图1的右侧，且沟渠114同时位于晶胞区IOla及终端区IOlb中。在 晶胞区IOla中，导体层132作为源极金属层，基底102作为漏极，导体层124、126作为栅极， 且氧化层115作为栅氧化层。在终端区IOlb中，导体层134作栅极金属层及金属场板层， 且导体层134通过导体层126与晶胞区IOla电性连接。基于上述，在本发明的功率金氧半导体场效晶体管IOOa中，由于沟渠114同时位 于晶胞区IOla及终端区IOlb中，且导体层1 填入沟渠114并延伸至部分隔离结构103 上，因此可以将晶胞区IOla及包括栅极金属区及金属场板区的终端区IOlb有效地整合在 一起，达到缩小元件尺寸的目的。与现有的功率金氧半导体场效晶体管相比，本发明的功率 金氧半导体场效晶体管可以缩小终端区的尺寸约10 20微米(um)，大幅提升元件的集成 度。此外，为了使晶胞区IOla与终端区IOlb的制程相容，除了功率金氧半导体场效晶 体管IOOa的构件外，也可以选择性地在隔离结构103上覆盖罩幕图案109，如图3的功率 金氧半导体场效晶体管IOOc所示。罩幕图案109的材料包括氮化硅，且其厚度例如是约 5000 6000 埃。另外，为了降低栅极对漏极的电容Cgd以有效地减少切换损失，也可以选择性地在 沟渠112及沟渠114的底部配置氧化物层120，如图4的功率金氧半导体场效晶体管IOOd 所示。氧化物层120的材料包括介电常数低于4的氧化物。氧化物层120例如是厚度约 2000埃的氧化硅层。此外，氧化物层120还配置在隔离结构103的上表面与导体层1 之 间。此外，也可以选择性地在氧化物层120与氧化物层115之间以及在氧化物层120与隔 离结构103的上表面之间配置罩幕层116。罩幕层116例如是厚度约200埃的氮化硅层。当然，也可以将图3及图4的构件整合在一起，其中罩幕图案109位于罩幕层116 及隔离结构103之间，如图5的功率金氧半导体场效晶体管IOOe所示。在以上的实施例中，是以第一导电型为N型，第二导电型为P型为例来说明的，但 本发明并不以此为限。本领域技术人员应了解，第一导电型也可以为P型，而第二导电型为 N型。以下，将说明本发明的功率金氧半导体场效晶体管的制造方法。将说明上述的最 复杂结构(如图5的功率金氧半导体场效晶体管IOOe)的制造方法，其余结构的制造方法 为省略部分步骤即可完成，将详述于下。图6A至6H为本发明一实施例的一种功率金氧半导体场效晶体管的制造方法的剖 面示意图。首先，请参照图6A，在作为漏极的具有第一导电型的基底102上形成具有第一导 电型的磊晶层104。基底102例如是具有N型重掺杂的硅基底。磊晶层104例如是具有N型轻掺杂的磊晶层，且其形成方法包括进行选择性磊晶生长(selective epitaxy growth ； SEG)制程。接着，在基底102上形成隔离结构103。隔离结构103例如是场氧化物结构或 浅沟渠隔离结构。然后，在隔离结构103的一侧的磊晶层104中形成具有第二导电型的主体层 106。主体层106例如是P型主体层，且其形成方法包括进行离子植入制程与后续的驱入 (drive-in)制程。此外，隔离结构103与主体层106可以部分重叠或彼此分开。在一实施 例中，在形成隔离结构103的步骤之后以及形成主体层106的步骤之前，也可以选择性地在 基底102上形成垫氧化物材料层105。垫氧化物材料层105可以避免进行离子植入制程以 形成主体层106时造成的穿隧效应(tunneling effect)。垫氧化物材料层105的材料例如 是氧化硅，且其形成方法例如是进行热氧化制程。之后，在基底102上依序形成罩幕材料层108及图案化光阻层110。罩幕材料层 108的材料包括氮化硅，且其形成方法包括进行化学气相沉积(CVD)制程。在一实施例中， 罩幕材料层108例如是厚度约5000 6000埃的单一氮化硅层，如图1所示。在另一实施 例中(未图示)，依制程需要，罩幕材料层108也可以为多层结构，例如包括底氮化硅层及顶 氧化硅层的双层结构。然后，请参照图6B，以图案化光阻层110为罩幕，对罩幕材料层108及垫氧化物材 料层105进行图案化，以在基底102上形成垫氧化物层10 及罩幕层108a。罩幕层108a 具有位于主体层106上的罩幕图案107、覆盖隔离结构103的罩幕图案109、罩幕图案107 之间的开口 111、以及罩幕图案107与罩幕图案109之间的开口 113。在此实施例中，是以 两个罩幕图案107为例来说明的，但本发明并不对罩幕图案107的数目作限制，换言之，罩 幕图案107的数目也可以为一个或两个以上。接下来，移除图案化光阻层110。然后，以罩幕层108a为罩幕，进行干蚀刻制程，在主体层106及部分磊晶层104中 形成对应开口 111的沟渠112以及对应开口 113的沟渠114。沟渠114的宽度W2是沟渠 112的宽度Wl的约1 2倍。在一实施例中，在形成沟渠112及沟渠114的步骤之后，也 可以选择性地对沟渠112及沟渠114的表面进行等向性蚀刻制程，以移除沟渠112及沟渠 114的表面损伤。然后，也可以选择性地在基底102上形成牺牲氧化物层(未图示)再移 除之，以修补沟渠112及沟渠114的表面晶格破坏。特别要注意的是，当上述的罩幕材料层 108为包括底氮化硅层及顶氧化硅层的双层结构时，在移除牺牲氧化物层的步骤中，也会将 顶氧化硅层一并移除。接着，请参照图6C，在沟渠112及沟渠114的表面形成氧化物层115。氧化物层 115的材料例如是氧化硅，且其形成方法例如是进行热氧化制程。氧化物层115的厚度例如 是约100 1000埃。在一实施例中，氧化物层115的厚度例如是约500埃。然后，在基底102上依序形成罩幕层116及氧化物材料层118。形成罩幕层116及 氧化物材料层118的方法包括进行化学气相沉积制程。罩幕层116例如是厚度约200埃的 氮化硅层。氧化物材料层118的材料包括介电常数低于4的氧化物。氧化物材料层118例 如是厚度约4000埃的氧化硅层。然而，由于化学气相沉积制程的限制，氧化物材料层118 在罩幕图案107、罩幕图案109的顶部以及沟渠112、沟渠114的底部的厚度通常大于氧化 物材料层118在沟渠112、沟渠114、罩幕图案107、罩幕图案109的侧壁的厚度。在一实施 例中，氧化物材料层118在罩幕图案107、罩幕图案109的顶部以及沟渠112、沟渠114的底部的厚度约为4000埃，但其在沟渠112、沟渠114、罩幕图案107、罩幕图案109的侧壁的厚 度约为2000埃。之后，请参照图6D，以罩幕层116为阻挡层(stop layer)，进行全面蚀刻(blanket etching)制程，以移除位于沟渠112、沟渠114、罩幕图案107、罩幕图案109的侧壁上的氧 化物材料层118，并留下位于罩幕图案107、罩幕图案109的顶部以及沟渠112、沟渠114的 底部的氧化物层120。在一实施例中，氧化物层120的厚度约为2000埃。全面蚀刻制程例 如是湿蚀刻制程，其使用的蚀刻液例如为蚀刻氧化缓冲液(buffer oxide etchant,B0E)或 稀释的氢氟酸(diluted hydrofluoric acid，DHF)。然后，移除未被氧化物层120覆盖的罩幕层116。移除未被氧化物层120覆盖的罩 幕层116的方法例如是进行湿蚀刻制程，其使用的蚀刻液例如为磷酸(phosphoric acid, H3PO4)。特别要说明的是，在沟渠112及沟渠114的底部形成氧化物层120的目的是为了降 低栅极对漏极的电容Cgd，以有效地减少切换损失。然后，请参照图6E，在沟渠112中形成导体层124以及在沟渠114中形成导体层 126，且导体层1 延伸至部分隔离结构103上。形成导体层124、导体层126的步骤包括 在基底102上形成导体材料层121及图案化光阻层123 (如图6D所示)以填入沟渠112及 沟渠114中。导体材料层121的材料例如是N型重掺杂的掺杂多晶硅。接着，以图案化光 阻层123为罩幕，进行干蚀刻制程，以移除部分导体材料层121。在此实施例中，导体层1 包括填入沟渠114的第一部分125以及从第一部分125延伸至部分隔离结构103上的第二 部分127，且后续形成的介电层(如图6G所示)将覆盖部分第一部分125。在一实施例中，在形成导体层124、导体层126的步骤之后，也可以选择性地对导 体层124、导体层1 进行热氧化制程，以提高导体层124、导体层1 的耐电压程度。此外， 导体层1 及导体层126的第一部分125的表面不高于主体层106的表面，也就是说，导体 层IM及导体层126的第一部分125的表面实质上等于或低于主体层106的表面。之后， 移除罩幕图案107上的氧化物层120以及未被导体层1 覆盖的氧化物层120。然后，请参照图6F，对罩幕图案107进行削减制程，以缩小各罩幕图案107的线宽。 罩幕图案107的线宽由W3(如图6E所示)缩小为W4(如图6F所示)。削减制程例如为湿 蚀刻制程，其使用的蚀刻液例如为磷酸。在一实施例中，由于罩幕图案107与罩幕层116的 材料均为氮化硅，因此，在削减罩幕图案107的步骤中，也会同时移除位于罩幕图案107上 的罩幕层116。此外，上述削减制程实质上为全面蚀刻制程，因此位于罩幕图案109上的未 被导体层1 覆盖的罩幕层116也会一并被移除。然后，以经削减的罩幕图案107为罩幕，在沟渠114的一侧的主体层106中形成具 有第一导电型的至少一源极区128。在此实施例中，除了一个源极区1 是位于紧邻沟渠 114的主体层106中，其余源极区1 是位于各沟渠112的两侧的主体层106中。源极区 1 例如是具有N型重掺杂的掺杂区。N型杂质例如是磷或是砷。形成源极区128的步骤 包括进行离子植入制程与后续的驱入制程，因此形成的部分源极区1 会延伸到罩幕图案 107的下方。形成源极区1 的离子植入制程是以经削减的罩幕图案107为罩幕，因此为一 种自对准制程(self-aligned process)。接着，在基底102上形成介电材料层129，以覆盖经削减的罩幕图案107、导体层 IM及导体层126。介电材料层129的材料例如是氧化硅、硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、氟硅玻璃(FSG)或未掺杂的硅玻璃(USG)，且其形成方法包括进行化学气相沉积制 程。然后，在介电材料层1 上形成图案化光阻层131。之后，请参照图6G，以图案化光阻层131为罩幕，移除部分介电材料层129，以形成 介电层129a。介电层129a曝露出经削减的罩幕图案107的表面以及具有曝露出部分导体 层126的开口 133。形成介电层129a的方法包括进行干蚀刻制程。之后，请参照图6H，移除经削减的罩幕图案107。然后，移除位于经削减的罩幕图 案107下方的垫氧化物层105a。移除垫氧化物层10 的方法例如是湿蚀刻制程，其使用的 蚀刻液例如为蚀刻氧化缓冲液(BOE)或稀释的氢氟酸(DHF)。在一实施例中，在移除垫氧化 物层10 的步骤中，也会同时移除部分的介电层U9a。接下来，以介电层129a为罩幕，在 主体层106中形成具有第二导电型的至少一掺杂区130。形成掺杂区130的目的是为了降 低后续形成的接触窗与主体层106之间的电阻。掺杂区130例如是具有P型重掺杂的掺杂 区。P型杂质例如是硼。形成掺杂区130的离子植入制程是以介电层129a为罩幕，因此为 一种自对准制程。另外，在此步骤中，形成掺杂区130的部分P型杂质也会通过介电层129a 的开口 133而掺杂到导体层126中。然而，由于导体层1 为N型重掺杂的掺杂多晶硅层， 且其掺杂浓度远高于P型掺杂区130的掺杂浓度，因此导体层126的效能并不会受影响。接着，在基底102上形成互相分开的导体层132及导体层134，其中导体层132与 源极区1 及掺杂区130电性连接，且导体层134经介电层129a的开口 133与导体层1 电性连接。形成导体层132及导体层134的方法包括在基底102上依序形成导体材料层 (未图示)及图案化光阻层(未图示)。导体材料层材料例如是铝，且其形成方法包括进行 化学气相沉积制程。然后，以图案化光阻层为罩幕，进行干蚀刻制程，移除部分导体材料层。 至此，完成本发明的功率金氧半导体场效晶体管IOOe的制造。在上述功率金氧半导体场效晶体管IOOe的制造方法中，在形成沟渠112及沟渠 114的步骤之后以及形成氧化物层115的步骤之前，移除覆盖隔离结构103的罩幕图案 109。移除覆盖隔离结构103的罩幕图案109的方法包括进行微影制程及蚀刻制程。此外， 省略以下步骤形成罩幕层116及氧化物材料层118的步骤、移除部分氧化物材料层118以 形成氧化物层120的步骤、以及移除未被氧化物层120覆盖的罩幕层116的步骤，即可完成 功率金氧半导体场效晶体管IOOa的制作。在上述功率金氧半导体场效晶体管IOOa的制造方法中，在形成导体层IM及导体 层126的步骤中，改变图案化光阻层123的图案位置，使得导体层1 的第一部分125与第 二部分于沟渠114上方的边界重叠，也就是说，介电层129a未覆盖第一部分125，即可完成 功率金氧半导体场效晶体管IOOb的制作。在上述功率金氧半导体场效晶体管IOOe的制造方法中，省略以下步骤形成罩幕 层116及氧化物材料层118的步骤、移除部分氧化物材料层118以形成氧化物层120的步 骤、以及移除未被氧化物层120覆盖的罩幕层116的步骤，即可完成功率金氧半导体场效晶 体管IOOc的制作。在上述功率金氧半导体场效晶体管IOOe的制造方法中，在形成沟渠112及沟渠 114的步骤之后以及形成氧化物层115的步骤之前，移除覆盖隔离结构103的罩幕图案 109，即可完成功率金氧半导体场效晶体管IOOd的制作。综上所述，在本发明的功率金氧半导体场效晶体管中，将同时位于晶胞区IOla及终端区IOlb的沟渠114中配置填入沟渠114并延伸至部分隔离结构103上的导体层，以将 晶胞区IOla及包括栅极金属区及金属场板区的终端区IOlb有效地整合在一起，达到缩小 元件尺寸的目的。与现有的功率金氧半导体场效晶体管相比，本发明的功率金氧半导体场 效晶体管可以缩小终端区的尺寸约10 20微米，大幅提升元件的集成度。此外，本发明的方法通过削减制程及自对准制程而形成功率金氧半导体场效晶体 管的接触窗，因此接触窗与沟渠之间不会发生对准偏差。所以，可以最小化晶胞间的间距。 换言之，沟渠到沟渠的距离可以缩小至微影机台的极限(即微影分辨率)，然后再利用削减 制程及自对准制程来形成接触窗，因此可以大幅缩小晶胞间的间距，提高元件的集成度。另外，本发明的制造方法相当简单，不需增加额外的光罩，利用自对准制程即可完 成源极区128、掺杂区130及接触窗的制作，大幅节省成本，提升竞争力。此外，本发明的栅氧化物层(即氧化物层11 为通过热氧化制程一次形成，所以 不会有通常的栅氧化物层具有不连续的接面而降低元件效能的情形发生。此外，本发明在沟渠112及沟渠114的底部形成的底氧化物层(即氧化物层120) 的材料为介电常数低于4的氧化物，因此可以降低栅极对漏极的电容Cgd，有效地减少切换 损失。虽然本发明已经以实施例揭露如上，但是其并非用以限定本发明，任何本领域技 术人员，在不脱离本发明的精神和范围内，应当可以作稍微的更动与润饰，所以本发明的保 护范围应视权利要求的内容为准。最后应说明的是以上实施例仅用以说明本发明的技术方案，而非对其限制；尽 管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解其依然 可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替 换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精 神和范围。
权利要求
1.一种功率金氧半导体场效晶体管，其特征在于，包括具有一第一导电型的一基底；具有该第一导电型的一磊晶层，配置在该基底上；具有一第二导电型的一主体层，配置在该磊晶层中，其中一沟渠配置在该主体层及部 分该磊晶层中；一隔离结构，配置于该沟渠的一侧的该基底上；一第一氧化物层，配置于该沟渠的表面；一第一导体层，填入该沟渠并延伸至部分该隔离结构上；一介电层，配置于该第一导体层及该隔离结构上，且具有曝露部分该第一导体层的一 开口 ；具有该第一导电型的至少一源极区，配置于该沟渠的另一侧的该主体层中；一第二导体层，配置于该介电层上，且与该源极区电性连接，但与该第一导体层通过该 介电层而电性隔绝；以及一第三导体层，配置于该介电层上，且经该介电层的该开口与该第一导体层电性连接， 其中该第二导体层与该第三导体层分开。
2.根据权利要求1所述的功率金氧半导体场效晶体管，其特征在于，该第一导体层包 括填入该沟渠的一第一部分以及从该第一部分延伸至部分该隔离结构上的一第二部分，且 该介电层覆盖部分该第一部分。
3.根据权利要求2所述的功率金氧半导体场效晶体管，其特征在于，该第一导体层的 该第一部分的表面不高于该主体层的表面。
4.根据权利要求1所述的功率金氧半导体场效晶体管，其特征在于，该第一导体层包 括填入该沟渠的一第一部分以及从该第一部分延伸至部分该隔离结构上的一第二部分，且 该介电层未覆盖该第一部分。
5.根据权利要求4所述的功率金氧半导体场效晶体管，其特征在于，该第一导体层的 该第一部分的表面不高于该主体层的表面。
6.根据权利要求1所述的功率金氧半导体场效晶体管，其特征在于，该主体层与该隔 离结构为部分重叠或彼此分开。
7.根据权利要求1所述的功率金氧半导体场效晶体管，其特征在于，还包括至少配置 在该沟渠的底部的一第二氧化物层。
8.根据权利要求7所述的功率金氧半导体场效晶体管，其特征在于，该第二氧化物层 的材料包括介电常数低于4的氧化物。
9.根据权利要求7所述的功率金氧半导体场效晶体管，其特征在于，该第二氧化物层 还配置在该隔离结构的上表面与该第一导体层之间。
10.根据权利要求9所述的功率金氧半导体场效晶体管，其特征在于，还包括配置在该 第二氧化物层与该第一氧化物层之间以及在该第二氧化物层与该隔离结构的上表面之间 的一罩幕层。
11.根据权利要求10所述的功率金氧半导体场效晶体管，其特征在于，该罩幕层的材 料包括氮化硅。
12.根据权利要求10所述的功率金氧半导体场效晶体管，其特征在于，还包括覆盖在该隔离结构上的一罩幕图案，且该罩幕图案位于该罩幕层及该隔离结构之间。
13.根据权利要求12所述的功率金氧半导体场效晶体管，其特征在于，该罩幕图案的 材料包括氮化硅。
14.根据权利要求1所述的功率金氧半导体场效晶体管，其特征在于，还包括覆盖在该 隔离结构上的一罩幕图案。
15.根据权利要求14所述的功率金氧半导体场效晶体管，其特征在于，该罩幕图案的 材料包括氮化硅。
16.根据权利要求1所述的功率金氧半导体场效晶体管，其特征在于，还包括配置于该 第二导体层与该主体层之间的具有该第二导电型的至少一掺杂区。
17.根据权利要求1所述的功率金氧半导体场效晶体管，其特征在于，还包括配置于该 主体层与该第一导体层之间的垫氧化物层。
18.根据权利要求1所述的功率金氧半导体场效晶体管，其特征在于，该隔离结构包括 场氧化物结构或浅沟渠隔离结构。
19.根据权利要求1所述的功率金氧半导体场效晶体管，其特征在于，该第一导体层的 材料包括掺杂多晶硅。
20.根据权利要求1所述的功率金氧半导体场效晶体管，其特征在于，该第二导体层及 该第三导体层的材料包括铝。
21.根据权利要求1所述的功率金氧半导体场效晶体管，其特征在于，该第一导电型为 N型，该第二导电型为P型；或该第一导电型为P型，该第二导电型为N型。
22.—种功率金氧半导体场效晶体管的制造方法，其特征在于，包括 在具有一第一导电型的一基底上形成具有该第一导电型的一磊晶层； 在该基底上形成一隔离结构；在该隔离结构的一侧的磊晶层中形成具有一第二导电型的一主体层； 在该基底上形成一罩幕层，该罩幕层具有位于该主体层上的至少一第一罩幕图案、覆 盖该隔离结构的一第二罩幕图案、以及该第一罩幕图案与该第二罩幕图案之间的一第一开 Π ；以该罩幕层为罩幕，在该主体层及部分该磊晶层中形成对应该第一开口的一沟渠； 在该沟渠的表面形成一第一氧化物层；在该沟渠中填入一第一导体层，且该第一导体层延伸至部分该隔离结构上； 对该第一罩幕图案进行一削减制程，以缩小该第一罩幕图案的线宽； 以经削减的该第一罩幕图案为罩幕，在该沟渠的一侧的该主体层中形成具有该第一导 电型的至少一源极区；在该基底上形成一介电材料层，以覆盖经削减的该第一罩幕图案及该第一导体层； 移除部分该介电材料层，以形成一介电层，其中该介电层曝露出该第一罩幕图案的表 面以及具有曝露出部分该第一导体层的一第二开口； 移除经削减的该第一罩幕图案；以及在该基底上形成互相分开的一第二导体层及一第三导体层，其中该第二导体层与该源 极区电性连接，且该第三导体层经该介电层的该第二开口与该第一导体层电性连接。
23.根据权利要求22所述的功率金氧半导体场效晶体管的制造方法，其特征在于，该第一导体层包括填入该沟渠的一第一部分以及从该第一部分延伸至部分该隔离结构上的 一第二部分，且该介电层覆盖部分该第一部分。
24.根据权利要求23所述的功率金氧半导体场效晶体管的制造方法，其特征在于，该 第一导体层的该第一部分的表面不高于该主体层的表面。
25.根据权利要求22所述的功率金氧半导体场效晶体管的制造方法，其特征在于，该 第一导体层包括填入该沟渠的一第一部分以及从该第一部分延伸至部分该隔离结构上的 一第二部分，且该介电层未覆盖该第一部分。
26.根据权利要求25所述的功率金氧半导体场效晶体管的制造方法，其特征在于，该 第一导体层的该第一部分的表面不高于该主体层的表面。
27.根据权利要求22所述的功率金氧半导体场效晶体管的制造方法，其特征在于，该 主体层与该隔离结构为部分重叠或彼此分开。
28.根据权利要求22所述的功率金氧半导体场效晶体管的制造方法，其特征在于，在 形成该第一氧化物层的步骤之后以及形成该第一导体层的步骤之前，还包括在该沟渠的底 部及该第二罩幕图案与该第一导体层之间形成一第二氧化物层。
29.根据权利要求观所述的功率金氧半导体场效晶体管的制造方法，其特征在于，该 第二氧化物层的材料包括介电常数低于4的氧化物。
30.根据权利要求观所述的功率金氧半导体场效晶体管的制造方法，其特征在于，形 成该第二氧化物层的步骤包括在该基底上依序形成一罩幕层及一氧化物材料层；以该罩幕层为阻挡层，移除位于该沟渠、该第一罩幕图案及该第二罩幕图案的侧壁上 的该氧化物材料层；以及移除未被该第二氧化物层覆盖的该罩幕层。
31.根据权利要求30所述的功率金氧半导体场效晶体管的制造方法，其特征在于，该 罩幕层的材料包括氮化硅。
32.根据权利要求22所述的功率金氧半导体场效晶体管的制造方法，其特征在于，在 形成该沟渠的步骤之后以及形成该第一氧化物层的步骤之前，还包括移除覆盖该隔离结构的该第二罩幕图案。
33.根据权利要求22所述的功率金氧半导体场效晶体管的制造方法，其特征在于，形 成该第一导体层的步骤包括在该基底上形成一导体材料层以填入该沟渠中及覆盖该罩幕层；在该导体材料层上形成一图案化光阻层；以及以该图案化光阻层为罩幕，进行蚀刻制程，以移除部分该导体材料层。
34.根据权利要求22所述的功率金氧半导体场效晶体管的制造方法，其特征在于，在 移除经削减的该第一罩幕图案的步骤之后以及形成该第二、第三导体层的步骤之前，还包 括以该介电层为罩幕，在该主体层中形成具有该第二导电型的至少一掺杂区，且该第二导 体层与该掺杂区电性连接。
35.根据权利要求22所述的功率金氧半导体场效晶体管的制造方法，其特征在于，该 削减制程包括湿蚀刻制程。
36.根据权利要求22所述的功率金氧半导体场效晶体管的制造方法，其特征在于，在形成该磊晶层的步骤之后以及形成该主体层的步骤之前，还包括在该基底上形成垫氧化物 材料层。
37.根据权利要求22所述的功率金氧半导体场效晶体管的制造方法，其特征在于，该 隔离结构包括场氧化物结构或浅沟渠隔离结构。
38.根据权利要求22所述的功率金氧半导体场效晶体管的制造方法，其特征在于，该 第一导体层的材料包括掺杂多晶硅。
39.根据权利要求22所述的功率金氧半导体场效晶体管的制造方法，其特征在于，该 第二导体层及该第三导体层的材料包括铝。
40.根据权利要求22所述的功率金氧半导体场效晶体管，其特征在于，该第一导电型 为N型，该第二导电型为P型；或该第一导电型为P型，该第二导电型为N型。
全文摘要
本发明提供一种功率金氧半导体场效晶体管及其制造方法。沟渠配置在主体层及磊晶层中。隔离结构配置于沟渠的一侧的基底上。氧化物层配置于沟渠的表面。第一导体层填入沟渠并延伸至隔离结构上。介电层配置于第一导体层及隔离结构上，且具有曝露第一导体层的开口。至少一源极区配置于沟渠的另一侧的主体层中。第二导体层配置于介电层上，且与源极区电性连接，但与第一导体层通过介电层而电性隔绝。第三导体层配置于介电层上，且经介电层的开口与第一导体层电性连接，其中第二导体层与第三导体层分开。
文档编号H01L21/8234GK102104071SQ20091026063
公开日2011年6月22日 申请日期2009年12月18日 优先权日2009年12月18日
发明者吴嘉连, 张翊麒 申请人:杰力科技股份有限公司