专利名称：半导体封装件以及具有提高的布线设计灵活性的走线基板及其制造方法
技术领域：
本发明总体涉及一种半导体封装件及半导体封装件的制造方法、以及走线基板及 走线基板的制造方法，且特别涉及一种具有提高的布线设计灵活性的半导体封装件及其制 造方法。
背景技术：
请参照图1，其绘示已知的方形扁平无引脚封装示意图。半导体封装件10包括芯 片12、引线框架14、多条引线16、芯片座18、芯片支撑柱20及粘接剂24。引线框架14位于 半导体封装件10的周边且暴露于半导体封装件10的底面，作为半导体封装件10的输出/ 输入接点。芯片12设于芯片座18上，芯片座支撑柱20用以支撑芯片座18，以增加半导体 封装件10的强度。然而，引线16延伸至半导体封装件10的周边，使引线16过长而增加短路风险。此 外，作为输出/输入接点的引线框架14只能设置于半导体封装件10的周边部位，限制了半 导体封装件10的输出/输入接点数目。因此，增加输出/输入接点的数量显著增加了半导 体封装件的尺寸。并且，作为输出/输入接点的引线框架14暴露在空气中，容易受到环境 的侵蚀。
发明内容
本发明系涉及一种半导体封装件及半导体封装件的制造方法、以及走线基板及走 线基板的制造方法。半导体封装件包括走线接垫、多条引线、多个导电柱及模塑化合物。走 线接垫可靠近芯片设置，使引线以最短距离连接芯片与走线接垫，降低串扰和短路风险。此 外，半导体封装件的走线接垫不限于只能设于半导体封装件的周边部位，因此半导体封装 件的输出/入接点的数目可大幅增加。并且，走线接垫及导电柱被保护在模塑化合物内部， 不易受到环境的侵蚀。根据本发明的第一方面，提出一种半导体封装件。半导体封装件包括走线基板、芯 片、多条引线及芯片模塑化合物。走线基板包括多条走线、多个导电柱、多个走线接垫及走 线模塑化合物。走线接垫设于走线上，导电柱对应地形成于走线上，走线接垫与对应的导 电柱沿着走线的延伸方向分开一距离。走线模塑化合物包覆导电柱及走线，并暴露出每个 导电柱的导电柱表面及每条走线的走线表面。芯片设于走线基板的露出走线上表面的表面 上。引线电性连接芯片与走线接垫。芯片模塑化合物设于走线基板上，芯片模塑化合物包 覆芯片及引线。根据本发明的第二方面，提出一种走线基板。走线基板用以设置芯片。走线基板 包括多条走线、多个导电柱、多个走线接垫及走线模塑化合物。导电柱对应地形成于走线 上。走线接垫对应地设于走线上，走线接垫与对应的导电柱沿着走线的延伸方向分开一距 离。走线模塑化合物包覆导电柱及走线，并暴露出每个导电柱的导电柱表面及每条走线的走线表面。根据本发明的第三方面，提出一种半导体封装件的制造方法。该制造方法包括以 下步骤。提供载具。形成多条走线于载具的下表面上。形成多个走线接垫于走线上。形成 多个导电柱于走线上，其中走线接垫与对应的导电柱沿着走线的延伸方向分开一距离。以 走线模塑化合物包覆导电柱及走线。研磨走线模塑化合物的底面，以暴露出每个导电柱的 导电柱表面。移除载具，以暴露出走线的走线表面，使导电柱、走线及走线模塑化合物一起 形成走线基板。设置芯片于走线基板的露出走线上表面的表面上。以多条引线电性连接芯 片与走线上表面。形成芯片模塑化合物于走线基板上，芯片模塑化合物包覆芯片及引线。根据本发明的第四方面，提出一种走线基板的制造方法。该制造方法包括以下步 骤。提供一载具。形成多条走线于载具的下表面上。形成多个导电柱于走线上。形成多个 走线接垫于走线上。走线接垫与对应的导电柱沿着走线的延伸方向分开一距离。以走线模 塑化合物包覆导电柱及走线、研磨走线模塑化合物的底面，以暴露出每个导电柱的导电柱 表面。移除载具，以暴露出走线的走线表面。由以下优选但非限制性的实施例的详细说明，本发明将更明显明易懂。参考附图 进行以下说明。
图1显示通常已知的半导体封装件；图2A显示依照本发明第一实施例的半导体封装件；图2B显示依照本发明另一实施例的半导体封装件；图3A-3J显示制造图2A的半导体封装件的工艺；图4显示依照本发明第一实施例的半导体封装件的制造方法流程图；图5显示依照本发明第二实施例的半导体封装件；图6A-6C显示图5的半导体封装件的工艺；图7显示依照本发明第二实施例的半导体封装件的制造方法流程图；图8显示依照本发明第三实施例的半导体封装件；图9显示依照本发明第三实施例的半导体封装件的制造方法流程图；图10显示具有芯片座支撑柱的第三实施例的半导体封装件；图11显示依照本发明第四实施例的半导体封装件；图12显示依照本发明第四实施例的半导体封装件的制造方法流程图；图13显示具有走线支撑柱的本发明的实施例的半导体封装件；图14显示依照本发明第五实施例的半导体封装件；图15显示依照本发明第五实施例的半导体封装件的制造方法流程图；图16显示在制造过程中形成有绝缘层的本实施例的半导体封装件；图17显示本发明第六实施例的半导体封装件；图18显示依照本发明第六实施例的半导体封装件的制造方法流程图；图19显示第七实施例的半导体封装件；图20显示依照本发明第七实施例的半导体封装件的制造方法流程图；图21显示本发明另一实施例的半导体封装件；
图22显示图2A的半导体封装件的底视图；图23显示依照本发明第八实施例的半导体封装件的底视图；图M显示第九实施例的半导体封装件；以及图25显示第十实施例的半导体封装件。
具体实施例方式以下为了详细说明本发明公开了一些优选实施例。然而实施例所公开的内容以及 附图仅用于举例说明，并非用于限缩本发明保护范围。再者，以下实施例的图示亦省略不必 要的元件，以利清楚显示本发明的技术特征。第一实施例请参照图2A，其显示依照本发明第一实施例的半导体封装件。半导体封装件200 包括走线基板202、芯片204、多条引线206(优选金线)、芯片模塑化合物208 (优选模塑化 合物)及粘接剂236 (优选环氧聚合物)。走线基板202包括多条走线210 (优选铜走线)、 多个走线接垫248 (优选具有金镀层的铜接垫)、多个导电柱216 (优选铜柱)及走线模塑化 合物218(优选模塑化合物)。每条走线210具有相对应的走线下表面212与走线上表面214。走线接垫248形 成于走线上表面214上，导电柱216形成于走线下表面212上。走线模塑化合物218包覆 导电柱216及走线210，并暴露出每个导电柱216的导电柱下表面234及走线上表面214。 导电柱下表面234及走线上表面214彼此面对。优选地，走线210、走线接垫248及导电柱216的材料由铜制成，优选通过电镀形 成。优选地，走线上表面214、走线接垫248及导电柱下表面234可以用无电镀镍/无电镀 钯/浸金(ENEPIG)涂布，以作为表面保护及增加与另一构件的接合能力。在本实施例中，走线接垫248不与导电柱216重叠，即设置在同一走线210上的走 线接垫248与导电柱216沿着走线210的延伸方向(即图2A中的水平方向)分开一距离。走线接垫248靠近芯片204设置，使引线206以最短距离连接芯片204与走线接 垫对8，可降低引线206的串扰和短路风险。另外，更短的引线长度减小了制造成本。如图2A所示，半导体封装件200的走线接垫248不再限于只能设于半导体封装件 200的周边部位，走线接垫248优选地靠近芯片204配置。优选地，导电柱也设置于走线基 板202内。半导体封装件200的输出/入接点的数目可大幅增加。并且，走线接垫248及 导电柱216被保护在模塑化合物208的内部，不易受到环境的侵蚀。优选地，走线210及导电柱216通过电镀形成，与已知的蚀刻的引线框架相较，走 线210及导电柱216可实现较小的特征尺寸，且在走线基板内彼此靠近设置。因此，本实施 例的半导体封装件200符合轻薄短小的趋势。本实施例中，导电柱216相距走线模塑化合物218的侧面222的距离小于走线接 垫248相距侧面222的距离，以形成扇出型(Fan-out)半导体封装件。虽然本实施例的半导体封装件200以扇出型半导体封装件为例作说明，然本发明 的半导体封装件亦可为扇入型(Fan-in)半导体封装件。请参照图2B，其显示依照本发明 另一实施例的半导体封装件。半导体封装件240为扇入型半导体封装件，导电柱216相距 走线模塑化合物218的侧面222的距离大于走线接垫248相距走线模塑化合物218的侧面222的距离，即导电柱216相距走线模塑化合物218的侧面222距离大于走线接垫248相距 走线模塑化合物218的侧面222的距离，以形成扇入型结构。请回到图2A，粘接剂236将芯片204固设于走线基板202上。图2A的粘接剂236 可以是导电性或绝缘性材料。当芯片设于具有导电性的芯片座，例如是显示于图8的芯片 座302上时，粘接剂236优选地由绝缘性材料制成。引线206电性连接芯片204与走线接垫M8。芯片模塑化合物208设于走线模塑 化合物218及走线210上并包覆芯片204、粘接剂236及引线206。以下详细显示图2A的半导体封装件的制造方法的工艺。请参照图3A-3J图及图 4，图3A-3J显示图2A的半导体封装件的工艺，图4显示依照本发明第一实施例的半导体封 装件的制造方法流程图。如图3A所示，方法始于步骤S402，提供载具228。然后，方法进行到如图:3B所示的步骤S404，优选通过电镀，形成多条走线210及走 线接垫248于载具228的载具下表面230。每条走线210具有彼此相对的走线下表面212 及走线上表面214，其中走线接垫248形成于走线上表面214上。然后，方法进行到如图3C所示的步骤S406，优选通过电镀，形成多个导电柱216于 走线下表面212上。然后，方法进行到如图3D所示的步骤S408，以走线模塑化合物218包覆导电柱 216及走线210。然后，方法进行到如图3E所示的步骤S410，优选研磨走线模塑化合物218的底面 232(显示于图3D)，以暴露出每个导电柱的下表面234。然后，方法进行到如图3F所示的步骤S412，通过蚀刻，移除图3E的载具228，以暴 露出走线上表面214及走线接垫M8，并使导电柱216、走线210及走线模塑化合物218 — 起形成走线基板202。然后，方法进行到如图3G所示的步骤S414，粘接剂236将芯片204固定于走线基 板202的暴露出走线上表面214的表面上。然后，方法进行到如图3H所示的步骤S416，通过多条引线206，电性连接芯片204 与走线接垫对8。然后，方法进行到如图31所示的步骤S418，形成芯片模塑化合物208于走线模塑 化合物218上，其中芯片模塑化合物208优选通过模塑工艺包覆芯片204、粘接剂236及引 线 206。然后，方法进行到如图3J图所示的步骤S420，沿着切割路径P，分割芯片模塑化合 物208及走线基板202，以形成多个半导体封装件M0。第二实施例请参照图5，其显示依照本发明第二实施例的半导体封装件。在第二实施例中，与 第一实施例相似的元件沿用相同标号，在此不再赘述。第二实施例的半导体封装件300与 第一实施例的半导体封装件200不同之处在于，半导体封装件300包含芯片座302 (优选由 铜形成)。以下详细显示图5的半导体封装件的制造方法的工艺。请参照图6A-6C及图7， 图6A-6C显示图5的半导体封装件的制造方法的工艺，图7显示依照本发明第二实施例的半导体封装件的制造方法流程图。步骤S702-步骤S704相似于图4的步骤S402-步骤S404，在此不再赘述。以下从 步骤S706开始说明。接下来，方法进行到如图6A所示的步骤S706，形成多个芯片座302于载具228的 载具下表面230，优选通过电镀且优选与走线一起形成。接着，方法进行到步骤S708，形成多个导电柱216于走线下表面212上，步骤S708 相似于图4的步骤S406，在此便不再赘述。然后，方法进行到图6B所示的步骤S710，通过模塑工艺，由走线模塑化合物218包 覆导电柱216、走线210及芯片座302。之后，方法进行到步骤S712-步骤S714，优选研磨走线模塑化合物218的底面，以 及移除图6A的载具228。步骤S712-步骤S714相似于图4的步骤S410-步骤S412，在此 便不再赘述。然后，方法进行到如图6C所示的步骤S716，使用粘接剂236来将芯片204固定于 芯片座302的上表面250上。接下来的步骤S718-步骤S722相似于图4的步骤S416-步骤S420，在此便不再赘 述。第三实施例请参照图8，其显示依照本发明第三实施例的半导体封装件。在第三实施例中，与 第二实施例相似的元件沿用相同标号，在此不再赘述。第三实施例的半导体封装件400与 第二实施例的半导体封装件300不同之处在于，半导体封装件400还包含多个芯片座支撑 柱402(优选由铜形成)。而且请参照图9，其显示依照本发明第三实施例的半导体封装件的制造方法流程 图。步骤S902-步骤S906相似于图7的步骤S702-步骤S706，在此不再赘述。以下从步骤 S908开始说明。而且请同时参照图10，其显示具有芯片座支撑柱的第三实施例的半导体封装件。 在步骤S908中，形成多个芯片座支撑柱402于芯片座302的下表面404上，优选通过电镀 且优选与导电柱一起形成。接下来的步骤S910-S914相似于图7的步骤S708-S712，在此便不再赘述。特别一 提的是，在步骤S912中，走线模塑化合物218还优选通过模塑工艺包覆芯片座支撑柱402。芯片座支撑柱402可连接至外部电路，例如电路板的假(Dummy)接垫上，用于强化 半导体封装件与外部电路的接合能力，提升可靠度。优选地，弓丨线亦可经由芯片座电性连接 芯片到芯片座支撑柱，而芯片座支撑柱再连接至外部电路，例如电路板的接地(Ground)接 垫上，为了接地目的。接下来的步骤S916-步骤S9M相似于图7的步骤S714-步骤S722，在此便不再赘 述。第四实施例请参照图11，其显示依照本发明第四实施例的半导体封装件。在第四实施例中，与 第三实施例相似的元件沿用相同标号，在此不再赘述。第四实施例的半导体封装件500与 第三实施例的半导体封装件400不同之处在于，半导体封装件500为扇出型结构且还包括多个走线支撑柱502 (优选由铜形成且优选与导电柱一起形成)。如图11所示，走线支撑柱502与走线接垫248重叠，提升了走线210的刚性。进 一步地说，当引线206引线键合于走线210的走线接垫248上时，由于半导体封装件500设 有走线支撑柱502，故引线206可支撑走线210，以抵抗打线工具在引线键合过程中的施力， 避免走线210过度弯曲变形而导致引线206无法与走线接垫248连接。也请参照图12，其显示依照本发明第四实施例的半导体封装件的制造方法流程 图。步骤S102-步骤S108相似于图9的步骤S902-步骤S908，在此不再赘述。以下从步骤 SllO开始说明。而且，请参照图13，其显示具有多个走线支撑柱的本实施例的半导体封装件。在步 骤SllO中，形成多个走线支撑柱502于走线下表面212上。或者，多个走线支撑柱502也 可在步骤106中与导电柱一起形成。接下来的步骤Sl 12-步骤Sl 16相似于图9的步骤S910-步骤S914，在此便不再赘 述。特别一提的是，在步骤S114中，走线模塑化合物218还优选通过模塑工艺包覆走线支 撑柱502。接下来的步骤Sl 18-步骤SU6相似于图9的步骤S916-步骤S9M，在此便不再赘 述。第五实施例请参照图14，其显示依照本发明第五实施例的半导体封装件。在第五实施例中，与 第四实施例相似的元件沿用相同标号，在此不再赘述。第五实施例的半导体封装件100与 第四实施例的半导体封装件500不同之处在于，半导体封装件100还包括绝缘层134，优选 为焊剂防护膜或聚酰亚胺。优选地，绝缘层134可防止芯片座支撑柱402及走线支撑柱502受到外部的污染， 避免影响半导体封装件100与外部电子元件的电性连接品质。优选地，绝缘层134电性隔 离芯片座支撑柱402与外部电路，例如是电路板(未显示)，避免芯片座支撑柱402与外部 电路发生短路。而且，请参照图15，其显示依照本发明第五实施例的半导体封装件的制造方法流 程图。步骤S202-2M相似于图12的步骤S102-S124，在此不再赘述。以下从步骤开 始说明。而且，请参照图16，其显示在制造过程中形成有绝缘层的本实施例的半导体封装 件。在步骤中，形成绝缘层134于走线模塑化合物218的露出导电柱下表面234的表 面上，并覆盖芯片座支撑柱402的下表面102及走线支撑柱502的下表面104。优选地，绝 缘层由旋涂或者丝网印刷工艺形成。或者其可以通过光刻工艺形成。优选地，绝缘层134 露出导电柱下表面234，可使导电柱216与外部电路电性连接。接下来的步骤相似于图12的步骤S126，在此便不再赘述。第六实施例请参照图17，其显示本发明第六实施例的半导体封装件。在第六实施例中，与第五 实施例相似的元件沿用相同标号，在此不再赘述。第六实施例的半导体封装件150与第五 实施例的半导体封装件100不同之处在于，半导体封装件150包括二绝缘层152及154(优 选为焊剂防护膜或聚酰亚胺)。
而且，请参照图18，其显示依照本发明第六实施例的半导体封装件的制造方法流 程图。步骤S1802-S1818相似于图15的步骤S202-S218，在此不再赘述。以下从步骤 S1820开始说明。在步骤S1820中，形成绝缘层152(绝缘层152显示于图17)于走线基板202的露 出导电柱216的下表面262上，以及形成绝缘层巧4于走线基板202的露出走线上表面214 的上表面260上。优选地，绝缘层152和154由旋涂或者丝网印刷工艺形成。或者其可以 通过光刻工艺形成。绝缘层152具有多个开口 156，每个开口 156对应地露出每个导电柱 216的下表面沈2。绝缘层巧4具有多个开口 158，开口 158对应地露出走线接垫M8。如 此，可减少涂布导电柱216的下表面沈2以及走线上表面214的无电镀/浸金(ENIG)的用 量、保护走线上表面214以及提升基板强度。接下来的步骤S1822-步骤相似于图15的步骤S220-步骤S2M，在此不再 赘述。接下来的步骤相似于图15的步骤，在此不再赘述。第七实施例请参照图19，其显示第七实施例的半导体封装件。第七实施例的半导体封装件 1100与第一实施例的半导体封装件200不同之处在于，芯片204设于走线基板1106的暴露 出导电柱1102的表面上。半导体封装件1100包括走线基板1106、芯片204、多条引线1110、芯片模塑化合物 1112(优选模塑化合物)及粘接剂236 (优选环氧聚合物)。走线基板1106包括多条走线1116、多个导电柱1102及走线模塑化合物1120。每 条走线1116具有彼此相对的走线上表面11 与走线下表面1IM，导电柱1102具有导电柱 上表面1134。导电柱1102形成于走线上表面11 上。走线模塑化合物1120包覆导电柱1102 及走线1116，并暴露出导电柱上表面1134及走线下表面11M。走线1116及导电柱1102 优选由铜制成，且优选通过电镀形成。粘接剂236将芯片204固设于走线基板1106的暴露 出导电柱1102的表面上。请参照图20，其显示依照本发明第七实施例的半导体封装件的制造方法流程图。 步骤S302-步骤S312相似于图4的步骤S402-步骤S412，在此不再赘述。在步骤S314中，芯片204设于走线基板1106的露出导电柱上表面1134的表面上。在步骤S316中，多条引线206电性连接芯片204与导电柱1102上的接垫1136。接下来的步骤S318-步骤S320相似于图4的步骤S418-步骤S420，在此便不再赘 述。请参照图21，其显示本发明另一实施例的半导体封装件。半导体封装件1900可 包括芯片204、走线1116、多条引线1110、多个导电柱1102、多个走线支撑柱1904、多个接 垫1136、芯片座302及多个芯片座支撑柱1902。芯片座支撑柱1902设于芯片座302的下 表面上。粘接剂236将芯片204固设于芯片座支撑柱1902的下表面上。走线模塑化合物 (未标示)包覆芯片座302与芯片座支撑柱1902，且走线模塑化合物的下表面暴露出芯片 座支撑柱1902的下表面。
导电柱1102及走线支撑住1904可设于走线1116上。多条引线1100可电性连接 芯片204与导电柱1102上的接垫1136，以及电性连接芯片204与走线支撑住1904上的接 垫 1906。第八实施例请参照图22，其显示图2A的半导体封装件的底视图。导电柱216沿着第一框线Ll 排列，即导电柱216排列成一排。而走线接垫248沿着第二框线L2排列，即走线接垫248 排列成一排。其中第一框线Ll与第二框线L2环绕芯片。请参照图23，其显示依照本发明第八实施例的半导体封装件的底视图。在第八实 施例中，与第一实施例相似的元件沿用相同标号，在此不再赘述。第八实施例的半导体封装 件600与第一实施例的半导体封装件200不同之处在于，半导体封装件600的导电柱216 排列成多排。半导体封装件600的导电柱216包括多个第一导电柱216 (1)及多个第二导电柱 216(2)。第一导电柱216(1)沿着第三框线L3排列，第二导电柱216(2)沿着第四框线L4 排列。第三框线L3相距侧面222的距离D7不同于第四框线L4相距侧面222的距离D8，使 导电柱216排列成二排。其中，第三框线L3及第四框线L4环绕芯片。优选地，如图23所示，第一导电柱216(1)与第二导电柱216(2)可错排。优选地，通过第一导电柱216(1)及第二导电柱216( 彼此错排，使得半导体封装 件容纳更多的导电柱216。也就是说，半导体封装件的输出/输入的接点数目可大幅增加。此外，第一导电柱216(1)中相邻二者的间距Wl不同于第二导电柱216 (2)中相邻 二者的间距W2。虽然，本实施例的第一导电柱216(1)中相邻二者的间距Wl不同于第二导电柱 216(2)中相邻二者的间距W2。然而，在其它实施例中，间距Wl亦可相同于间距W2。如此， 可增加第一导电柱216(1)及第二导电柱216( 在分布上的设计弹性。第九实施例请参照图M，其显示第九实施例的半导体封装件。在第九实施例中，与第八实施例 相似的元件沿用相同标号，在此不再赘述。第九实施例的半导体封装件700与第八实施例 的半导体封装件600不同之处在于，半导体封装件700的走线接垫248排列成多排。半导体封装件700的走线接垫248包括多个第一走线接垫M8(l)及多个第二走 线接垫M8 (2)。第一走线接垫MS(I)沿着第五框线L5排列，第二走线接垫M8 (2)沿着第 六框线L6排列。第五框线L5相距走线模塑化合物218的侧面222的距离D9不同于第六 框线L6相距走线模塑化合物218的侧面222的距离D10，使走线接垫248排列成两排。优 选地，第五框线L5及第六框线L6环绕芯片。优选地，如图M所示，第一走线接垫M8(l)与第二走线接垫^8( 可错排。通过第一走线接垫MS(I)及第二走线接垫^8( 彼此错排，使得半导体封装件 700可容纳更多的走线接垫M8。也就是说，半导体封装件700的输出/输入的接点数目可 大幅增加。此外，第一走线接垫M8(l)中相邻二者的间距W3可不同于第二走线接垫M8(2) 中相邻二者的间距W4。然而，在其它实施例中，第一走线接垫M8(l)中相邻二者的间距亦 可相同于第二走线接垫对8 (2)中相邻二者的间距。如此，可增加第一走线接垫M8(l)及第二走线接垫^8( 在分布上的设计弹性。第十实施例请参照图25，其显示第十实施例的半导体封装件。在第十实施例中，与第一实施例 相似的元件沿用相同标号，在此不再赘述。第十实施例的半导体封装件900与第一实施例 的半导体封装件200不同之处在于，半导体封装件900的导电柱216及走线接垫248呈不 规则排列。进一步地说，半导体封装件900的导电柱216的一者(例如是导电柱216 (3))与 走线模塑化合物218的侧面222相距第一距离D1。导电柱216的另一者(例如是导电柱 216(4))与走线模塑化合物218的侧面222相距第二距离D2，第一距离Dl不同于第二距离 D2。亦即，本实施例的导电柱216可不规则排列。此外，优选地，走线接垫248的一者(例如是走线接垫M8 (3))与走线模塑化合物 218的侧面222相距第三距离D3，走线接垫M8的另一者(例如是走线接垫M8(4))与侧 面222相距第四距离D4，第三距离D3不同于第四距离D4。亦即，本实施例的走线接垫248 可不规则排列。此外，从上述第六实施例至第九实施例可知，由于导电柱与走线优选通过电镀形 成，故走线可以任意延伸而导电柱可以任意排列成多种图案，使本发明的半导体封装件增 加许多设计弹性。本发明上述实施例所披露的半导体封装件及其制造方法以及走线基板及其制造 方法，具有多项优点，以下仅列举部分优点说明如下(1).走线支撑柱的设置，提升走线的刚性。因此，当引线键合引线于走线上的走线 接垫时，不会因为打线工具的施力而造成走线的过度弯曲变形。如此，提升了引线键合的品 质。(2).导电柱错排，使得半导体封装件可容纳更多的导电柱。也就是说，半导体封装 件的输出/输入的接点数目大幅增加。(3).导电柱与走线接垫可排列成多排，使得半导体封装件的输出/输入的接点数 目大幅增加。.由于导电柱与走线优选通过电镀形成，故走线可以任意延伸而导电柱可以任 意排列成多种图案，使半导体封装件增加许多设计弹性。(5).走线接垫靠近芯片设置，使引线以最短距离连接芯片与走线接垫，避免引线 短路。(6).走线接垫不再限于设于半导体封装件的周边部位，因此半导体封装件的输出 /入接点的数目可大幅增加。(7).走线接垫及导电柱被保护在模塑化合物内部，不易受到环境的侵蚀。(8).走线及导电柱优选通过电镀形成，与通常已知的引线框架相较，走线及导电 柱具有较小的尺寸和体积，因此上述实施例的半导体封装件符合轻薄短小的趋势。虽然本发明已以示例和优选实施例进行描述，然可以理解本发明并布限于此。而 是相反，本发明旨在覆盖各种改进以及相似的步骤和工序，且因此所附权利要求的范围应 被最宽泛的解释，从而包括所有这样的改进以及相似的步骤和工序。
权利要求
1.一种半导体封装件，包括 走线基板，包括多条走线；多个导电柱，对应地形成于所述走线上；多个走线接垫，对应地设于所述走线上，各所述走线接垫与各所述导电柱沿着所述走 线的延伸方向分开一距离；及走线模塑化合物，包覆所述导电柱及所述走线，并暴露出各所述导电柱的导电柱表面 及各所述走线的走线表面；芯片，设置于该走线基板上；多条引线，电性连接该芯片与所述走线；以及芯片模塑化合物，设于该走线基板上，该芯片模塑化合物包覆该芯片及所述引线。
2.如权利要求1所述的半导体封装件，其中该芯片设于该走线基板的暴露出所述走线 表面的表面上，所述走线接垫对应地设于所述走线表面上，所述引线对应地电性连接该芯 片与所述走线接垫。
3.如权利要求1所述的半导体封装件，其中该芯片设置于该走线基板的暴露出所述导 电柱表面的表面上，所述弓I线对应地电性连接该芯片与所述导电柱表面。
4.如权利要求1所述的半导体封装件，其中所述导电柱相距该走线模塑化合物的一侧 面的距离大于各所述走线接垫相距该走线模塑化合物的该侧面的距离。
5.如权利要求1所述的半导体封装件，其中所述导电柱相距该走线模塑化合物的一侧 面的距离小于各所述走线接垫相距该走线模塑化合物的该侧面的距离。
6.如权利要求1所述的半导体封装件，其中该走线基板还包括多个走线支撑柱，形成于所述走线的相对于所述暴露的走线表面的表面上。
7.如权利要求6所述的半导体封装件，其中，所述走线支撑柱与所述走线接垫重叠。
8.如权利要求6所述的半导体封装件，其中该走线模塑化合物暴露出各所述走线支撑 柱的表面，该半导体封装件还包括绝缘层，形成于各所述走线支撑柱的该表面上。
9.如权利要求6所述的半导体封装件，其中该走线模塑化合物包覆各所述走线支撑柱。
10.如权利要求6所述的半导体封装件，其中各所述走线支撑柱的截面形状为圆形、三 角形或方形。
11.如权利要求2所述的半导体封装件，其中该走线基板还包括 芯片座，该芯片设置于该芯片座的上表面上；其中，该走线模塑化合物还包覆该芯片座，且该走线模塑化合物的上表面暴露出该芯 片座的该上表面。
12.如权利要求11所述的半导体封装件，其中该走线基板还包括 多个芯片座支撑柱，设于该芯片座的下表面上；其中，该走线模塑化合物还包覆所述芯片座支撑柱并露出各所述芯片座支撑柱的下表
13.如权利要求12所述的半导体封装件，还包括绝缘层，形成于各所述芯片座支撑柱的该下表面上。
14.如权利要求3所述的半导体封装件，其中该走线基板还包括 芯片座；芯片座支撑柱，设于该芯片座的下表面上，该芯片设置于该芯片座支撑柱的下表面上；其中，该走线模塑化合物还包覆该芯片座与该芯片座支撑柱，且该走线模塑化合物的 下表面暴露出该芯片座支撑柱的该下表面。
15.如权利要求14所述的半导体封装件，其中该走线模塑化合物暴露出该芯片座的上 表面，该半导体封装件还包括绝缘层，形成于该芯片座的该上表面上。
16.如权利要求1所述的半导体封装件，还包括绝缘层，形成于该走线基板的露出所述导电柱表面的表面上，该绝缘层具有多个开口， 所述开口对应地露出各所述导电柱表面。
17.如权利要求1所述的半导体封装件，还包括绝缘层，形成于该走线基板的露出所述走线表面的表面上，该绝缘层具有多个开口，所 述开口对应地露出所述走线接垫。
18.如权利要求1所述的半导体封装件，其中所述导电柱的一者与该走线模塑化合物 的一侧面相距第一距离，所述导电柱的另一者与该走线模塑化合物的该侧面相距第二距 离，该第一距离不同于该第二距离。
19.如权利要求1所述的半导体封装件，其中所述导电柱沿着第一框线排列，该第一框 线环绕该芯片。
20.如权利要求1所述的半导体封装件，其中所述导电柱包括多个第一导电柱及多个 第二导电柱，所述第一导电柱沿着第三框线排列，所述第二导电柱沿着第四框线排列，该第 三框线相距该走线模塑化合物的一侧面的距离不同于该第四框线相距该侧面的距离，其中 该第三框线及该第四框线环绕该芯片。
21.如权利要求20所述的半导体封装件，其中所述第一导电柱与所述第二导电柱错排。
22.如权利要求20所述的半导体封装件，其中所述第一导电柱中相邻二者的间距不同 于或实质上相同于所述第二导电柱的相邻二者的间距。
23.如权利要求1所述的半导体封装件，其中所述走线接垫的一者与该走线模塑化合 物的侧面相距第三距离，所述走线接垫的另一者与该侧面相距第四距离，该第三距离不同 于该第四距离。
24.如权利要求1所述的半导体封装件，其中所述走线接垫沿着第二框线排列，其中该 第二框线环绕该芯片。
25.如权利要求1所述的半导体封装件，其中所述走线接垫包括多个第一走线接垫及 多个第二走线接垫，所述第一走线接垫沿着第五框线排列，该第五框线实质上平行于该走 线模塑化合物的一侧面，所述第二走线接垫沿着第六框线排列，该第五框线相距该侧面的 距离不同于该第六框线相距该侧面的距离。
26.如权利要求25所述的半导体封装件，其中所述第一走线接垫与所述第二走线接垫错排。
27.如权利要求25所述的半导体封装件，其中所述第一走线接垫中相邻二者的间距不 同于或实质上相同于所述第二走线接垫中相邻二者的间距。
28.一种走线基板，用以承载芯片，该走线基板包括 多条走线；多个导电柱，对应地形成于所述走线上；多个走线接垫，对应地设于所述走线上，各所述走线接垫与各所述导电柱沿着所述走 线的延伸方向分开一距离；以及走线模塑化合物，包覆所述导电柱及所述走线，并暴露出各所述导电柱的导电柱表面 及各所述走线的走线表面。
29.一种半导体封装件的制造方法，包括 提供一载具；形成多条走线于该载具的下表面上；形成多个走线接垫于所述走线上，其中各所述走线接垫与各所述导电柱沿着所述走线 的延伸方向分开一距离；形成多个导电柱于所述走线上； 通过走线模塑化合物，包覆所述导电柱及所述走线； 研磨该走线模塑化合物的底面，以暴露出各所述导电柱的导电柱表面； 移除该载具，以暴露出各所述走线的走线表面，使所述导电柱、所述走线及该走线模塑 化合物形成走线基板；设置芯片于该走线基板；经由多条引线，对应地电性连接该芯片与所述走线；形成芯片模塑化合物于该走线基板上，其中该芯片模塑化合物包覆该芯片及所述引线。
30.如权利要求四所述的制造方法，其中该芯片设于该走线基板的暴露出所述走线表 面的表面上，所述走线接垫对应地设于所述走线表面上，所述引线对应地电性连接该芯片 与所述走线接垫。
31.如权利要求四所述的制造方法，其中该芯片设置于该走线基板的暴露出所述导电 柱表面的表面上，所述弓I线对应地电性连接该芯片与所述导电柱表面。
32.如权利要求四所述的制造方法，其中形成所述走线的该步骤通过电镀完成。
33.如权利要求四所述的制造方法，其中形成所述导电柱的该步骤通过电镀完成。
34.如权利要求四所述的制造方法，还包括分割该芯片模塑化合物及该走线基板，以形成多个半导体封装件。
35.如权利要求四所述的制造方法，还包括形成多个走线支撑柱于所述走线的相对于所述暴露的走线表面的表面上。
36.如权利要求35所述的制造方法，其中研磨该走线模塑化合物的底面的该步骤包括研磨该走线模塑化合物，使该走线模塑化合物暴露出各所述走线支撑柱的下表面；以及该制造方法还包括形成绝缘层于各所述走线支撑柱的该下表面上。
37.如权利要求35所述的制造方法，其中所述走线支撑柱与所述走线接垫重叠。
38.如权利要求四所述的制造方法，其中在研磨该走线模塑化合物的底面的该步骤之 后，该制造方法还包括形成绝缘层于该走线基板的露出所述导电柱表面的表面上，该绝缘层具有多个开口， 所述开口对应地露出各所述导电柱表面。
39.如权利要求四所述的制造方法，其中设置该芯片于该走线基板上的该步骤之前， 该制造方法还包括形成一绝缘层于该走线基板的露出所述走线表面的表面上，该绝缘层具有多个开口， 所述开口对应地露出所述走线接垫。
40.如权利要求四所述的制造方法，其中在移除该载具的该步骤之前，该制造方法还 包括形成芯片座于该载具的该下表面上；设置该芯片的该步骤还包括设置该芯片于该芯片座的一上表面；以及通过该走线模塑化合物包覆所述导电柱及所述走线的该步骤还包括 通过该走线模塑化合物包覆该芯片座。
41.如权利要求40所述的制造方法，其中于移除该载具的该步骤之前，该制造方法还 包括形成多个芯片座支撑柱于该芯片座的下表面上；以及通过该走线模塑化合物包覆所述导电柱及所述走线的该步骤还包括通过该走线模塑化合物包覆所述芯片座支撑柱。
42.如权利要求41所述的制造方法，其中形成该芯片座及所述芯片座支撑柱的该步骤 通过电镀实施。
43.如权利要求41所述的制造方法，其中研磨该走线模塑化合物的底面的该步骤包括研磨该走线模塑化合物，使该走线模塑化合物暴露出各所述芯片座支撑柱的下表面；以及该制造方法还包括形成绝缘层于各所述芯片座支撑柱的该下表面上。
44.如权利要求四所述的制造方法，其中于移除该载具的该步骤之前，该制造方法还 包括形成芯片座于该载具的该下表面上； 形成芯片座支撑柱于该芯片座的下表面上； 研磨该走线模塑化合物的底面的该步骤包括研磨该走线模塑化合物，使该走线模塑化合物暴露出该芯片座支撑柱的下表面。
45.如权利要求44所述的制造方法，其中形成该芯片座及所述芯片座支撑柱的该步骤 通过电镀实施。
46.如权利要求44所述的制造方法，其中该制造方法还包括 形成绝缘层于该芯片座的上表面上。
47.一种走线基板的制造方法，包括提供一载具；形成多条走线于该载具的下表面上； 形成多个导电柱于所述走线上；形成多个走线接垫于所述走线上，各所述走线接垫与各所述导电柱沿着所述走线的延 伸方向分开一距离；通过走线模塑化合物，包覆所述导电柱及所述走线；研磨该走线模塑化合物的底面，以暴露出各所述导电柱的导电柱表面；以及移除该载具，以暴露出各所述走线的走线表面。
48.如权利要求47所述的制造方法，其中形成所述走线的该步骤通过电镀实施。
49.如权利要求47所述的制造方法，其中形成所述导电柱的该步骤通过电镀实施。
全文摘要
一种半导体封装件及其制造方法以及走线基板及其制造方法。半导体封装件包括走线基板、芯片及多条引线。走线基板包括多条走线、多个导电柱、多个走线接垫及走线模塑化合物。导电柱形成于走线的下表面。走线模塑化合物包覆导电柱及走线，并暴露出导电柱的下表面及走线的上表面。芯片设于走线基板，引线电性连接芯片与走线接垫，走线接垫系不与导电柱重叠。
文档编号H01L23/498GK102132404SQ200980144233
公开日2011年7月20日 申请日期2009年11月6日 优先权日2008年11月7日
发明者林少雄, 林建福 申请人:先进封装技术私人有限公司