专利名称：分栅型埋入式浮栅的非易失性存储器及其制造方法
技术领域：
本发明涉及半导体制作技术领域，具体涉及一种分栅型埋入式浮栅的非易失性存
储器及其制造方法。
背景技术：
非易失性存储器(Non-volatile Memory, NVM)是一种具有M0S晶体管结构的存 储单元，因具有可多次进行数据的存入，读取，抹除等特性，且存入的数据在断电之后也不
会消失，因此被广泛应用于个人计算机和电子设备。然而，随着半导体组件朝小型化逐渐发 展，存储器的尺寸也随着线宽减少而縮小，连带使得非挥发性存储器中的源极对浮置栅极 的耦合率大幅降低。 通常，非易失性存储器一般包括源区、漏区、沟道区、控制栅和浮栅。浮栅结构是非 易失性存储单元的MOS晶体管与普通MOS晶体管最主要的区别，其在这种存储单元结构中 起到存储电荷的作用，使得存储单元在断电的情况下依然能够保持所存储的信息，从而使 得这种存储器有非易失性的特点。目前，非易失性存储器的浮栅结构包括叠栅或分栅结构， 参考附图l所示，为现有的一种分栅结构的非易失性存储器的结构示意图，所述的非易失 性存储器包括半导体衬底10 ;位于半导体衬底10上的两个分离的结构单元，所述结构单 元包括依次位于半导体衬底上的耦合介质层11、浮栅12、隔离介质层13和支撑介质层14， 其中所述的浮栅外侧面为尖角形状；位于两个分离的结构单元之间的半导体衬底10内的 源极17 ;位于两个分离的耦合介质层11、浮栅12、隔离介质层13内侧壁的第一侧壁层15 ; 填充两个分离的结构单元之间的间隙的耦合传导层16 ;位于两个分离的结构单元外侧壁 和所述结构单元外侧半导体衬底上，呈L型的隧道介质层18 ;位于L型的隧道介质层外侧 的控制栅极19 ;位于控制栅极外侧半导体衬底内的漏极20。 随着非易失性存储器尺寸的变小，浮栅的尺寸也随之縮小，在其它条件不变的情 况下，源极对浮栅的耦合面积减小，从而影响非易失性存储单元编程能力，导致非易失性存 储单元性能下降。
发明内容
本发明要解决的技术问题在于，提供一种分栅型埋入式浮栅的非易失性存储器及 其制造方法，以提高非易失性存储器的编程能力。 本发明提供一种分栅型埋入式浮栅的非易失性存储器的制作方法，包括 提供半导体衬底以及位于半导体衬底上的刻蚀阻挡层，在所述的刻蚀阻挡层上形
成开口 ； 以刻蚀阻挡层为掩膜，刻蚀半导体衬底，在半导体衬底内形成沟槽，在沟槽内壁形 成耦合介质层，形成嵌入所述耦合介质层的第一传导层； 在所述刻蚀阻挡层的开口内依次沉积位于开口内壁以及第一传导层上的隔离介 质层，形成嵌入所述隔离介质层的第一耦合传导层；
4
在所述开口的侧壁形成位于第一耦合传导层上的支撑介质层； 以所述刻蚀阻挡层和支撑介质层为掩膜，刻蚀第一耦合传导层，隔离介质层，第一
传导层以及耦合介质层至暴露出沟槽底部，形成两个分离的包括支撑介质层、第一耦合传 导层，隔离介质层，第一传导层和耦合介质层的结构单元； 以所述刻蚀阻挡层和支撑介质层为掩膜，在半导体衬底内进行第一离子注入，形 成源极； 在两个分离的耦合介质层、第一传导层、隔离介质层以及部分第一耦合传导层的 内侧壁形成第一侧壁层； 在两个分离的结构单元之间的间隙中填充第二耦合传导层，第二耦合传导层与第
一耦合传导层电接触； 去除刻蚀阻挡层； 在两个分离的结构单元外侧的半导体衬底上形成隧道介质层；
在所述隧道介质层上形成控制栅极； 在控制栅外侧的半导体衬底内进行离子注入，形成漏极。 本发明还提供一种分栅型埋入式浮栅的非易失性存储器，包括 半导体衬底； 嵌入半导体衬底内的两个分离的耦合介质层、浮栅，以及依次位于浮栅上隔离介 质层，第一耦合传导层和支撑介质层，所述的耦合介质层、浮栅、隔离介质层，第一耦合传导 层和支撑介质层构成两个分离的结构单元； 位于两个分离的结构单元之间的半导体衬底内的源极； 位于两个分离的耦合介质层、浮栅、隔离介质层以及部分第一耦合传导层内侧壁 的第一侧壁层； 填充两个分离的结构单元之间的间隙，并与第一耦合传导层电接触的第二耦合传 导层； 位于两个分离的结构单元外侧半导体衬底上的隧道介质层；
位于隧道介质层外侧的控制栅极；
位于控制栅外侧半导体衬底内的漏极。 与现有技术相比，本发明所述的分栅型埋入式浮栅的非易失性存储器及其制作方 法通过增加的第一耦合传导层来增加源极与浮栅的交叠面积，可以提高源极与浮栅的电荷 耦合作用，从而提高该存储器单元的编程能力。
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目 的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按 比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了层和区域的厚度。
图1为现有技术中分栅型埋入式浮栅的非易失性存储器的结构示意图； 图2至图13为本发明分栅型埋入式浮栅的非易失性存储器的制作方法各步骤的
截面结构示意图。
具体实施例方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明 的具体实施方式
做详细的说明。 在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以 很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况 下做类似推广。因此本发明不受下面公开的具体实施的限制。 本实施例提供一种分栅型埋入式浮栅的非易失性存储器的制作方法，包括如下步 骤 步骤S1，提供半导体衬底100以及位于半导体衬底100上的刻蚀阻挡层105，在所 述的刻蚀阻挡层105上形成开口 ；参考附图2所示，提供半导体衬底100，所述半导体衬底 100的材料例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)等。 本实施例中，所述的半导体衬底内已经形成有用于隔离有源区的隔离结构，所述隔离结构 优选的为浅沟槽隔离结构(STI)。本实施例所述的分栅型埋入式浮栅的非易失性存储器即 形成于两个相邻的STI之间的有源区内。 继续参考附图2，刻蚀阻挡层105用于在随后的刻蚀工艺中作为掩膜层，保护其下 面的膜层不被刻蚀，其材料例如为氮化硅层等，其制作工艺例如为化学气相沉积工艺，厚度 范围例如为2000埃至4000埃。 在所述的刻蚀阻挡层105上形成开口的工艺可以是本领域技术人员熟知的任何 现有技术，例如采用旋涂工艺在刻蚀阻挡层105上形成光刻胶层，然后采用曝光，显影工 艺处理所述光刻胶层，去除设定区域上的光刻胶，形成光刻胶开口 ，最后以光刻胶为掩膜， 刻蚀所述刻蚀阻挡层105，将光刻胶上的开口图案转移到刻蚀阻挡层105上。
步骤S2，参考附图3所示，以刻蚀阻挡层105为掩膜，刻蚀半导体衬底100，在半导 体衬底100内形成沟槽，在沟槽内壁形成耦合介质层IOI，形成嵌入所述耦合介质层的第一 传导层102 ;由于所述的耦合介质层位于沟槽的内壁，因此，形成的第一传导层填满所述的 沟槽并嵌入所述耦合介质层101。 刻蚀所述半导体衬底100形成沟槽的工艺例如为干法刻蚀，形成的沟槽的深度略 小于耦合介质层102与第一传导层102的厚度之和，也就是说，第一传导层102的表面高于 半导体衬底100埃至400埃。 耦合介质层101用于电绝缘所述半导体衬底100与第一传导层102，材料可以是氧 化硅(Si02)或氮氧化硅(SiNO)，优选的例如氧化硅。随着器件的特征尺寸的进一步縮小， 耦合介质层101的材料优选为高介电常数(高K)材料，能够减小器件的漏电流。所述的高 介电常数材料优选的是氧化铪、氧化锆和氧化铝。 所述耦合介质层101的制作工艺例如为化学气相沉积(CVD)、等离子体增强型化 学气相沉积(PECVD)工艺或者热氧化法等，优选为热氧化法。本实施例中，耦合介质层101 的厚度范围为50埃至150埃。 所述的第一传导层102的材料例如为多晶硅或掺杂金属杂质的多晶硅，金属杂质 至少包括一种金属(例如钛、钽、钨等)以及金属硅化物。形成第一传导层102的方法包括 化学气相沉积(CVD)、物理气相沉积(PVD)、等离子体增强型化学气相沉积(PECVD)工艺。为了获得较好的电学性能，通常在多晶硅材料中掺杂杂质粒子，例如n型杂质磷或者P型杂质
B。本实施例中，第一传导层102的厚度范围为200埃至900埃。如果耦合介质层101的材
料为高介电常数(高K)材料，则第一传导层102的材料还可以是金属。 通常，在采用化学气相沉积工艺沉积所述的第一传导层102之后，还要对所述的
第一传导层102进行化学机械抛光工艺，去除沟槽上部的第一传导层，并使第一传导层102
的上表面微微高于半导体衬底的表面。 步骤S3，参考附图4所示，在所述刻蚀阻挡层105的开口内依次沉积位于开口内壁以及第一传导层102上的隔离介质层103，形成嵌入所述隔离介质层103的第一耦合传导层104，隔离介质层103和第一耦合传导层104的厚度之和小于开口高度。
所述的隔离介质层103用于将第一传导层102与第一耦合传导层104电绝缘，因此，可以选用任意绝缘材料，例如氧化硅，氮化硅，氮氧化硅中的任意一种或者几种的组合。隔离介质层103的材料还可以是高介电常数(高K)材料，能够减小器件的漏电流，所述的高介电常数材料优选的是氧化铪、氧化锆和氧化铝。制作工艺例如为化学气相沉积法，本实施例中，隔离介质层103的厚度范围为50埃至150埃。 需要说明的是，所述的隔离介质层位于第一传导层上以及开口两侧的侧壁，如附图4所示，并且，所述的第一耦合传导层的上表面与隔离介质层的上表面水平，也就是说，第一耦合传导层嵌入所述的隔离介质层内，这种结构的优点在于1)存储单元在写入时，热电子面对浮栅(第一耦合传导层)运动，更容易注入即写入；2)浮栅的有效沟道变长，从而抑制了短沟道效应，从而为制作更小的存储单元创造了条件；3)存储单元在竖直方向上的高度减低，从而帮助后段的布线工艺；4)与传统存储单元相比，结构变化不大，工艺制造简单，设计简单。 第一耦合传导层104通过第二耦合传导层与源极导通，以扩大源极区域的面积，
其材料例如为N型或者P型掺杂的多晶硅或掺杂金属杂质的多晶硅，其掺杂类型原则上与
半导体衬底以及第二耦合传导层的掺杂类型相同。其制作工艺例如为化学气相沉积工艺，
本实施例中，第一耦合传导层104的厚度范围为600埃至1500埃。如果隔离介质层103的
材料为高介电常数(高K)材料，则第一耦合传导层104的材料还可以是金属。 在本实施例中，一个优选的实施方式为采用化学气相沉积工艺在第一传导层以及
开口侧壁沉积隔离介质层，随后，在所述隔离介质层上以及开口内采用化学气相沉积工艺
沉积第一耦合传导层，随后通过化学机械抛光工艺抛光所述的第一耦合传导层和隔离介质
层，形成附图4所示的结构。 步骤S4，参考附图5所示，在所述开口的侧壁形成位于第一耦合传导层上的支撑介质层106 ;所述的支撑介质层106位于开口的两个侧壁，外围轮廓为弧形，其形成工艺与半导体制作工艺中侧墙的形成工艺近似，例如为在所述的开口内沉积绝缘材料，然后，采用等离子刻蚀工艺刻蚀所述绝缘材料，所述的等离子体刻蚀工艺中同时进行化学刻蚀和物理轰击，去除开口中间部分的绝缘材料，刻蚀工艺完成后，就会在开口的两个侧壁形成弧形支撑介质层106。 所述的支撑介质层106材料为氧化硅，氮化硅或者氮氧化硅中的任意一种或者几种的组合。本实施例中，所述的支撑介质层106，隔离介质层103和第一耦合传导层104的厚度之和近似等于附图2中形成的刻蚀阻挡层的开口高度之和。
步骤S5，参考附图6所示，以所述刻蚀阻挡层105和支撑介质层106为掩膜，刻蚀第一耦合传导层104，隔离介质层103，第一传导层102以及耦合介质层101至暴露出沟槽底部，形成两个分离的包括支撑介质层106、第一耦合传导层104，隔离介质层103，第一传导层102和耦合介质层101的结构单元； 所述的刻蚀工艺例如为等离子干法刻蚀或者反应离子刻蚀，也可以选用湿法刻蚀工艺。刻蚀过程中根据膜层材料的变化，变换不同的刻蚀剂，其为本领域技术人员熟知的现有技术，在此不再赘述。 步骤S6，参考附图7所示，以所述刻蚀阻挡层105和支撑介质层106为掩膜，在半导体衬底100内进行第一离子注入，形成源极107 ; 所述的第一离子例如为包含第三主族元素的离子例如硼离子，氟化硼离子等，还
可以是包含第五主族元素的离子例如磷离子，砷离子等，根据半导体衬底中阱的掺杂类型
以及所述的存储器件的类型，可以选用不同的掺杂离子。具体的注入工艺也可以根据工艺
设计的需要进行调整，因此，本文不局限于任一具体数值或者数值范围。 步骤S7，参考附图8所示，在两个分离的耦合介质层101、第一传导层102、隔离介
质层103以及部分第一耦合传导层104的内侧壁形成第一侧壁层108 ; 所述的第一侧壁层108用于隔离第一传导层102和随后形成的第二耦合传导层，
并隔离部分第一耦合传导层104和第二耦合传导层，其材料为氧化硅，氮化硅或者氮氧化
硅中的任意一种或者几种的组合。 第一侧壁层108在沟道长度方向的宽度范围为200埃至500埃，以保证隔离性能，以及随后形成的源极的面积和第二耦合传导层与源极之间的接触面积。在垂直于沟道长度方向，第一侧壁层108的厚度大于耦合介质层IOI，第一传导层102和隔离介质层103的厚度之和，但是小于耦合介质层IOI，第一传导层102、隔离介质层103和第一耦合传导层104的厚度之和，以保证随后形成的第二耦合传导层与第一耦合传导层之间产生电接触。
步骤S8，参考附图9所示，在两个分离的结构单元之间的间隙中填充第二耦合传导层109，第二耦合传导层109与第一耦合传导层104电接触； 所述的第二耦合传导层109电连接第一耦合传导层104和源极导通，以扩大源极区域的面积，其材料例如为N型或者P型掺杂的多晶硅或掺杂金属杂质的多晶硅，其掺杂类型原则上与半导体衬底以及第一耦合传导层的掺杂类型相同。其制作工艺例如为首先采用化学气相沉积工艺在两个分离的结构单元之间的间隙中填充掺杂的多晶硅材料，随后采用CMP工艺处理所述多晶硅材料，直至露出部分支撑介质层。 步骤S9，参考附图IO所示，去除刻蚀阻挡层105 ;去除所述的刻蚀阻挡层105的工艺例如为采用湿法刻蚀工艺去除所述的刻蚀阻挡层，所述的湿法刻蚀采用的刻蚀剂例如为热磷酸。 步骤S10，参考附图ll所示，在两个分离的结构单元外侧的半导体衬底上形成隧道介质层111 ; 所述的隧道介质层与位于分离的结构单元外侧壁的耦合介质层，隔离介质层共同用于半导体衬底与控制栅，浮栅与控制栅，以及第一耦合传导层104与控制栅之间的绝缘和隔离，并且作为分栅型埋入式浮栅的非易失性存储器的隧道氧化层，以实现存储器的读写等编程操作。其材料例如为氧化硅，以及其他可以作为栅极氧化层的介电材料。其厚度
8范围为80埃至200埃。 通过步骤S2和步骤S3的描述可以看到，形成所述的耦合介质层时，已经使耦合介质层包围了第一传导层的侧壁，在形成隔离介质层时，隔离介质层也已经包围了第一耦合传导层的侧壁，所述的隔离介质层和耦合介质层已经实现了控制栅极与第一传导层和第一耦合传导层之间的隔离，因此，在形成隧道介质层111的工艺中，只需在两个分离的结构单元外侧的半导体衬底上形成隧道介质层lll，用于隔离控制栅极与半导体衬底(以及其中的源极)。 步骤S11，参考附图12所示，在所述隧道介质层的上形成控制栅极112。所述的控制栅极112的材料例如为多晶硅或掺杂金属杂质的多晶硅，金属杂质至少包括一种金属(例如钛、钽、钨等)以及金属硅化物。形成控制栅极112的方法可以是本领域技术人员熟知的任何现有技术，例如首先采用包括化学气相沉积(CVD)或者等离子体增强型化学气相沉积(PECVD)工艺在隧道介质层上沉积多晶硅，随后采用等离子刻蚀工艺去除部分多晶硅，形成控制栅。 步骤S12，参考附图13所示，在控制栅外侧的半导体衬底内进行离子注入，形成漏极113。所述形成漏极的工艺可以是本领域技术人员熟知的任何现有技术，可参考源极的形成工艺，在此不再赘述。 所述的分栅型埋入式浮栅的非易失性存储器的制作方法通过增加与第二耦合传导层电接触的第一耦合传导层，并通过第二耦合传导层与半导体衬底内的源极电连接，从而增大了源极和浮栅之间的耦合面积，从而增大了器件的编程能力。 由于本实施例所述的分栅型非易失性存储器的制作方法增大了源极和浮栅之间的耦合面积，因此，其耦合电容增加，当存储器单元进行编程时，源极加高压(7-9V)，通过耦合电容，浮栅的电压也被提高(至4-5V)，浮栅的高压大大增大了沟道中运动的电子成为热电子跃入浮栅的几率(电子"漏极"到"源极")，电子跃入浮栅并使浮栅电势降低至浮栅下方的沟道关闭是则完成了写入的过程。 源极耦合电容越大，则能浮栅被耦合的电压越高，写入的能力越强，或者说在保持原来写入的能力不变的情况下，源极与浮栅下方的耦合面积可以越小，从而可以縮小存储单元的面积。 进一步，所述的分栅型埋入式浮栅的非易失性存储器，由于浮栅结构埋入半导体
衬底里面，加大了载流子在源极与漏极之间的运动的距离，从而有利于增加沟道的有效距
离，避免了小尺寸下的MOS管的短沟道效应；再进一步，在一定的沟道长度的设计条件下，
这种埋入式的栅极结构有利于縮小存储器单元结构的尺寸，并且有利于减少该存储器结构
纵向结构的厚度，进一步减少该存储器单元在三维结构上的尺寸。 实施例2 本实施例提供一种分栅型埋入式浮栅的非易失性存储器，参考附图13，包括半导体衬底100 ;嵌入半导体衬底100内的两个分离的耦合介质层101、浮栅102，以及依次位于浮栅上隔离介质层103，第一耦合传导层104和支撑介质层106，所述的耦合介质层101、浮栅102、隔离介质层103，第一耦合传导层104和支撑介质层106构成两个分离的结构单元；位于两个分离的结构单元之间的半导体衬底内的源极107 ;位于两个分离的耦合介质层、浮栅、隔离介质层以及部分第一耦合传导层内侧壁的第一侧壁层108 ;填充两个分离的
9结构单元之间的间隙，并与第一耦合传导层104电接触的第二耦合传导层109 ;位于两个分离的结构单元外侧半导体衬底上的隧道介质层111 ;位于隧道介质层外侧的控制栅极112，位于控制栅外侧半导体衬底内的漏极113。 本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
权利要求
一种分栅型埋入式浮栅的非易失性存储器的制作方法，包括提供半导体衬底以及位于半导体衬底上的刻蚀阻挡层，在所述的刻蚀阻挡层上形成开口；以刻蚀阻挡层为掩膜，刻蚀半导体衬底，在半导体衬底内形成沟槽，在沟槽内壁形成耦合介质层，形成嵌入所述耦合介质层的第一传导层；在所述刻蚀阻挡层的开口内依次沉积位于开口内壁以及第一传导层上的隔离介质层，形成嵌入所述隔离介质层的第一耦合传导层；在所述开口的侧壁形成位于第一耦合传导层上的支撑介质层；以所述刻蚀阻挡层和支撑介质层为掩膜，刻蚀第一耦合传导层，隔离介质层，第一传导层以及耦合介质层至暴露出沟槽底部，形成两个分离的包括支撑介质层、第一耦合传导层，隔离介质层，第一传导层和耦合介质层的结构单元；以所述刻蚀阻挡层和支撑介质层为掩膜，在半导体衬底内进行第一离子注入，形成源极；在两个分离的耦合介质层、第一传导层、隔离介质层以及部分第一耦合传导层的内侧壁形成第一侧壁层；在两个分离的结构单元之间的间隙中填充第二耦合传导层，第二耦合传导层与第一耦合传导层电接触；去除刻蚀阻挡层；在两个分离的结构单元外侧的半导体衬底上形成隧道介质层；在所述隧道介质层上形成控制栅极；在控制栅外侧的半导体衬底内进行离子注入，形成漏极。
2. 根据权利要求1所述的分栅型埋入式浮栅的非易失性存储器的制作方法，其特征在 于，所述的第一耦合传导层的材料为多晶硅。
3. 根据权利要求1所述的分栅型埋入式浮栅的非易失性存储器的制作方法，其特征在 于，所述的第一耦合传导层的厚度为600埃至1500埃。
4. 根据权利要求1所述的分栅型埋入式浮栅的非易失性存储器的制作方法，其特征在 于，所述的第二耦合传导层的材料为多晶硅。
5. 根据权利要求1所述的分栅型埋入式浮栅的非易失性存储器的制作方法，其特征在 于，所述的浮栅以及控制栅的材料为多晶硅。
6. 根据权利要求1所述的分栅型埋入式浮栅的非易失性存储器的制作方法，其特征在 于，所述的耦合介质层，隔离介质层，第一侧壁层以及隧道介质层的材料为氧化硅。
7. —种分栅型埋入式浮栅的非易失性存储器，其特征在于，包括 半导体衬底；嵌入半导体衬底内的两个分离的耦合介质层、浮栅，以及依次位于浮栅上隔离介质层， 第一耦合传导层和支撑介质层，所述的耦合介质层、浮栅、隔离介质层，第一耦合传导层和 支撑介质层构成两个分离的结构单元；位于两个分离的结构单元之间的半导体衬底内的源极；位于两个分离的耦合介质层、浮栅、隔离介质层以及部分第一耦合传导层内侧壁的第 一侧壁层；填充两个分离的结构单元之间的间隙，并与第一耦合传导层电接触的第二耦合传导层；位于两个分离的结构单元外侧半导体衬底上的隧道介质层； 位于隧道介质层外侧的控制栅极； 位于控制栅外侧半导体衬底内的漏极。
8. 根据权利要求7所述的分栅型埋入式浮栅的非易失性存储器，其特征在于，所述的 第一耦合传导层的材料为多晶硅。
9. 根据权利要求7所述的分栅型埋入式浮栅的非易失性存储器，其特征在于，所述的 第一耦合传导层的厚度为600埃至1500埃。
10. 根据权利要求7所述的分栅型埋入式浮栅的非易失性存储器，其特征在于，所述的 第二耦合传导层的材料为多晶硅。
11. 根据权利要求7所述的分栅型埋入式浮栅的非易失性存储器，其特征在于，所述的 浮栅以及控制栅的材料为多晶硅。
12. 根据权利要求7所述的分栅型埋入式浮栅的非易失性存储器，其特征在于，所述的 耦合介质层，隔离介质层，第一侧壁层以及隧道介质层的材料为氧化硅。
全文摘要
一种分栅型埋入式浮栅的非易失性存储器的制作方法，包括在半导体衬底上的刻蚀阻挡层上形成开口；在半导体衬底内形成沟槽，在沟槽内壁形成耦合介质层，形成嵌入耦合介质层的第一传导层；在刻蚀阻挡层的开口内依次沉积位于开口内壁以及第一传导层上的隔离介质层，形成嵌入隔离介质层的第一耦合传导层；在开口的侧壁形成支撑介质层；刻蚀第一耦合传导层，隔离介质层，第一传导层以及耦合介质层至暴露除半导体衬底，形成两个分离的结构单元；形成源极；形成第一侧壁层；在两个分离的结构单元之间的间隙中填充第二耦合传导层；去除刻蚀阻挡层；形成隧道介质层；在隧道介质层的外侧形成控制栅极；形成漏极。所述结构提高了存储器的编程能力。
文档编号H01L21/8247GK101770991SQ201010022708
公开日2010年7月7日 申请日期2010年1月12日 优先权日2010年1月12日
发明者江红 申请人:上海宏力半导体制造有限公司