专利名称：半导体结构的形成方法
技术领域：
本发明主要涉及半导体装置，特别涉及鳍式场效应晶体管(fin field effecttransistors ；finFETs)的轻惨杂源 / 漏极(lightly doped source and drain ； LDD)区与外延区的形成方法。
背景技术：
随着集成电路尺寸的缩减，金属-氧化物-半导体(metal-oxide-semiconductor ； M0S)装置的尺寸日益变小，金属-氧化物-半导体装置的结深度也随之缩减，这样的缩减导致在金属-氧化物-半导体装置的制造上面临了技术上的难题。例如，为了减少源极与漏极的电阻，较小的金属-氧化物-半导体装置需要较高的源极与漏极的掺杂物浓度及/或较大的结深度。然而，较高的掺杂物浓度，特别在轻掺杂源/漏极(lightly dopedsource and drain ；LDD)区会造成漏电流的增加，而轻掺杂源/漏极区的结深度的增加，会造成所制造的金属-氧化物-半导体装置的短沟道特性的损害。
发明内容
有鉴于此，本发明提供一种半导体结构的形成方法，包含提供一基底，上述基底在其一表面具有一鳍状物；以及形成一鳍式场效应晶体管，其还具有在上述鳍状物上形成一栅极堆叠结构；在上述栅极堆叠结构的一侧壁上形成一薄层间隙壁；及以外延的方式从上述鳍状物生长一外延区。在上述外延区的外延生长的步骤之后，在上述薄层间隙壁的一外缘上形成一主间隙壁。在形成上述主间隙壁的步骤之后，执行一深源/漏极掺杂步骤， 以形成上述鳍式场效应晶体管的一深源/漏极区。本发明又提供一种半导体结构的形成方法，包含提供一半导体基底，上述半导体基底在一 P型金属-氧化物-半导体区内具有一第一鳍状物、在一 N型金属-氧化物-半导体区内具有一第二鳍状物；在上述P型金属-氧化物-半导体区中形成一 P型鳍式场效应晶体管；以及在上述N型金属-氧化物-半导体区中形成一 N型鳍式场效应晶体管。上述P型鳍式场效应晶体管的形成还具有在上述第一鳍状物上形成一第一栅极堆叠结构； 在上述第一栅极堆叠结构的一侧壁上形成一第一薄层间隙壁；以上述第一薄层间隙壁为掩模，执行一第一轻掺杂源/漏极注入步骤；以上述第一薄层间隙壁为掩模，在上述第一鳍状物中形成一凹部；以外延的方式在上述凹部中生长一第一外延区；及在上述第一外延区的外延生长步骤之后，在上述第一薄层间隙壁的侧壁上形成一第一主间隙壁。上述N型鳍式场效应晶体管的形成，还具有在上述第二鳍状物上形成一第二栅极堆叠结构；在上述第二栅极堆叠结构的一侧壁上形成一第二薄层间隙壁；以上述第二薄层间隙壁为掩模，执行一第二轻掺杂源/漏极注入步骤；以外延的方式在上述第二鳍状物的一上表面与侧壁的暴露部分上，生长一第二外延区；及在上述第二外延区的外延生长步骤之后，在上述第二薄层间隙壁的侧壁上形成一第二主间隙壁。本发明又提供一种半导体结构的形成方法，包含提供一基底，上述基底在其一表面具有一鳍状物；以及形成一鳍式场效应晶体管，其具有在上述鳍状物上形成一栅极堆叠结构；在上述栅极堆叠结构的一侧壁上形成一薄层间隙壁；在上述薄层间隙壁的一外缘上形成一主间隙壁；以外延的方式生长具有一内缘的一外延区，上述内缘实质上垂直于上述薄层间隙壁与上述主间隙壁之间的一界面；及在形成上述主间隙壁的步骤之后，执行一深源/漏极掺杂步骤，以形成上述鳍式场效应晶体管的一深源/漏极区。本发明会得到减低漏电流的效果，但是未牺牲短沟道特性(short channelcharacteristics)0
图1 图17是一系列的剖面图，显示本发明优选实施例的鳍式场效应晶体管(fin field-effect transistors ；FinFETs)的制造过程中的中间步骤。其中，附图标记说明如下
20 '基底 22 浅沟槽隔离区
38 掩模层 41 掩模层
41_1 氧化物层 41__2 氮化硅层
48 掩模48_1 氧化物层
48_2 氮化硅层56 介电层
58 光致抗蚀剂100 --N型金属-氧化物-半导体区
124广、半导体鳍状物125 --虚线
132广H 介电质134 --栅极
135广、掩模层(硬掩模)136 薄层间隙壁
138广、薄层间隙壁140 --轻掺杂源/漏极区
144 -、外延区150 --光致抗蚀剂
156广、主间隙壁157 --外侧壁
160广、深源/漏极区162 硅化物区
200广 P型金属-氧化物-半导体区 2M 半导体鳍状物
232广H 介电质234 --栅极
235广、掩模层(硬掩模)236 薄层间隙壁
238广、薄层间隙壁240 --轻掺杂源/漏极区
242广、光致抗蚀剂244 --外延区(SiGe应力源)
252广、凹部256 --主间隙壁
257 -、外侧壁260 --深源/漏极区
262 -、硅化物区
具体实施例方式为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合附图，作详细说明如下在以下实施例中，提供鳍式场效应晶体管(fin field-effect transistors ； FinFETs)的形成方法，在附图中所示出的实施例的制造过程的中间阶段，一并示出一 P型鳍式场效应晶体管与一N型鳍式场效应晶体管的形成。在以下的文字叙述及附图所示的实施例中，类似的元件符号用以代表类似的元件。请参考图1，提供一基底20，其具有位于N型金属-氧化物-半导体区100中的一部分与位于P型金属-氧化物-半导体区200中的一部分。基底20可以是一块硅(bulk silicon)基底，而也可以是其他常用的结构与材料，例如绝缘体上覆硅 (silicon-on-insulator ；SOI)结构与硅合金。基底20可以是已掺杂P型或N型掺杂物的基底。在基底20上或基底20中，可形成有隔离区例如浅沟槽隔离(shallow trench isolation ；STI)区22。半导体鳍状物IM与2M分别形成于N型金属-氧化物-半导体区100与P型金属-氧化物-半导体区200中，其为高于邻近的浅沟槽隔离区22的上表面的半导体区域。用以形成半导体鳍状物1 与224的工艺步骤已是在本发明所属技术领域中广为人知的技术，因此在此不讨论。一第一栅极堆叠结构形成于半导体鳍状物124的上表面与侧壁上，上述第一栅极堆叠结构具有栅介电质132与栅极134。一第二栅极堆叠结构形成于半导体鳍状物224的上表面与侧壁上，上述第二栅极堆叠结构具有栅介电质232与栅极234。栅极134与234 可使用常用的导体材料来形成，例如为多晶硅、金属、金属硅化物、金属氮化物、与上述的组合。栅介电质132与232可包含常用的介电材料，例如氧化物、氮化物、氧氮化物、碳化物、 与上述的组合。每一个上述的栅极堆叠结构，可分别在栅极134与234上还具有掩模层 135/235，其中上述掩模层可以氮化硅来形成。图1也示出薄层间隙壁136与236的形成。薄层间隙壁136与236的厚度可以是例如小于100A，而也可以是其他厚度。本发明所属技术领域中的普通技术人员应可了解在整份本说明书中所公开的尺寸均仅止于举例，而在使用其他形成技术的情况下，这些尺寸会有所变动。可用于薄层间隙壁136与236的材料包含常用的间隔物材料，例如氧化物(例如氧化硅)。如本发明所属技术领域中的已知技术，薄层间隙壁136与236的形成可包含形成一间隔物层、然后图形化此间隔物层而移除其水平的部分。请参考图2，毯覆性地形成掩模层38，掩模层3可以是以异于薄层间隙壁136与 236的材料所形成。在一实施例中，以氮化硅来形成掩模层38。掩模层38的厚度，例如可为小于100人。接下来，如图3所示，蚀刻掩模层38，而分别残留于薄层间隙壁136与236的侧壁上的掩模层38的垂直部分，则形成薄层间隙壁138与238。在整份的本说明书中，薄层间隙壁136与138的组合视为一薄层间隙壁，而薄层间隙壁236与238的组合也视为一薄层间隙壁。图3也示出用以形成轻掺杂源/漏极(lightly doped source and drain ；LDD) 区的掺杂或注入步骤，其中将一 N型掺杂物注入半导体鳍状物IM中，而将一 P型掺杂物注入半导体鳍状物224中，而分别在半导体鳍状物IM与224中形成轻掺杂源/漏极区140 与M0。可以执行一退火步骤。因此，上述N型与P型掺杂物的扩散会使轻掺杂源/漏极区 140与240分别延伸至薄层间隙壁136/138与236/238的下方。N型掺杂物与P型掺杂物的掺杂浓度均可以是5X 1019/cm3 1 X IO2tVcm3、或可以是1 X IO1Vcm3 5 X 1019/cm3，但也可使用其他适用于轻掺杂源/漏极区的不同浓度。在图4中，形成掩模层41来覆盖N型金属-氧化物-半导体区100与P型金属-氧化物-半导体区200中的结构，然后形成光致抗蚀剂242来覆盖P型金属-氧化物-半导体区200、但未覆盖N型金属-氧化物-半导体区100。掩模层41可具有氧化物层41_1与氮化硅层41_2。接下来如图5所示，移除N型金属-氧化物-半导体区100中的掩模层41 的受到暴露的部分，然后移除光致抗蚀剂M2。请注意在移除掩模层41的过程中，可以发生、或未发生损失一部分的半导体鳍状物1 的副作用，其中图5中的虚线125显示损失了一部分的半导体鳍状物1 之后的半导体鳍状物124的上表面。请参考图6A与图6B，例如通过选择式的外延生长技术(selective 印itaxialgrowth ;SEG)，在半导体鳍状物124的暴露表面形成外延区144。外延区144 的内缘可实质上垂直于薄层间隙壁138的外侧壁157。外延区144可由硅磷(silicon phosphorous ;SiP)、硅碳(silicon carbon)、或同类材料所形成。在外延生长硅碳的情况中，可以在外延生长的过程中，同步(in-situ)掺杂N型的掺杂物例如磷。在一实施例中， 磷的原子百分比可大于0. 2%，且在硅磷中的磷的浓度可大于1 X IO2Vcm30在移除部分的掩模层41的过程中半导体鳍状物IM受到损失(请参考图5中的虚线125)的实施例中，外延区144的上表面会生长而结果高于半导体鳍状物124的上表面，所形成的结构示于图6A 中。在一替代的实施例中，若半导体鳍状物1 并未在移除掩模层41的过程中受到损失， 外延区144会形成于半导体鳍状物124的暴露的上表面与侧壁上，如图6B所示。在一例示的实施例中，外延区144的厚度是50 A-400人。在形成外延区144之后，移除掩模层41，所形成的结构如图7所示。图8 图10示出在半导体鳍状物2M上形成外延区M4。在图8中，形成掩模48 来覆盖N型金属-氧化物-半导体区100与P型金属-氧化物-半导体区200中的结构， 然后形成光致抗蚀剂150来覆盖N型金属-氧化物-半导体区100、但未覆盖P型金属-氧化物-半导体区200。掩模层48可具有氧化物层48_1与位于氧化物层48_1上的氮化硅层48_2。接下来，如图9所示，将P型金属-氧化物-半导体区200中的掩模48的暴露的部分移除，然后移除光致抗蚀剂150。然后，以薄层间隙壁236/238为掩模，执行一凹下的工艺而在半导体鳍状物2M中形成凹部252。如果从图9的左侧或右侧观察，凹部252实际上代表移除部分的半导体鳍状物2M之后所留下的空间，其中以虚线来标示凹部252的边界。 在一实施例中，凹部252可延伸至低于浅沟槽隔离区22的上表面之处。请参考图10，例如通过选择式的外延生长技术(selective epitaxial growth ； SEG)，从半导体鳍状物224的暴露表面开始形成外延区M4。外延区M4的内缘可实质上垂直于薄层间隙壁238的外侧壁257。外延区244可由硅锗(silicon germanium ；SiGe)、 硅、或同类材料所形成。在后文中，也将外延区244称为SiGe应力源。所形成的SiGe应力源244所具有的锗的原子百分比可以是10% 40%，但也可以是其他的原子百分比。在一实施例中，在外延区M4的外延生长的过程中并未掺杂P型的掺杂物。在一替代的实施例中，在外延生长的过程中，同步(in-situ)掺杂P型的掺杂物例如硼及/或铟，掺杂浓度为 lX1018/cm3 lX1021/cm3。所形成的外延区M4的上表面可高于原始的外延区M4的上表面或与其同高。在一例示的实施例中，外延区244的厚度为50人~1500人。在形成外延区 244之后，移除掩模48，所形成的结构则示于图11。图12与图13示出主间隙壁156与256的形成，其形成可通过毯覆性地沉积介电层 56 (图12)，然后移除介电层56的水平部分(图13)。如图所示，主间隙壁156形成于薄层间隙壁138的外侧壁157上，而主间隙壁256则形成于薄层间隙壁238的外侧壁257上。另夕卜，外延区144的内缘实质上垂直于主间隙壁156与薄层间隙壁138之间的界面(即标示为 157之处)，而外延区244的内缘实质上垂直于主间隙壁256与薄层间隙壁238之间的界面 (即标示为257之处)。通过用的技术例如等离子体增益化学气相沉积法(plasmaenhanced chemical vapor deposition ;PECVD)、低压化学气相沉禾只法(low-pressure chemical vapor deposition ;LPCVD)、次大气压化学气相沉禾只法(sub-atmospheric chemical vapor deposition ；SACVD)、及类似技术来执行介电层56的沉积。可通过执行例如干蚀刻来图形化介电层56。在一实施例中，以氮化硅来形成主间隙壁156与256 ；在一替代的实施例中， 主间隙壁156与256包含衬垫氧化物(liner oxide)的部分及其上的氮化物的部分；在另一实施例中，主间隙壁156与256包含单层或多层，各包含氧化物、氮化硅、氧氮化硅(SiON) 及/或其他介电材料。请参考图14，涂上光致抗蚀剂58并予以回蚀，直到暴露出硬掩模135与235。然后，移除暴露的硬掩模135与235。之后，通过灰化来移除光致抗蚀剂58，所形成的结构示于图15。接下来，如图16所示，执行掺杂或注入步骤来形成深源极与漏极区160与沈0 (在后文称为深源/漏极区)。如本发明所属技术领域的已知技术，为了形成深源/漏极区，会先形成一第一光致抗蚀剂(未示出)以覆盖N型金属-氧化物-半导体区100。然后，执行一掺杂或注入步骤来导入P型掺杂物，而形成深源/漏极区沈0。然后，移除上述第一光致抗蚀剂。接下来，再形成一第二光致抗蚀剂(未示出)来覆盖P型金属-氧化物-半导体区 200，接着执行一掺杂或注入步骤来导入N型掺杂物，而形成深源/漏极区160。然后，移除上述第二光致抗蚀剂。深源/漏极区160与沈0的掺杂浓度可以是1 X IO2Vcm3 1 X IO21/ cm3、或更高。图17示出硅化物区162(可以是锗硅化(germano-silicide)区)与沈2的形成。 如本发明所属技术领域的已知技术，可通过毯覆式地沉积一薄金属层来形成硅化物区162 与沈2，其中上述金属例如为镍、钼、钯、钛、钴、及上述的组合。然后加热基底，以使硅、锗与其所接触的上述反应。在反应之后，则在硅(或硅锗)与上述金属之间形成一金属硅化物层。使用会侵蚀金属但不会侵蚀硅化物与锗硅化物的蚀刻剂，来选择性地移除未反应的金属。请注意硅化物区162与沈2的内缘实质上分别垂直于主间隙壁156与256的外侧壁。 另一方面，外延区144与244则分别延伸至主间隙壁156与256的正下方。外延区144与 244的内缘可分别实质上对齐于主间隙壁156与256的内缘。另外，外延区144与244的分别位于主间隙壁156与256的正下方的部位，由于分别未接受深源/漏极区相关的掺杂或注入，故可能会具有较低的掺杂浓度。在上述实施例中，外延区144与244的形成会得到减低结漏电流的效果，但是未牺牲短沟道特性(short channel characteristics)。另外，减低了源极与漏极区的片电阻 (sheet resistance)。模拟的结果显示，可使一 P型金属-氧化物-半导体鳍式场效应晶体管的片电阻减少约30%。另外，通过使用硅锗来形成外延区M4，施加在所形成的P型鳍式场效应晶体管的沟道区的应力会增加50MPa至lOOMPa，而会使P型鳍式场效应晶体管的驱动电流增加2. 5%至5% (当薄层间隙壁236与238的合计厚度为15nm至20nm时)。通过外延区144与244分别延伸至主间隙壁156与256的下方、并因此近接于对应的沟道区的情况，使应力的增加所造成的驱动电流的增加所带来的效益最大化。
另一方面，外延区144的形成，会得到减低N型鳍式场效应晶体管中的漏电流的效果，但是未牺牲N型鳍式场效应晶体管的短沟道特性。虽然本发明已以优选实施例公开如上，然其并非用以限定本发明，任何本发明所属技术领域中的普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视随附的权利要求所界定的保护范围为准。
权利要求
1.一种半导体结构的形成方法，包含提供一基底，该基底在其一表面具有一第一鳍状物；以及形成一第一鳍式场效应晶体管，其具有 在该第一鳍状物上形成一第一栅极堆叠结构； 在该第一栅极堆叠结构的一侧壁上形成一第一薄层间隙壁； 从该第一鳍状物以外延的方式生长一第一外延区；在该第一外延区的外延生长步骤之后，在该第一薄层间隙壁的外缘上形成一第一主间隙壁；及在形成该第一主间隙壁的步骤之后，执行一第一深源/漏极掺杂步骤，以形成该第一鳍式场效应晶体管的一第一深源/漏极区。
2.如权利要求1所述的半导体结构的形成方法，还包含在该第一外延区的外延生长步骤之前，执行一注入步骤以在该第一鳍状物中形成一轻掺杂源/漏极区。
3.如权利要求1所述的半导体结构的形成方法，其中该第一鳍式场效应晶体管为N型的鳍式场效应晶体管，且该第一外延区包含一第一部分与一第二部分，该第一部分在该第一鳍状物的上表面上，该第二部分在该第一鳍状物的一侧壁上。
4.如权利要求1所述的半导体结构的形成方法，其中该第一鳍式场效应晶体管为P型的鳍式场效应晶体管，且还包含在该第一外延区的外延生长步骤之前，使该第一鳍状物凹入而形成一凹部，该第一外延区则在该凹部中生长。
5.如权利要求4所述的半导体结构的形成方法，还包含形成一第二鳍式场效应晶体管，其具有在一第二鳍状物上形成一第二栅极堆叠结构，其中该第二鳍状物位于该基底的该表面上；在该第二栅极堆叠结构的一侧壁上形成一第二薄层间隙壁；在该第二鳍状物上以外延的方式生长一第二外延区，其中该第二外延区包含一第一部分与一第二部分，该第一部分在该第二鳍状物的上表面上，该第二部分在该第二鳍状物的一侧壁上；在该第二外延区的外延生长步骤之后，在该第二薄层间隙壁的外缘上形成一第二主间隙壁；及在形成该第二主间隙壁的步骤之后，执行一第二深源/漏极掺杂步骤，以形成该第二鳍式场效应晶体管的一第二深源/漏极区。
6.一种半导体结构的形成方法，包含提供一半导体基底，该半导体基底在一 P型金属-氧化物-半导体区内具有一第一鳍状物、在一 N型金属-氧化物-半导体区内具有一第二鳍状物；在该P型金属-氧化物-半导体区中形成一 P型鳍式场效应晶体管，其具有 在该第一鳍状物上形成一第一栅极堆叠结构； 在该第一栅极堆叠结构的一侧壁上形成一第一薄层间隙壁； 以该第一薄层间隙壁为掩模，执行一第一轻掺杂源/漏极注入步骤； 以该第一薄层间隙壁为掩模，在该第一鳍状物中形成一凹部； 以外延的方式在该凹部中生长一第一外延区；及在该第一外延区的外延生长步骤之后，在该第一薄层间隙壁的侧壁上形成一第一主间隙壁；以及在该N型金属-氧化物-半导体区中形成一 N型鳍式场效应晶体管，其具有 在该第二鳍状物上形成一第二栅极堆叠结构； 在该第二栅极堆叠结构的一侧壁上形成一第二薄层间隙壁； 以该第二薄层间隙壁为掩模，执行一第二轻掺杂源/漏极注入步骤； 以外延的方式在该第二鳍状物的一上表面与侧壁的暴露部分上，生长一第二外延区；及在该第二外延区的外延生长步骤之后，在该第二薄层间隙壁的侧壁上形成一第二主间隙壁。
7.如权利要求6所述的半导体结构的形成方法，还包含在形成该第一主间隙壁之后，在该第一外延区上形成一第一硅化物区，其中该第一外延区的一内部未受到硅化，而该第一外延区的一外部受到硅化；以及在形成该第二主间隙壁之后，在该第二外延区上形成一第二硅化物区，其中该第二外延区的一内部未受到硅化，而该第二外延区的一外部受到硅化。
8.如权利要求6所述的半导体结构的形成方法，其中该第一外延区具有一第一底部， 该第一底部低于该第二外延区的一第二底部，且该第一底部低于一邻接的浅沟槽隔离区的一上表面、该第二底部则未低于该邻接的浅沟槽隔离区的该上表面。
9.一种半导体结构的形成方法，包含提供一基底，该基底在其一表面具有一鳍状物；以及形成一鳍式场效应晶体管，其具有 在该鳍状物上形成一栅极堆叠结构； 在该栅极堆叠结构的一侧壁上形成一薄层间隙壁； 在该薄层间隙壁的一外缘上形成一主间隙壁；以外延的方式生长具有一内缘的一外延区，该内缘实质上垂直于该薄层间隙壁与该主间隙壁之间的一界面；及在形成该主间隙壁的步骤之后，执行一深源/漏极掺杂步骤，以形成该鳍式场效应晶体管的一深源/漏极区。
10.如权利要求9所述的半导体结构的形成方法，其中该鳍式场效应晶体管为一N型鳍式场效应晶体管，且该外延区具有一第一部分与一第二部分，该第一部分在该鳍状物的一上表面上，该第二部分在该鳍状物的一侧壁上。
11.如权利要求9所述的半导体结构的形成方法，其中该鳍式场效应晶体管为一P型鳍式场效应晶体管，且该方法还包含在该外延区的外延生长步骤之前，使该鳍状物凹入而形成一凹部，其中该外延区具有位于该凹部中的一部分。
全文摘要
本发明提供一种半导体结构的形成方法，包含提供一基底，上述基底在其一表面具有一鳍状物；以及形成一鳍式场效应晶体管，其还具有在上述鳍状物上形成一栅极堆叠结构；在上述栅极堆叠结构的一侧壁上形成一薄层间隙壁；及以外延的方式从上述鳍状物生长一外延区。在上述外延区的外延生长的步骤之后，在上述薄层间隙壁的一外缘上形成一主间隙壁。在形成上述主间隙壁的步骤之后，执行一深源/漏极掺杂步骤，以形成上述鳍式场效应晶体管的一深源/漏极区。本发明会得到减低漏电流的效果，但是未牺牲短沟道特性。
文档编号H01L21/336GK102194697SQ20101022442
公开日2011年9月21日 申请日期2010年7月6日 优先权日2010年3月9日
发明者吴忠政, 曾志宏, 朱哲民, 李宗鸿, 林大文, 林彦君 申请人:台湾积体电路制造股份有限公司