专利名称：形成集成电路结构的方法
技术领域：
本发明涉及一种形成集成电路结构的方法，尤其涉及一种形成缺陷减少的III - V 族半导体材料。
背景技术：
金属氧化物半导体晶体管的速度与金属氧化物半导体晶体管的驱动电流紧密相 关，驱动电流更进一步的与电荷迁移率有关。举例而言，当沟道区的电子迁移率较高时， NMOS晶体管具有高驱动电流，当沟道区的空穴迁移率较高时，PMOS晶体管具有高驱动电 流。因此，第III族及第V族元素的化合物半导体材料(之后称为III-V族化合物半导体材 料)因具有高电子迁移率，可为形成NMOS装置的优良材料。
目前的问题在于在工艺中难以制造III - V族化合物半导体薄层，现在没有形成块 材的可行方法。因此，III- V族化合物半导体通常在基板如硅或碳化硅基板上以外延成长 成膜。然而，现在没有与III- V族化合物半导体的晶格常数与热膨胀系数相符的基板材料。 举例来说，硅的晶格常数约为5.43A，而经常使用的III-V族化合物半导体砷化镓的晶格常 数大约为5.65A，而砷化铟、锑化铟的晶格常数依序为6.06A、6.48A。因此，在非ΠΙ - V族 基板成长的III- V族化合物半导体具有高缺陷密度。为了降低形成III- V族化合物半导体 的缺陷密度，一种已知方法是在浅沟槽隔离区中形成凹槽，而后在凹槽中成长III- V族化 合物半导体。虽然相较于在空白硅晶片(blanket silicon wafer)上成长的III-V族化合 物半导体，以此方法所形成的III- V族化合物半导体一般而言缺陷密度较低，但其依然具 有高缺陷密度。发明内容
为了解决现有技术的问题，根据本发明一实施例，形成集成电路的方法，包括提 供具有硅基板的晶片；在硅基版中形成数个浅沟槽隔离区(STI)；以及移除在浅沟槽隔离 区的侧壁间的硅基板的上面部分，以形成凹槽。在硅基板中各凹槽的长边朝相同方向延伸。 而后III- V族化合物半导体材料在凹槽中外延成长。
本发明也揭示其他实施例。一种形成集成电路结构的方法，包括提供一晶片包括 一硅基板，其中该硅基板具有(001)表面方向；在该硅基板中形成数个浅沟槽隔离区；移除 该硅基板中位于所述浅沟槽隔离区的相对侧壁间的上部分以形成数个凹槽，其中在该硅基 板中所有所述凹槽的大抵所有长边以该硅基板的<110>方向延伸；以及在所述凹槽中外延 成长数个砷化镓层，其中在外延成长所述砷化镓层的步骤时，一砷-对-镓流量比率小于约 50，且该硅基板的温度高于约400°C。
本发明可成长高品质的砷化镓层。
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出优选实施 例，并配合所附附图，作详细说明如下
图1-图6为根据本发明一实施例制造砷化镓层及MOS晶体管的中间步骤的俯视 图及剖面图。
图7-图9为根据本发明另一实施例制造砷化镓层及MOS晶体管的中间步骤的俯 视图及剖面图。
其中，附图标记说明如下
10 晶片
20 基板
22 浅沟槽隔离区
24 凹槽
L 长度
W 宽度
26 岛
观 砷化镓层
40、40’、50、50’ 线
42、56 镓原子
46、52 砷原子
44、48、54、56、58 键
A 晶面
B 晶面
30 MOS 装置
31 栅极电极具体实施方式
以下叙述实施例的制造与使用。然而，应注意实施例提供许多可被广泛的应用的 发明概念。所述特定实施例仅为说明实施例的特定使用方式，但本发明并不以此为限。
本发明提供形成包括III - V族元素的化合物半导体材料(之后称为III - V族化合 物半导体)的新颖方法。在本发明中说明制造实施例的中间阶段。而后讨论实施例的各种 变化。在不同附图与实施例中，类似的元件将以类似的元件符号表示。
图1显示晶片10的俯视图，其包括硅基板20 (未显示在图1中，请参照图2B、图 2C)。所绘结构也代表晶片10中芯片的结构。在一实施例中，硅基板20的表面方向是(001)， 但也可使用其他表面方向。在硅基板20中形成浅沟槽隔离区22以定义元件区。凹蚀浅沟 槽隔离区22所定义的部分而形成数个凹槽M (图1、图2B、图2C)。各凹槽M可具有长边 (将该边表示为长度L)与短边(将该边表示为宽度W)。宽度W不大于或小于长度L。宽度 W可为纳米级，例如可为小于约50纳米，更或可小于约20纳米。另一方面，长度L可大于约 50纳米，但长度L也可与宽度W相近或相等。在一实施例中，在晶片10 (或晶片)(且其上 具有MOS装置)中的凹槽M的长边，几乎全部，例如为大于90%，往相同方向延伸。在图1 所示实施例中，基本上凹槽M的所有长边往<110>方向延伸，以及往与<110>方向相反的 <-1-10>方向延伸。应注意虽然凹槽M的长度L都往相同方向延伸，它们彼此的长度可以相等或不同。虽然凹槽对的宽度W也都往相同方向延伸，它们彼此的长度也可以相等或不 同。
图2A显示包括一个凹槽M的部分晶片10的俯视图。凹槽M的短边沿着<1_10> 方向延伸，以及往与<1-10>方向相反的<-110>方向延伸。凹槽M的长边沿着<110>方向 以及<-1-10>方向延伸。而后，在凹槽M中硅上进行异质外延(外延成长)以成长III-V 族化合物半导体材料。在以下讨论中，III- V族化合物半导体材料以砷化镓为例，以解释本 实施例的概念，但也可形成其他III - V族化合物半导体材料。
在外延的初期形成超临界核(supercritical nuclei)如岛(island)沈(凹槽M 中的方形)。此阶段称为成核阶段(nucleation stage) 0由于在不同表面方向的不同能量 在岛沈上形成晶面(facet)，因此造成岛沈具有如角角锥状的四个晶面。角锥状的四个晶 面具有表面方向(l-ll)B, (-lll)B、(-l-ll)A、及(Ill)A0 晶面(I-Il)B 以及(_111)B 面向 长边，而晶面(-1-11) A及(111)面向短边。将在之后叙述字母A及B的意义。
图2B说明图2A结构的剖面图，其是延着图2A中的线2B-2B而得的剖面结构。晶 面(I-Il)B及(-lll)B因此依序为朝向纸面内的晶面及朝向纸面外的晶面，而晶面(-1-11) A及(Ill)A则依序为朝向左上的晶面及朝向右上的晶面。
图2C说明图2A结构的剖面图，其是延着图2A中的线2C-2C而得的剖面结构。各 晶面标示于图2C上，且可于图2A中找到。
因为凹槽对的宽度W为纳米级，如图2C所示，凹槽M的短边可只容纳一些，例如 为少于4，更或少于2个纳米岛沈，但也可容纳更多纳米岛。在外延成长之初，纳米岛沈彼 此分开。经过一段时间，纳米岛沈成长而最终彼此合并且与浅沟槽隔离区22的侧壁接触。 然而，在纳米岛沈成长的过程中，纳米岛沈维持角锥状，直到结合及/或与浅沟槽隔离区 22的侧壁接触后主要为垂直成长。图3显示所形成的砷化镓层观。
在晶面中字母A及B的意义(图2A-图2C)由图4、图5解释如下，图4、图5说明 成长的砷化镓的晶格结构。在图4中的晶格结构是与图2B以相同的角度观察(请注意图 4的标示方向)。可发现不同于硅，砷化镓因具有两种不同原子砷及镓而被极化。各个镓原 子与四个砷原子形成四个键，各个砷原子与四个镓原子形成四个键。线40及40’显示在外 延成长中可能形成的晶面，其中晶面依序延伸进入纸面及通过线40及40’。晶面可由左下 朝右上成长。在晶面40中，各镓原子(如镓原子42)具有一个朝上的键(也即朝离开纳米 岛的方向)称为向上的键(up-bond)，并具有三个朝下的键(也即朝离开纳米岛的方向)之 后称为向下的键(down-bond)。各砷原子(如砷原子46)在晶面40，具有三个向上的键48 及一个向下的键44。请注意因为图4仅为一个剖面，因此只可看到两个向上的键48。在本 说明书叙述中，各镓原子具有一个向上的键(以及三个向下的键)，以及各砷原子具有三个 向上的键(以及一个向下的键)的晶面以字母A表示。因此回到图2A，晶面(-l-ll)A及 (Ill)A之后加上字母A，之后称为A晶面。
图5所示晶格结构与图2C的视角相同(请注意图5所标示的方向)。线50及50’ 在外延成长时可能形成的晶面，其中晶面依序延伸进入纸面及通过线50及50’。晶面可由 左下朝右上成长。在晶面50’中，各砷原子(如砷原子5 具有一个向上的键以及三个向下 的键。各镓原子(如镓原子56)在晶面50具有三个向上的键58及一个向下的键M。(因 为图5仅为一个剖面，因此只可看到两个向上的键58)。各砷原子具有一个向上的键(以5及三个向下的键)，以及各镓原子具有三个向上的键(以及一个向下的键)的晶面以字母B 表示。因此，回到图2A，晶面(I-Il)B及(-lll)B之后加上字母B，之后称为B晶面。
回到图2A，A晶面与B晶面可都具有缺陷，如堆叠缺陷(stacking defects)及双 晶(twins)缺陷。A晶面与B晶面的缺陷密度可不同。不论A晶面或是B晶面何者具有较 大的缺陷密度，都是受到纳米岛沈的成长条件所影响。较佳为具有较多缺陷的晶面面对凹 槽对的长边，使得这些晶面可以快速成长而与浅沟槽隔离区22的侧壁结合，而使得这些高 缺陷密度的晶面可以终止。在晶面与浅沟槽隔离区22的侧壁结合后，其成长主要为垂直成 长。具有较少缺陷的晶面可面对短边。借由控制晶面方向，可成长高品质的砷化镓层。
如图2A所示在一实施例中，凹槽M的长边沿着<110>方向，而其短边沿着<1_10> 方向。据此，A晶面的缺陷密度小于B晶面。上述可借由如在成核阶段采取相对高基板温 度及/或相对低V -对-III流量比率(V -to- III flowratio)而达成。V _对-III流量比 率是在工艺气体中第V族元素原子数目与第III族元素原子数目的比率。在一实施例中砷化 镓的成长，V -对-III流量比率为在含砷工艺气体中砷原子的流量比率比上在含镓工艺气 体中镓原子的流量比率，因此也称为砷-对-镓流量比率。在一实施例中，V -对-III比率 可约小于50，更或可约小于30。基板温度可约高于400°C，可介于约400°C至600°C之间，或 可高于500°C，例如可介于约500°C至约600°C之间。上述工艺条件使砷键品质提升，因此A 晶面的缺陷密度较B晶面少。虽然在此实施例中B晶面具有较大的缺陷密度，但B晶面会 迅速的结合浅沟槽隔离区22的侧壁，而使高缺陷密度的晶面停止。砷化镓的整体品质因而 提升。
上述V -对-III流量比率及基板温度是于成核阶段使用，也即在当纳米岛26还 是角锥状时使用。在成核阶段之后，可在V -对-III流量比率与成核阶段相同或相异的 ν -对-III流量比率下继续形成砷化镓层观。同样的，可在基板温度与成核阶段相同或相 异的基板温度下继续形成砷化镓层观。
在形成砷化镓层观后(图3)，如图6所示形成MOS装置30。MOS装置30的沟道 长度方向可在凹槽M(因此也为砷化镓层观)的长边方向。也即栅极电极31可沿着砷化 镓层观的短边方向延伸。据此，晶片10中大抵所有形成在外延砷化镓层观上的MOS装置 30的栅极电极31朝相同方向延伸，且可与砷化镓层观的短边平行。若在晶片10中有其他 的MOS装置形成于硅上而非在III - V族化合物半导体层上，那些MOS装置的栅极电极可沿 任何方向延伸，例如可朝着与栅极电极31垂直或平行的方向延伸。此外，若有不具MOS装 置的砷化镓层如虚设砷化镓层，这些砷化镓层的长边方向也可以向任何方向延伸。
图7显示另一实施例的俯视图。此俯视图的实施例类似于图2A所示的实施例，但 其凹槽M的短边沿着<110>/<-1-10>方向延伸，且凹槽M的长边沿着<1-10>/<-110>方 向延伸。大抵上所有在晶片10(或在相同晶片中)各凹槽M的长边沿着相同方向延伸。
参照图8显示凹槽M的一部分。进行异质外延以在凹槽M及硅上成长砷化镓， 而形成角锥状纳米岛26 (在凹槽M中的方形)(请参照图8B、图8C)。角锥状的四个晶面 具有表面方向(1-11)B、(-111)B、(-1-11)A、及(Ill)A0 晶面(I-Il)B 及(_111)B 面向凹槽 M的长边，而晶面(-1-11) A及(Ill)A面向凹槽M的短边。
图8B显示图8A所示结构的剖面图，其是延着图8A中的线8B-8B而得的剖面结构。 晶面(-l-ll)A及(Ill)A(图8B未显示)因此依序为朝向纸面内的晶面及朝向纸面外的晶面，而晶面(I-Il)B及(-lll)B则依序为朝向左上的晶面及朝向右上的晶面。(I-Il)B及 (-lll)B晶面以虚线表示，且(I-Il)B及(Ill)B晶面所在平面延伸垂直纸面且穿过虚线。
图8C显示图8A所示结构的剖面图，其是延着图8A中的线8C-8C的垂直平面而得 的剖面结构。各晶面标示于图8C上，且可于图8A中找到。
基板20及凹槽M具有如图7-图8C所示的方向，B晶面的缺陷密度小于A晶 面。可借由例如采用相对低基板温度及/或相对高V-对-III流量比率。在一实施例中， V -对- III流量比率可约大于30，更或可约大于100。基板温度可低于约400°C，可介于约 200 V至400 V之间，或可介于300 V至400 V之间，更或可低于300 V。在上述工艺条件下， A晶面具有较高的缺陷密度。虽然在此情况下，A晶面具有较高的缺陷密度，但A晶面会迅 速的与浅沟槽隔离区22的侧壁结合，而使高缺陷密度晶面停止。所成长的砷化镓层的品质 因而提升。
在成核阶段后，砷化镓层持续形成。如图9所示在砷化镓层形成后，形成MOS装置 30。MOS装置30的沟道长度方向也可在凹陷M的长边方向，且在外延砷化镓层上所形成的 大抵所有MOS装置30 (在相同晶片中)的栅极电极31可朝相同方向延伸，且可与凹槽M 的短边平行。
上述实施例具有许多优点。借由将在相同芯片/晶片上的凹槽的长边排列成相同 方向，以及根据长边方向调整在凹槽中外延成长砷化镓的工艺条件，使得所产生的砷化镓 的缺陷可抑制，而可成长高品质的砷化镓层。
虽然本发明已以数个优选实施例揭示如上，然其并非用以限定本发明，任何本领 域普通技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明 的保护范围当视所附的权利要求所界定的范围为准。
权利要求
1.一种形成集成电路结构的方法，包括提供一硅基板；在该硅基板中形成数个浅沟槽隔离区；移除该硅基板中位于所述浅沟槽隔离区的相对侧壁间的上部分以形成数个凹槽，其中 在该硅基板中所有所述凹槽的大抵所有长边以一相同方向延伸；以及在所述凹槽中外延成长一III- V族化合物半导体材料。
2.如权利要求1所述的形成集成电路结构的方法，其中该硅基板具有(001)表面方向， 且其中该相同方向为<110>方向或<-1-10>方向。
3.如权利要求2所述的形成集成电路结构的方法，其中在外延成长该III- V族化合物 半导体材料时，工艺气体的一V -对-III族比率小于约30。
4.如权利要求2所述的形成集成电路结构的方法，其中在外延成长该III- V族化合物 半导体材料时，该硅基板的一温度高于约400°C。
5.如权利要求1所述的形成集成电路结构的方法，其中该硅基板具有(001)表面方向， 且其中该相同方向为<1-10>方向或<-110>方向。
6.如权利要求5所述的形成集成电路结构的方法，其中在外延成长该III- V族化合物 半导体材料时，工艺气体的一ν -对-III族比率大于约100。
7.如权利要求5所述的形成集成电路结构的方法，其中在外延成长该III- V族化合物 半导体材料时，该基板的温度小于约400°C。
8.如权利要求1所述的形成集成电路结构的方法，其中该III- V族化合物半导体材料 为砷化镓。
9.一种形成集成电路结构的方法，包括提供一晶片包括一硅基板，其中该硅基板具有(001)表面方向；在该硅基板中形成数个浅沟槽隔离区；移除该硅基板中位于所述浅沟槽隔离区的相对侧壁间的上部分以形成数个凹槽，其中 在该硅基板中所有所述凹槽的大抵所有长边以该硅基板的<110>方向延伸；以及在所述凹槽中外延成长数个砷化镓层，其中在外延成长所述砷化镓层的步骤时，一 石申-对-镓流量比率小于约50，且该硅基板的温度高于约400°C。
10.如权利要求9所述的形成集成电路结构的方法，还包括在所述砷化镓的表面形成 数个MOS装置，其中在该晶片中及在所述砷化镓层表面的大抵所有所述MOS装置的数个栅 极电极以<1_10>方向延伸。
全文摘要
本发明提供一种形成集成电路的方法，包括提供具有硅基板的晶片；在硅基板中形成数个浅沟槽隔离区(STI)；以及移除在硅基板浅沟槽隔离区的相对侧壁间的上面部分，以形成凹槽。在硅基板中各凹槽的长边朝相同方向延伸。而后Ⅲ-Ⅴ族化合物半导体材料在凹槽中外延成长。本发明可成长高品质的砷化镓层。
文档编号H01L21/02GK102034689SQ20101051285
公开日2011年4月27日 申请日期2010年10月8日 优先权日2009年10月8日
发明者万幸仁, 柯志欣 申请人:台湾积体电路制造股份有限公司