形成电容器及动态随机存取存储器器件的方法

专利名称：形成电容器及动态随机存取存储器器件的方法
技术领域：
本发明涉及电容器的形成方法、以及采用该电容器的动态随机存取存储器(DRAM) 器件的制造方法。
背景技术：
随着半导体器件变得更加高度集成，单位单元在半导体衬底上的水平面积会逐渐 减小。虽然单位单元在半导体衬底上的水平面积会逐渐减小，但是为了在半导体器件中存 储电荷，需要维持电容器的足够高的电容。为了保持电容器的电容，下电极的高度可以增 加，以扩大下电极与电介质层之间的接触面积。然而，下电极的增大的高度会引起下电极倒塌，原因在于下电极的长径比过高。此 外，下电极的高长径比会引起下电极的中部或上部的弯曲，从而相邻的下电极会彼此接触。 因此，需要具有大电容且不易倒塌的电容器。

发明内容
根据本发明实施例的集成电路电容器的形成方法包括在衬底上形成具有U形横 截面的第一圆筒形电容器电极，然后形成直接接触并环绕第一圆筒形电容器电极的外表面 的至少第一部分的电绝缘支撑。电容器电介质层形成在第一圆筒形电容器电极的内表面、 第一圆筒形电容器电极的外表面的未被电绝缘支撑覆盖的第二部分、以及电绝缘支撑上。 电容器电介质层包括不同于电绝缘支撑的电绝缘材料。之后，上电容器电极形成在电容器 电介质层上。根据本发明的另外的实施例，该方法包括相邻于第一圆筒形电容器电极形成具 有U形横截面的第二圆筒形电容器电极。根据本发明的这些实施例，形成电绝缘支撑的步 骤包括形成直接接触且环绕第二圆筒形电容器电极的外表面的至少第一部分的电绝缘支撑。本发明的另外的实施例包括通过在衬底上形成第一材料的第一模层以及在第一 模层的上表面中形成沟槽来形成集成电路电容器。第二模层形成在沟槽中以及第一模层的 上表面上。第二模层包括不同于第一材料的第二材料。这些方法也包括形成开口，该开口 延伸穿过沟槽中的第二模层的至少一部分，且至少部分穿过邻近沟槽的底部的位置处的第 一模层。然后，U形电容器电极形成在开口中。之后，第一模层的至少一部分被选择性地去 除，以至少暴露第二模层的至少部分环绕U形电容器电极的部分。然后，U形电容器电极的 对外暴露的部分以及第二模层的暴露的部分被电容器电介质层覆盖，而且上电容器电极形 成在电容器电介质层上。根据本发明的这些实施例中的一些，在选择性去除第一模层的至少一部分的步骤 之前，选择性地回蚀第二模层以暴露沟槽的侧壁。此外，选择性地去除第一模层的至少一部 分的步骤包括用蚀刻剂蚀刻第一模层，该蚀刻剂相对于第二模层对第一模层具有选择性。本发明的一些实施例提供一种形成电容器的方法，所述方法包括在衬底上形成包括第一绝缘材料的第一模层图案，所述第一模层图案具有形成在所述第一模层图案的上 表面的沟槽；在所述沟槽中形成支撑层图案，所述支撑层图案包括第二绝缘材料，所述第二 绝缘材料相对于所述第一绝缘材料具有蚀刻选择性；在所述第一模层图案和所述支撑层图 案上形成第二模层；穿过所述第二模层和所述第一模层图案形成下电极，所述下电极接触 所述支撑层图案的侧壁；去除所述第一模层图案和所述第二模层；在所述下电极和所述支 撑层图案上形成电介质层；以及在所述电介质层上形成上电极。根据本发明的这些实施例 中的一些，在形成所述第一模层图案之前，部分去除将要形成为所述第一模层图案的层的 上表面。根据本发明的这些实施例中的一些，在去除所述第一模层图案之前，部分去除所述 第一模层图案的上表面。本发明的一些实施例提供一种制造DRAM器件的方法，所述方法包括在衬底上形 成选择晶体管和位线结构；将接触插塞与所述选择晶体管中的杂质区域中的任何一个相 连；在所述衬底上形成包括第一绝缘材料的第一模层图案，所述第一模层图案具有形成在 所述第一模层图案的上表面的沟槽；在所述沟槽中形成支撑层图案，所述支撑层图案包括 相对于所述第一绝缘材料具有蚀刻选择性的第二绝缘材料；在所述第一模层图案和所述支 撑层图案上形成第二模层；穿过所述第二模层和所述第一模层图案形成下电极，所述下电 极接触所述支撑层图案的侧壁和所述接触插塞；去除所述第一模层图案和所述第二模层； 在所述下电极和所述支撑层图案上形成电介质层；以及在所述电介质层上形成上电极。


通过以下结合附图进行的详细描述，示例实施例将被更清楚地理解。图1至图21 示出非限制性的、如下所述的示例实施例。附图中图IA到IH是示出根据一些示例实施例的电容器的形成方法的横截面视图；图2和3是示出图1A-1H的电容器的形成方法的俯视图；图4是示出图1A-1H的电容器的形成方法的透视图；图5A到5C是示出包括图IH中的电容器的DRAM器件的制造方法的横截面视图；图6A到6D是示出根据本发明一些示例实施例的DRAM器件的制造方法的横截面 视图；图7A到7E是示出根据本发明一些示例实施例的DRAM器件的制造方法的横截面 视图；图8A到8D是示出根据本发明一些示例实施例的DRAM器件的制造方法的横截面 视图；图9A到9C是示出根据本发明一些示例实施例的DRAM器件的制造方法的横截面 视图；图IOA到IOD是示出根据本发明一些示例实施例的DRAM器件的制造方法的横截 面视图；图IlA和12A是示出图IOD中的DRAM器件的第一支撑层图案的俯视图；图IlB和12B是示出图IOD中的DRAM器件的第二支撑层图案的俯视图；图13A到13C是示出根据本发明一些示例实施例的DRAM器件的制造方法的横截 面视图14A到14C是示出根据本发明一些示例实施例的DRAM器件的制造方法的横截 面视图；图15A和15B是示出根据本发明一些示例实施例的DRAM器件的制造方法的横截 面视图；图16是示出根据本发明一些示例实施例的存储系统的框图；图17是示出根据本发明一些示例实施例的存储系统的框图；图18是示出根据本发明一些示例实施例的存储系统的框图；图19是示出根据本发明一些示例实施例的存储系统的框图；图20是示出根据本发明一些示例实施例的存储系统的框图；以及图21是示出根据本发明一些示例实施例的存储系统的框图。
具体实施例方式下面，将参考附图更充分地描述各种示例实施例，附图中示出了一些示例实施例。 然而，本发明可以以许多不同的形式来实施，且不应被解释为限于在这里阐释的示例实施 例。更确切地，提供这些示例实施例，从而本公开透彻和完整，且向本领域技术人员充分传 达本发明的范围。附图中，为了清晰起见，层和区域的尺寸和相对尺寸可以被夸大。应当理解，当一元件或层被称为“在”另一元件或层“上”、“连接到”另一元件或层、 或“耦接到”另一元件或层时，其可以直接在该另一元件或层上、直接连接到该另一元件或 层、或者直接耦接到该另一元件或层，或者可以存在居间元件或层。相反，当称一元件“直接 在”另一元件或层“上”、“直接连接到”另一元件或层、或者“直接耦接到”另一元件或层时， 则没有居间元件或层存在。自始至终，相同的附图标记表示相同的元件。如这里所用那样， 术语“和/或”包括相关所列项目中的一个或更多个项目的任何和所有组合。应当理解，尽管这里可以使用术语第一、第二、第三等来描述各种元件、构件、区 域、层和/或部分，但这些元件、构件、区域、层和/或部分不应当被这些术语限制。这些术语 仅用于将一个元件、构件、区域、层或部分与另一元件、构件、区域、层或部分区分开。因此， 下面讨论的第一元件、构件、区域、层或部分可以被称为第二元件、构件、区域、层或部分，而 不背离本发明的教导。为了便于描述，本文可以使用空间关系术语，例如“在...之下”、“在...下面”、 “下部”、“在...之上”和“上部”等，来描述附图中所示的一个元件或特征与其它元件或特 征的关系。应当理解，除了图中所示的取向外，空间关系术语旨在还包括器件在使用中或者 操作中的不同取向。例如，如果附图中的器件被翻转，则被描述为在其它元件或者特征“下 面”或“之下”的元件将被取向为在其它元件或者特征“之上”。这样，示例性术语“在...下 面”能够包括上方和下方两种取向。器件还可以有其它的取向(旋转90度或处于其它取 向)，本文所用的空间关系描述语可以被相应地解释。这里使用的术语仅为了描述特定示例实施例的目的，而不是要成为对本发明的限 制。如此处所使用的那样，单数形式“一(a)”、“一(an)”和“该(the) ”旨在也包括复数形 式，除非上下文明确做了其它表述。还应当理解，术语“包括”和/或“包含”，当其用在本说 明书中时，指明了所述及的特征、整体、步骤、操作、元件和/或构件的存在，但不排除一个 或更多个其它特征、整体、步骤、操作、元件、构件和/或其组合的存在或添加。
这里参照横截面视图描述了示例实施例，所述横截面视图是理想化的示例实施例 (和中间态结构)的示意性图示。这样，作为例如制造技术和/或误差的结果的相对于图示 形状的变化将被预见到。因此，示例实施例不应被解释为限于在此示出的区域的特定形状， 而是应当包括例如由制造导致的形状上的偏差。例如，显示为矩形的注入区域通常会在其 边缘具有圆化的或弯曲的特征和/或注入浓度的梯度，而不是从注入区域到非注入区域的 二元变化。同样，通过注入形成的掩埋区域可以在掩埋区域与注入经过其发生的表面之间 的区域内导致一些注入。因此，图中所示的区域本质上是示意性的，它们的形状不是要示出 器件的区域的实际形状，也不是要限制本发明的范围。除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本 发明所属领域的普通技术人员通常所理解的含义相同的含义。还应当理解，术语一诸如通 用词典中定义的术语一应当被解释为其含义与其在相关领域的上下文中的含义一致，不应 当在理想化或过度形式化的意义上被解释，除非本文明确地如此定义。下面，将参考附图详细说明本发明的示例实施例。图IA到IH是示出根据一些示例实施例的电容器的形成方法的横截面视图，图2 和3是示出电容器的形成方法的俯视图，图4是示出电容器的形成方法的透视图。这里，图 IA到IH是沿图2和3中的线1-1’截取的横截面视图。参见图1A，可以制备半导体衬底100。在一些示例实施例中，下部图案(未示出) 和半导体结构(未示出)可以形成在半导体衬底100上。蚀刻停止层102可以形成在半导 体衬底100上。蚀刻停止层102可以用作用于蚀刻模层(mold layer)的蚀刻工艺的终点。 此外，蚀刻停止层102可以起保护下部图案和半导体结构的作用。于是，蚀刻停止层102可 以包括相对于该模层具有蚀刻选择性的材料。在一些示例实施例中，蚀刻停止层102可以 包括氮化硅。第一模层104可以形成在蚀刻停止层102上。在一些示例实施例中，第一模层 104可以包括氧化硅。此外，第一模层104可以包括掺以诸如氟、硼、磷等的杂质的氧化硅。 例如，第一模层104可以包括硼磷硅酸盐玻璃(BPSG)、氟硅酸盐玻璃(FSG)、磷硅酸盐玻璃 (PSG)等。这些可以单独使用，或者组合使用。这里，用于支撑下电极的支撑层图案可以通 过下面的工艺形成在第一模层104的上表面之下。因此，可以通过改变第一模层104的高 度来控制支撑层图案的位置。参见图1B，光致抗蚀剂图案(未示出)可以形成在第一模层104上。采用该光致抗 蚀剂图案作为蚀刻掩模，第一模层104的上表面可以被各向异性蚀刻，从而形成沟槽106。 这样，第一模层104可以转变成具有沟槽106的第一初始模层图案104a。如以上所述，支撑 层图案可以在每个沟槽106中形成。因此，沟槽106可以具有与支撑层图案的所需形状基 本上相同的形状。即，支撑层图案可以具有取决于沟槽106的深度的高度。例如，支撑层图 案的高度可以基本上等于沟槽106的深度或者稍微小于沟槽106的深度。图2是示出第一初始模层图案的俯视图。参见图2，每个沟槽106可以具有线形形 状。从而，形成在沟槽106中的支撑层图案也可以具有线形形状以支撑下电极。备选地，沟 槽106可以根据下电极的布置而具有倾斜地布置的线形形状。此外，沟槽106可以具有环 形形状。而且，沟槽106可以具有不连续的线形形状。参见图1C，第二模层108可以形成在第一初始模层图案10 上，以填充沟槽106。在一些示例实施例中，第二模层108的在沟槽106中的部分可以用作支撑层图案。在一些示例实施例中，第一初始模层图案10 和第二模层108的高度可以决定下 电极的高度。于是，可以通过控制第二模层108的高度来改变下电极的高度。为了提供具有 用于防止下电极的中部倾斜的功能的支撑层图案，第二模层108可以具有不小于约1000A 的高度。在一些示例实施例中，第二模层108可以包括相对于第一初始模层图案10 具有 高蚀刻选择性的材料。此外，第二模层108可以包括第一初始模层图案10 中的元素。第 二模层108可以包括相对于第一初始模层图案10 具有高蚀刻选择性的氧化硅。例如，第 二模层108可以包括未掺杂质的氧化硅。第二模层108可以包括未掺杂硅酸盐玻璃(USG)、 旋涂玻璃(SOG)、原硅酸四乙酯(TEOS)、等离子体增强原硅酸四乙酯(PE-TEOS)等。备选地， 第二模层108可以包括高密度等离子体化学气相沉积(HDP-CVD)氧化物、等离子体增强化 学气相沉积(PE-CVD)氧化物、低压化学气相沉积(LP-CVD)氧化物等。在一些示例实施例中，与掺以杂质的氧化硅的间隙填充特性相比，未掺杂质的氧 化硅可以具有优良的间隙填充特性。当第二模层108可以包括未掺杂质的氧化硅时，空隙 或裂缝(seam)不会在沟槽106中的第二模层108中产生。此外，因为第二模层108的在沟 槽106中的部分可以用于支撑层图案，所以第二模层108可以具有致密的原子键而没有空 位。因此，可取地，第二模层108可以包括HDP-CVD氧化物。备选地，第二模层108可以包 括相对于第一初始模层图案10 具有高蚀刻选择性的氮化硅。此外，如上所述，第二模层108的在沟槽106中的部分可以通过下面的工艺转变成 用于支撑下电极的支撑层图案。于是，第二模层108可以包括这样的材料，该材料能够防止 因支撑层图案和下电极之间的应力产生的裂纹(crack)且相对于下电极具有很强的粘合 特性。支撑层图案中的应力可以通过改变第二模层108的工艺条件来控制。另外，第二模 层108可以被平坦化。替代地，平坦化工艺可以被省略。参见图1D，掩模图案(未示出)可以形成在第一初始模层图案10 和第二模层 108上。在一些示例实施例中，掩模图案可以包括光致抗蚀剂图案。掩模图案可以具有开 口，所述开口被构造成暴露部分第二模层108，下电极将形成在第二模层108的所述部分。 第二模层108、第一初始模层图案10 和蚀刻停止层102可以被各向异性蚀刻，从而形成开 口 110，由此形成第二模层图案108a、第一模层图案104b和蚀刻停止层图案10加。下部导电图案(未示出)或半导体衬底100可以通过开口 110暴露。可以通过下 面的工艺在每个开口 110的侧表面和底表面上形成圆筒形下电极。在一些示例实施例中，开口 110可以部分地形成来穿过沟槽106。也就是，第二模 层图案108a的在沟槽106中的部分可以通过开口 110的侧表面暴露。结果，第二模层图案 108a的该部分可以接触下电极的侧壁以支撑下电极。参见图1E，导电层(未示出)可以形成在开口 110的侧表面和底表面上以及第二 模层图案108a的上表面上。在一些示例实施例中，导电层可以包括诸如钛的金属或者诸如 氮化钛的金属氮化物。导电层可以通过化学气相沉积(CVD)工艺形成。牺牲层(未示出)可以形成在导电层上，以填充开口 110。在一些示例实施例中， 牺牲层可以包括相对于第二模层图案108a具有蚀刻选择性的材料。牺牲层可以包括蚀刻 选择性与第一模层图案104b基本相同或者类似的材料。例如，牺牲层可以包括掺杂的氧化物。牺牲层可以包括具有氟、硼和磷中的至少一种的氧化硅，诸如BPSG、FSG或PSG。这些 可以单独使用或者组合使用。替代地，牺牲层可以包括通过原子层沉积(ALD)工艺形成的 氧化硅。此外，牺牲层可以包括通过灰化工艺容易去除的光致抗蚀剂。牺牲层和导电层可以通过化学机械抛光(CMP)工艺或者回蚀工艺去除，直到第二 模层图案108a的上表面被暴露，从而形成圆筒形的下电极112。此外，通过该去除工艺，牺 牲层图案114可以形成在开口中。参见图1F，第二模层图案108a可以被蚀刻，直到可以暴露第一模层图案104b的上 表面。这里，第二模层图案108a的在沟槽106中的部分可以保留而不被去除。考虑第二模 层图案108a的蚀刻速率，通过控制被确定的蚀刻时间，第二模层图案108的在沟槽106中 的部分可以保留。在第二模层图案108a可以被部分去除之后，线形支撑层图案116可以形 成在沟槽106中。线形支撑层图案116可以部分地接触下电极112的侧壁，以支撑下电极 112。在一些示例实施例中，可以要求在蚀刻第二模层图案108a期间防止对下电极112 的损伤。因此，第二模层图案108a可以通过各向异性蚀刻工艺去除。该各向异性蚀刻工艺 可以采用对第二模层图案108a的蚀刻速率相对高于对第一模层图案104b的蚀刻速率的蚀 刻剂。在一些示例实施例中，用于蚀刻第二模层图案108a的蚀刻剂可以包括含氟化氢 (HF)、氟化氢铵(NH4F)和去离子水的缓冲氧化物蚀刻(BOE)溶液。与掺杂的氧化硅相比， BOE溶液相对于未掺杂的氧化硅可以具有相对高的蚀刻选择性。然而，因为BOE溶液相对于 第二模层图案108a可以具有缓慢的蚀刻速率，所以可以通过控制第二模层图案108a的蚀 刻时间来形成支撑层图案116。结果，利用BOE溶液，支撑层图案116可以形成在沟槽106 中。参见图1G，第一模层图案104b和牺牲层图案114可以被蚀刻。支撑层图案116可 以仍旧保留在下电极112的侧壁上。在一些示例实施例中，可能需要防止在蚀刻第一模层 图案104b期间对支撑层图案116的损伤。因此，用于去除第一模层图案104b的蚀刻工艺 可以使用蚀刻剂，此蚀刻剂相对于掺杂的氧化硅比相对于未掺杂的氧化硅具有相对高的蚀 刻选择性。例如，与相对于未掺杂的氧化硅相比，蚀刻剂相对于掺杂的氧化硅可以具有不小 于约5倍的蚀刻选择性。在一些示例实施例中，在蚀刻第一模层图案104b和牺牲层图案114之前，第一模 层图案104b和牺牲层图案114的上表面可以被额外处理，以去除第一模层图案104b和牺 牲层图案114的上表面上的原生氧化物层(native oxide layer)。通过第一模层图案104b 和牺牲层图案114的该表面处理，第一模层图案104b和牺牲层图案114可以被有效地蚀刻。在一些示例实施例中，该表面处理工艺可以包括采用稀氟化氢溶液的湿式清洗工 艺。或者，该表面处理工艺可以包括采用稀氟化氢气体与氨气的组合或者氟化氢气体与乙 醇的组合的干式清洗工艺。此外，该表面处理工艺可以包括采用等离子态的氟化氢作为主 气体的干式清洗工艺。另外，氢气、氮气和氨气中的至少一种与主气体一起可以用在干式清 洗工艺中。该表面处理工艺可以防止后来形成的第一模层和第二模层之间的未掺杂氧化物 层。
在一些示例实施例中，在进行表面处理工艺之后，针对第一模层图案104b和牺牲 层图案114的蚀刻工艺可以采用氟化氢气体。蚀刻工艺可以在具有可控压力的蚀刻室中进 行。在一些示例实施例中，蚀刻工艺可以使用含氟化氢的蒸气。该蒸气可以通过制备 含氟化氢和去离子水的氟化氢溶液，并蒸发该氟化氢溶液来制成。例如，溶液包括重量比为 约35%到约45%的氟化氢、以及剩余量的去离子水。然后，该溶液可以被蒸发，从而形成含 氟化氢的蒸气。蚀刻工艺可以在约15°C到约100°C的温度进行。在一些示例实施例中，蚀刻工艺可以采用包括氟化氢、有机溶剂、表面活性剂和去 离子水的溶液。该有机溶剂可以包括介电常数不大于约30dyn/Cm2的材料，诸如乙醇、三羧 酸、甲酮、乙醚、酯等。具体地，该溶液可以包括重量比为约0.01%到约10%的氟化氢、有机 溶剂、重量比为约0. 0001 %到约2%的表面活性剂和重量比为约0. 01 %到约10%的去离子 水。蚀刻工艺可以在约15°C到约100°C的温度进行。蚀刻工艺可以在分批型设备(batch type apparatus)(在此设备中半导体衬底100可以被浸入蚀刻剂中)、旋转型设备(spin type apparatus)在一些示例实施例中，蚀刻剂可以包括硫酸、氟化氢和去离子水。例如，蚀刻剂可 以包括重量比为约70 %到约99 %的硫酸、重量比为约0. 01 %到约10 %的氟化氢、以及去离 子水。蚀刻工艺可以在约15°C到约100°C的温度进行。该蚀刻工艺可以在分批型设备(其 中半导体衬底100可被浸入蚀刻剂中)、旋转型设备等中进行。图3是示出下电极和支撑层图案的俯视图，图4是示出下电极和支撑层图案的透 视图。参见图3和4，支撑层图案116可以具有线形形状。支撑层图案116可以被构造为接 触下电极112的侧壁。于是，线形的支撑层图案116可以支撑相邻的下电极112。在一些示 例实施例中，支撑层图案116可以包括具有高密度和良好的间隙填充特性的材料。因此，可 以减少形成支撑层图案116期间的工艺失败。在一些示例实施例中，当支撑层图案116可以包括氧化硅时，支撑层图案116与下 电极112之间的应力与支撑层图案116可以包括氮化硅时相比可以降低。参见图1H，电介质层118可以形成在下电极112和支撑层图案116上。在一些示 例实施例中，电介质层118可以包括氧化硅或具有高介电常数的材料。上电极120可以形 成在电介质层118上。在一些示例实施例中，上电极120可以包括掺杂多晶硅、金属、金属 氮化物等。根据此示例实施例，支撑层图案的位置可以通过改变第一模层和第二模层的高度 来调整。于是，支撑层图案可以容易地布置在下电极的侧壁的中部，使得下电极的中部不会 倾斜或弯曲。此外，支撑层图案可以通过镶嵌工艺(damascene process)来形成，该镶嵌工 艺包括以未掺杂氧化物层填充沟槽、以及抛光该氧化物层。于是，因为沟槽可以用具有良好 间隙填充特性的氧化物层填充，所以形成支撑层图案期间产生的工艺失败可以减少。图5A到5C是示出包括图IH中的电容器的DRAM器件的制造方法的横截面视图。 参见图5A，垫氧化物层(未示出)和氮化硅层(未示出)可以顺次形成在半导体衬底50 上。在一些示例实施例中，半导体衬底50可以包括硅衬底、锗衬底、硅锗衬底、绝缘体上硅 衬底、绝缘体上锗衬底等等。光致抗蚀剂图案(未示出)可以形成在氮化硅层上。氮化硅 层和垫氧化物层可以利用光致抗蚀剂图案作为蚀刻掩模来蚀刻，以形成包括垫氧化物层图案和氮化硅层图案的第一硬掩模图案(未示出)。可以利用第一硬掩模图案作为蚀刻掩模来蚀刻半导体衬底50，从而形成沟槽52。 具有良好的间隙填充特性的氧化硅层可以形成在半导体衬底上以填充沟槽52。氧化硅层可 以通过CMP工艺或回蚀工艺来去除，从而在沟槽52中形成隔离层图案M。隔离层图案M 可以定义半导体衬底50的场区和有源区。栅极氧化物层56可以形成在半导体衬底50上。栅极结构可以形成在栅极氧化物 层56上。在一些示例实施例中，栅极结构可以包括顺次堆叠的栅极电极58和第二硬掩模 图案60。间隔物62可以形成在栅极结构的侧壁上。在一些示例实施例中，间隔物62可以 包括氮化硅。可以利用栅极结构和间隔物62作为离子注入掩模来将杂质注入到半导体衬 底50中，从而在栅极结构的两侧形成第一杂质区域6 和第二杂质区域64b。第一杂质区 域6 和第二杂质区域64b可以用作源极/漏极区域。第一绝缘间层66可以形成在半导体衬底50上，以覆盖栅极结构。第一接触垫68 和第二接触垫70可以穿过第一绝缘间层66形成。第一接触垫68和第二接触垫70可以分 别接触第一杂质区域6 和第二杂质区域64b。参见图5B，第二绝缘间层72可以形成在第一绝缘间层66上。位线接触74可以穿 过第二绝缘间层72形成。位线接触74可以接触第一接触垫68。从而，位线接触74可以通 过第一接触垫68电连接到第一杂质区域64a。位线76可以形成在第二绝缘间层72和位线 接触74上。第三绝缘间层78可以形成在第二绝缘间层72上以覆盖位线76。在一些示例实施 例中，第三绝缘间层78可以通过CVD工艺用氧化硅形成。第三绝缘间层78和第二绝缘间 层72可以被部分蚀刻，从而形成暴露第二接触垫70的上表面的接触孔(未示出)。接触孔 可以以导电层(未示出)填充。导电层可以被平坦化，从而形成存储节点接触80。存储节 点接触80可以通过第二接触垫70电连接到第二杂质区域64b。参见图5C，蚀刻停止层10 可以形成在第三绝缘间层78上。电容器122可以与 存储节点接触80电连接。这里，电容器122可以通过与参考图IA到IH所示出的工艺基本 相同的工艺来形成。于是，为了简洁，这里省略了与这些工艺相关的任何进一步说明。这里， 可以要求通过开口 110部分暴露存储节点接触80。根据此示例实施例，电容器可以包括支 撑层图案，该支撑层图案包括氧化硅。此外，该电容器可以具有高的电容。而且，包括该电 容器的DRAM器件可以被制造。图6A到6D是示出根据一些示例实施例的DRAM器件的制造方法的横截面视图。这 里，DRAM器件可以包括垂直柱形晶体管(vertical pillar transistor)。参见图6A，可以 在半导体衬底10上进行浅沟槽隔离(S Tl)工艺，以定义半导体衬底10的有源区和隔离区 IOa0在一些示例实施例中，有源区可以具有规则排列的隔开的图案。可以在半导体衬底10 上进行杂质掺杂工艺，以形成第一杂质区域12。另外，可以在半导体衬底上进行沟道掺杂工 艺，以控制晶体管的阈值电压。单晶外延图案(single crystalline epitaxial pattern)沘可以形成在有源区 中的半导体衬底10上。在一些示例实施例中，牺牲层结构22可以形成在半导体衬底10上。 牺牲层结构22可以具有部分暴露第一杂质区域12的孔。牺牲层结构22可以包括顺次堆 叠的垫氧化物层14、第一氮化硅层16、氧化硅层18和第二氮化硅层20。
可以在单位有源区中安置两个单晶外延图案观。因此，可以在单位有源区中设置 两个孔。内间隔物M可以形成在每个孔的内表面上。单晶外延图案观可以形成在内间隔 物M上以填充孔。在一些示例实施例中，单晶外延图案观可以通过激光外延生长工艺形 成，该激光外延生长工艺可以包括用激光来转变非晶硅。保护层30可以形成在单晶外延图 案观和牺牲层结构22上。参见图6B，保护层30和牺牲层结构22可以被图案化，从而形成单晶外延图案观 的上表面上的保护层图案30a和单晶外延图案观的侧表面上的第二氮化硅层图案20a。相 反，氧化硅层18可以通过图案化工艺被完全去除。此外，垫氧化物层14和氮化硅层16可以 保留，以防止半导体衬底10被暴露。单晶外延图案观侧壁上的内间隔物M可以被去除。 在一些示例实施例中，内间隔物M可以通过各向同性蚀刻工艺去除。参见图6C，栅极绝缘层32可以形成在单晶外延图案28的侧壁上。在一些示例实 施例中，栅极绝缘层32可以通过热氧化工艺形成。栅极电极34可以形成在栅极绝缘层32 上。在一些示例实施例中，栅极电极34可以具有被构造为围绕单晶外延图案观的侧壁的 线形形状。杂质可以被注入到单晶外延图案观的上部，以形成第二杂质区域36，由此形成垂 直柱形晶体管，该垂直柱形晶体管可以用于DRAM单元的开关元件。备选地，第二杂质区域 36可以在用于形成单晶外延图案观的工艺与用于形成第一绝缘间层38的工艺之间形成。第一绝缘间层38可以覆盖垂直柱形晶体管。第一绝缘间层38可以被蚀刻，以形 成暴露单晶外延图案观之间的有源区的上表面的接触孔。第一导电层(未示出)可以形 成在第一绝缘间层38上，以填充接触孔。在一些示例实施例中，第一导电层可以用作位线 接触和位线。第一导电层可以通过沉积至少两种导电材料来形成。硬掩模图案(未示出) 可以形成在第一导电层上。在一些示例实施例中，硬掩模图案可以具有在基本垂直于栅极 电极34的延伸方向的方向上延伸的线形形状。可以利用该硬掩模图案作为蚀刻掩模来蚀 刻第一导电层，以形成位线接触40和位线42。替代地，在形成位线接触40之后，位线42可 以形成在第一绝缘间层38和位线接触40上。参见图6D，第二绝缘间层44可以覆盖位线42。第二绝缘间层44、第一绝缘间层 38和保护层图案30a可以被蚀刻，以形成暴露单晶外延图案观的上表面的接触孔。该接触 孔可以以导电材料填充，从而形成存储节点接触46。蚀刻停止层10 可以形成在第二绝缘 间层44上。电容器122可以与存储节点接触46电连接。这里，电容器122可以通过与参考图IA到IH所示的工艺基本相同的工艺形成。因 此，为了简洁，此处省略了关于这些工艺的任何进一步说明。这里，可以要求通过开口 110 部分暴露存储节点接触46。根据此示例实施例，电容器可以包括含氧化硅的支撑层图案。 此外，电容器可以具有高电容。而且，包括该电容器的DRAM器件可以被制造。图7A到7E是示出根据一些示例实施例的DRAM器件的制造方法的横截面视图。参 见图7A，可以制备半导体衬底。在一些示例实施例中，下部结构(未示出)可以形成在半导 体衬底上。在一些示例实施例中，下部结构可以包括晶体管、位线、配线等等。下部结构可 以通过与参考图5A和5B所示的工艺基本相同的工艺形成。替代地，下部结构可以通过与 参考图6A到6D所示的工艺基本相同的工艺形成。蚀刻停止层202可以形成在半导体衬底上。第一模层(未示出)可以形成在蚀刻停止层202上。在一些示例实施例中，第一模层可以包括掺以诸如氟、硼、磷等的杂质的氧 化硅。例如，第一模层可以包括硼磷硅酸盐玻璃(BPSG)、氟硅酸盐玻璃(FSG)、磷硅酸盐玻 璃(PSG)等。这些可以单独使用或者组合使用。第一模层可以被蚀刻以形成沟槽206。由此，第一模层可以被转换成具有沟槽206 的第一初始模层图案20如。在一些示例实施例中，沟槽206可以通过与参考图2示出的工 艺基本相同的工艺形成。支撑层208可以形成在第一初始模层图案20 上，以填充沟槽206。在一些示例 实施例中，支撑层208可以包括相对于第一模层具有高的蚀刻选择性的材料。例如，支撑 层208可以包括未掺杂的氧化硅。支撑层208可以包括未掺杂硅酸盐玻璃(USG)、旋涂玻 璃(SOG)、原硅酸四乙酯(TEOS)、等离子体增强原硅酸四乙酯(PE-TEOS)等。替代地，支撑 层208可以包括高密度等离子体化学气相沉积(HDP-CVD)氧化物、等离子体增强化学气相 沉积(PE-CVD)氧化物、低压化学气相沉积(LP-CVD)氧化物等。在一些示例实施例中，支撑 层208可以具有良好的间隙填充特性，以防止支撑层208中产生空隙或裂缝。此外，支撑层 208的在沟槽206中的部分可以具有致密的原子键而没有空位。于是，可取地，支撑层208 可以包括HDP-CVD氧化物。替代地，支撑层208可以包括氮化硅。此外，支撑层208可以包 括相对于第一模层具有蚀刻选择性的绝缘材料。下面，在此示例实施例中，支撑层208可以 包括未掺杂的氧化硅。然而，尽管支撑层208可以包括其它材料，但下面的工艺仍可应用于 该支撑层208。支撑层208可以被平坦化直到第一初始模层图案20 的上表面被暴露，从而在沟 槽206中形成初始支撑层图案208a。在一些示例实施例中，支撑层208可以通过CMP工艺 或回蚀工艺平坦化。第二模层210可以形成在第一初始模层图案20 和初始支撑层图案 208a上。在一些示例实施例中，第二模层210可以包括氧化硅。此外，第二模层210可以包 括与第一模层的材料基本相同的材料。在一些示例实施例中，在形成第二模层210之前，第一模层图案20 和初始支撑 层图案208a的上表面可以被额外地处理，以去除第一模层图案20 的上表面上的原生氧 化物层。该表面处理工艺可以与参考图IG所示的工艺基本相同。在一些示例实施例中，当初始支撑层图案208a可以包括氮化硅时，第二模层210 可以包括掺杂的氧化硅或未掺杂的氧化硅，因为氧化硅相对于氮化硅可以具有蚀刻选择性 而不管掺杂与否。这里，第一初始模层图案20 和第二模层210的高度可以决定下电极 212的高度。由此，通过控制第二模层210的高度，可以理想地调整下电极212的高度。在一些示例实施例中，第二模层210可以形成在第一初始模层图案20 和初始支 撑层图案208a的平坦化的表面上。由此，尽管第二模层210可能具有差的间隙填充特性， 但是因为第二模层210可以不形成在狭窄的间隙中，所以空隙或裂缝不会在第二模层210 中产生。参见图7C，掩模图案(未示出)可以形成在第一初始模层图案20 和第二模层 210上。第二模层210、第一初始模层图案20 、初始支撑层图案208a和蚀刻停止层202可 以被各向异性蚀刻以形成开口，从而形成第二模层图案210a和第一模层图案204b。在一些 示例实施例中，该开口可以部分地通过初始支撑层图案208a的侧壁形成。由此，初始支撑 层图案208a的侧壁可以被部分蚀刻，从而形成支撑层图案216。支撑层图案216可以通过开口的侧表面暴露。导电层(未示出)可以形成在开口的侧表面和底表面以及第二模层图 案210a的上表面上。牺牲层(未示出)可以形成在导电层上以填充开口。在一些示例实 施例中，牺牲层可以包括相对于支撑层图案216具有蚀刻选择性的材料。牺牲层可以包括 蚀刻选择性与第一初始模层图案20 和第二模层210基本相同或相似的材料。牺牲层和 导电层可以通过CMP工艺或回蚀工艺来去除，直到暴露第二模层图案210a的上表面，从而 形成圆筒形的下电极212。此外，通过该去除工艺，牺牲层图案214可以形成在开口中。参见图7D，第一模层图案204b、第二模层图案210a和牺牲层图案214可以被蚀 刻，以暴露下电极212的内侧壁和外侧壁。这里，支撑层图案216可以保留，而不被去除。由 此，支撑层图案216可以接触下电极212。在一些示例实施例中，在去除第一模层图案204b、 第二模层图案210a和牺牲层图案214之前，第一模层图案204b、第二模层图案210a和牺牲 层图案214的上表面可以被额外处理。该表面处理工艺可以与参考图IG示出的基本相同。在一些示例实施例中，当支撑层图案216可以包括氮化硅时，第一模层图案204b、 第二模层图案210a和牺牲层图案214可以用BOE溶液去除，该BOE溶液包含氟化氢(HF)、 氟化氢铵(NH4F)和去离子水。在此条件下，可以不需要进行表面处理工艺。参见图7E，电介质层218可以形成在下电极212和支撑层图案216上。上电极220 可以形成在电介质层218上。在一些示例实施例中，各种DRAM器件可以用以上描述的此示 例实施例的方法制造。图8A到8D是示出根据一些示例实施例的DRAM器件的制造方法的横截面视图。这 里，根据此示例实施例的DRAM器件的电容器可以包括单个下电极和至少两个支撑层图案。 参见图8A，可以进行与参考图7A和7B示出的工艺基本相同的工艺，以形成与图7B中的结 构基本相同的结构。第二模层(未示出)可以形成在第一初始模层图案20 和初始支撑 层图案208a上。第二模层可以被蚀刻，以形成具有第二沟槽252的第二初始模层图案250。 第三模层2M可以形成在第二初始模层图案250上，以填充第二沟槽252。在一些示例实施例中，第二模层可以包括相对于初始支撑层图案208a具有蚀刻 选择性的材料。此外，第三模层邪4可以包括相对于第二模层具有蚀刻选择性的材料。于 是，第二模层可以包括掺有杂质的氧化硅。第三模层邪4可以包括未掺杂的氧化硅。也就 是说，第二模层可以包括与第一模层图案20 的材料基本相同的材料。第三模层2M可以 包括与初始支撑层图案208a的材料基本相同的材料。替代地，初始支撑层图案208a和第 三模层2M可以包括不同的材料。例如，初始支撑层图案208a和第三模层254中的任何一 个可以包括氮化硅。参见图8B，掩模图案(未示出)可以形成在第三模层2M上。第三模层254、第二 初始模层图案250、第一初始模层图案20 、初始支撑层图案208a和蚀刻停止层202可以 被各向异性蚀刻，从而形成开口 256。在一些示例实施例中，开口 256可以部分地通过初始 支撑层图案208a的侧壁形成。此外，开口 256可以部分地通过第二沟槽252中的第三模 层2M形成。于是，初始支撑层图案208a的侧壁可以被部分蚀刻，从而形成第一支撑层图 案216。第一初始模层图案20 和第二初始模层图案250可以分别被转变为第一模层图案 204b和第二模层图案250a。参见图8C，导电层(未示出)可以形成在开口 256的侧表面和底表面以及第二模 层图案250a的上表面上。牺牲层(未示出)可以形成在导电层上，以填充开口 256。在一
15些示例实施例中，牺牲层可以包括相对于第一支撑层图案216具有蚀刻选择性的材料。牺 牲层可以包括蚀刻选择性与第一到第三模层基本相同或相似的材料。牺牲层和导电层可以 通过CMP工艺或回蚀工艺去除，直到第二模层图案250a的上表面暴露，从而形成圆筒形的 下电极沈0。此外，通过该去除工艺，牺牲层图案262可以形成在开口 256中。第三模层254 可以被部分去除，直到暴露第二模层图案250a的上表面，从而形成第二沟槽252中的第二 支撑层图案258。第二支撑层图案258可以支撑下电极沈0的上侧壁。参见图8D，第一模层图案204b、第二模层图案250a和牺牲层图案262可以被蚀 刻，以暴露下电极260的内侧壁和外侧壁。第一支撑层图案216可以支撑下电极沈0的下 侧壁。于是，第一支撑层图案216和第二支撑层图案258可以一起支撑下电极沈0，使得下 电极260可以具有稳定的结构。电介质层264可以形成在下电极沈0、第一支撑层图案216 和第二支撑层图案258上。上电极268可以形成在电介质层264上。在一些示例实施例中， 可以用此示例实施例的上述方法制造各种DRAM器件。图9A到9C是示出根据一些示例实施例的DRAM器件的制造方法的横截面视图。参 见图9A，下部结构可以形成在半导体衬底50上。可以进行与参考图IA到IC示出的工艺基 本相同的工艺。在一些示例实施例中，第二模层可以包括未掺杂的氧化硅。第二模层可以 被蚀刻，以形成具有第二沟槽272的第二初始模层图案270。在一些示例实施例中，第二沟 槽272可以具有与第一沟槽206的形状基本相同的形状。替代地，第二沟槽272可以具有 与第一沟槽206的形状不同的形状。第三模层274可以形成在第二初始模层图案270上， 以填充第二沟槽272。在一些示例实施例中，第三模层274的一部分可以用作第二支撑层图 案。第三模层274可以包括相对于第一初始模层图案20 和第二初始模层图案270具有 蚀刻选择性的材料。例如，第三模层274可以包括氮化硅。于是，第二模层可以包括掺有杂 质的氧化硅。第三模层274可以包括未掺杂的氧化硅。也就是说，第二模层可以包括与第 一模层图案20 的材料基本相同的材料。第三模层274可以包括与初始支撑层图案208a 的材料基本相同的材料。参见图9B，第三模层274、第二初始模层图案270、第一初始模层图案20 和蚀刻 停止层202可以被各向异性蚀刻以形成开口，由此形成第一模层图案204b、第二模层图案 270a和第三模层图案(未示出)。下电极260可以形成在开口的内表面上。牺牲层图案 262可以形成在下电极260上以填充开口。在一些示例实施例中，下电极260和牺牲层图案 262可以通过与参考图IE示出的工艺基本相同的工艺形成。第三模层图案可以被蚀刻直到 暴露第二模层图案270a的上表面，从而在第二沟槽272中形成第二支撑层图案276。第二 支撑层图案276可以通过与参考图IF示出的工艺基本相同的工艺形成。参见图9C，第二模层图案270a可以被蚀刻，直到暴露第一模层图案204b的上表 面，从而在第一沟槽内形成第一支撑层图案278。第一模层图案204b可以通过与参考图IG 示出的工艺基本相同的工艺去除。电介质层264和上电极268可以顺次形成在下电极沈0、 第一支撑层图案278和第二支撑层图案276上。图IOA到IOD是示出根据一些示例实施例的DRAM器件的制造方法的横截面视图， 图IlA和12A是示出图IOD中的DRAM器件的第一支撑层图案的俯视图，图IlB和12B是示 出图IOD中的DRAM器件的第二支撑层图案的俯视图。参见图10A，可以进行与参考图7A和7B示出的工艺基本相同的工艺，从而形成与图7B中的结构基本相同的结构。在一些示例实施例中，第二模层310可以包括掺杂的氧化 硅。第二模层310可以包括与第一模层30 的材料基本相同的材料。第二支撑层312可以 形成在第二模层310上。在一些示例实施例中，第二支撑层312可以通过下面的工艺被转 变成第二支撑层图案。第二支撑层312可以包括对第一模层30 和第二模层310具有蚀 刻选择性的材料。此外，第二支撑层312可以包括与初始支撑层图案308a的材料基本相同 的材料。替代地，第二支撑层312可以包括与初始支撑层图案308a的材料不同的材料。例 如，第二支撑层312可以包括未掺杂的氧化硅。替代地，第二支撑层312可以包括氮化硅。第三模层314可以形成在第二支撑层312上。在一些示例实施例中，第三模层314 可以包括相对于第二支撑层312具有蚀刻选择性的材料。例如，第三模层314可以包括与 第二模层310的材料基本相同的材料。替代地，为了简化此示例实施例的方法，可以通过形 成具有大厚度的第二支撑层312来省略形成第三模层314。在这种情况下，在形成下电极之 后会需要蚀刻第二支撑层312，以减小第二支撑层312的厚度。参见图10B，第三模层314、 第二支撑层312、第二模层310、初始支撑层图案308a、第一模层30 和蚀刻停止层302可 以被各向异性蚀刻，以形成开口，从而形成第一模层图案304b、第二模层图案310a、第三模 层图案314a、第二初始支撑层图案312a、第一支撑层图案322和蚀刻停止层图案30加。在 一些示例实施例中，第一支撑层图案322可以具有根据下电极318的布置而改变的形状。 例如，在图IlA中，第一支撑层图案322可以具有沿倾斜方向延伸的线形形状。替代地，在 图12A中，第一支撑层图案322可以具有沿竖直方向延伸的线形形状。下电极318可以形 成在开口的内表面上。牺牲层图案320可以形成在开口中。在一些示例实施例中，下电极 318和牺牲层图案320可以通过与参考图IE所示的工艺基本相同的工艺而形成。参见图10C，第三模层图案31 可以被蚀刻，直到暴露第二初始支撑层图案31 的上表面。在一些示例实施例中，牺牲层图案320可以保留或被部分去除。第二初始支撑层 图案31 可以通过下电极318之间的间隙暴露。掩模层(未示出)可以形成在第二初始 支撑层图案31 和下电极318上。在一些示例实施例中，掩模层可以包括相对于第二初始 支撑层图案31 具有蚀刻选择性的材料。例如，掩模层可以包括通过ALD工艺形成的氧化 硅。在一些示例实施例中，掩模层可以填充下电极318之间的窄间隙。相反，掩模层可以覆 盖下电极318之间的宽间隙中的第二初始支撑层图案312a。掩模层可以被各向异性蚀刻以 形成掩模图案324。这里，在下电极318之间的窄间隙中的掩模层可以被完全去除。于是， 掩模图案3M可以被构造为填充下电极318之间的窄间隙。在形成第二支撑层图案312b 之后，在下电极318之间的宽间隙中第二初始支撑层图案31 上的掩模图案3M可以被完 全去除，以便使下电极318的侧壁暴露。参见图10D，可以用掩模图案3 作为蚀刻掩模来蚀刻第二初始支撑层图案31加， 从而形成第二支撑层图案312b。在一些示例实施例中，第二支撑层图案312b可以具有网 形。替代地，第二支撑层图案312b可以具有根据下电极318的布置而改变的形状。第二模层图案310a和第一模层图案304b可以被去除。在一些示例实施例中，牺 牲层图案320和掩模图案可以与第二模层图案310a和第一模层图案304b同时被去除。替 代地，牺牲层图案320可以通过单独的工艺去除。第一支撑层图案322可以连接在相邻下 电极318的中部侧壁之间。电介质层3 和上电极3 可以顺次形成在下电极318、第一 支撑层图案322和第二支撑层图案312b上，以完成包括单个下电极318和两个支撑层图案322和312b的电容器。图13A到13C是示出根据一些示例实施例的DRAM器件的制造方法的横截面视图。 可以进行与参考图7A和7B所示的工艺基本相同的工艺，从而形成与图7B中的结构基本相 同的结构。参见图13A，第二模层410和第二支撑层412可以形成在第一初始模层图案40 上。在一些示例实施例中，第二支撑层412可以包括未掺杂的氧化硅。第二支撑层412可 以包括与第一支撑层的材料基本相同的材料。替代地，第二支撑层412可以包括与第一支 撑层的材料不同的材料。在一些示例实施例中，第二支撑层412可以包括氮化硅。当第二 支撑层412可以包括氮化硅时，第二模层可以包括掺杂的氧化硅或未掺杂的氧化硅。参见图13B，第二支撑层412、第二模层410、初始支撑层图案408a、第一初始模层 图案40 和蚀刻停止层402可以被蚀刻，以形成开口，由此形成第二初始支撑层图案、第二 模层图案410a、第一支撑层图案422、第一模层图案404b和蚀刻停止层图案40加。圆筒形 的下电极418可以形成在开口的侧表面和底表面上。牺牲层图案420可以形成在下电极 418上，以填充开口。在一些示例实施例中，下电极418和牺牲层图案420可以通过与参考 图IE示出的工艺基本相同的工艺形成。掩模图案(未示出)可以形成在第二初始支撑层 图案、下电极418和牺牲层图案420上。可以利用该掩模图案作为蚀刻掩模来蚀刻第二初 始支撑层图案412a，从而形成被构建为支撑下电极418的上侧壁的第二支撑层图案412a。参见图13C，第一模层图案404b和第二模层图案410a可以被蚀刻。这里，第一支 撑层图案422和第二支撑层图案41 可以保留。在一些示例实施例中，第一模层图案404b 和第二模层图案410a可以通过与参考图IG示出的工艺基本相同的工艺去除。电介质层 似6和上电极4 可以顺次形成在下电极418、第一支撑层图案422和第二支撑层图案41 上。根据此示例实施例，可以制造这样的电容器，该电容器可以包括为下电极的中部侧壁配 置的第一支撑层图案和为下电极的上侧壁配置的第二支撑层图案。此外，第一支撑层图案 和第二支撑层图案可以具有不同的平面形状。图14A到14C是示出根据一些示例实施例的DRAM器件的制造方法的横截面视图。 这里，根据此示例实施例的DRAM器件的电容器可以包括在下电极的侧壁上的三个支撑层 图案。可以进行与参考图7A和7B示出的工艺基本相同的工艺，以形成与图7B中的结构基 本相同的结构。参见图14A，第二模层510可以形成在第一初始模层图案50 和第一初始支撑层 图案508a上。在一些示例实施例中，当第一初始支撑层图案508a可以包括未掺杂的氧化硅 时，第二模层510可以包括掺杂的氧化硅。也就是说，第二模层510可以包括与第一模层图 案的材料基本相同的材料。替代地，第一初始支撑层图案508a可以包括氮化硅。第二支撑 层(未示出)可以形成在第二模层510上。在一些示例实施例中，第二支撑层可以包括未 掺杂的氧化硅或包括氮化硅。第二支撑层可以被图案化，以形成第二初始支撑层图案512。参见图14B，第三模层514可以形成在第二模层510和第二支撑层图案512上。在 一些示例实施例中，第三模层514可以包括相对于第一初始模层图案50 和第二模层510 没有蚀刻选择性的材料。例如，第三模层514可以包括与第一初始模层图案50 和第二模 层510的材料基本相同的材料。第三支撑层516可以形成在第三模层514上。在一些示例 实施例中，第三支撑层516可以包括氮化硅或掺杂的氧化硅。
参见图14C，第三支撑层516、第二模层510、第一初始模层图案50 和蚀刻停止 层502可以被蚀刻，以形成开口。第三支撑层516、第二支撑层图案51 和第一支撑层图 案508b可以通过开口的侧表面暴露。下电极518可以形成在开口的侧表面上。牺牲层图 案(未示出)可以形成在下电极518上，以填充开口。第三支撑层516可以被图案化，以形 成第三支撑层图案516a。第一初始模层图案50 、第二模层510和第三模层514可以被去 除。然后，可以去除牺牲层图案。在一些示例实施例中，第一初始模层图案50 、第二模层 510和第三模层514可以通过与参考图IG示出的工艺基本相同的工艺去除。这里，在去除 第一初始模层图案50 、第二模层510和第三模层514之后，第一支撑层图案508b、第二支 撑层图案51 和第三支撑层图案516a可以保留。在一些示例实施例中，当第一支撑层图 案508b、第二支撑层图案51 和第三支撑层图案516a可以包括氮化硅时，第一初始模层图 案50 、第二模层510和第三模层514可以用BOE溶液去除，该BOE溶液包含氟化氢(HF)、 氟化氢铵(NH4F)和去离子水。电介质层520和上电极522可以顺次形成在下电极518、第 一支撑层图案508b、第二支撑层图案51 和第三支撑层图案516a上。图15A和15B是示出根据一些示例实施例的DRAM器件的制造方法的横截面视图。 除了下电极可以具有柱形形状之外，根据此示例实施例的DRAM器件的电容器可以与图IH 中的基本相同。下部结构可以形成在半导体衬底50上。可以进行与参考图IA到ID示出 的工艺基本相同的工艺。参见图15A，开口 110可以用导电层(未示出)填充。在一些示例实施例中，导电 层可以包括多晶硅、金属、金属氮化物等。导电层可以通过CVD工艺形成。导电层可以被平 坦化，直到暴露第二模层图案108a的上表面，从而形成具有柱形形状的下电极115。在一些 示例实施例中，因为开口 110可以用下电极115填充，所以可以不需要在开口 110中形成牺 牲层图案。参见图15B，第二模层图案108a可以被蚀刻，直到暴露第一模层图案104b的上表 面，从而在沟槽106中形成支撑层图案116。第一模层图案104b可以被蚀刻。这里，在蚀刻 第一模层图案104b之后，支撑层图案116可以保留。由此，支撑层图案116可以支撑下电 极115。在一些示例实施例中，这些工艺可以与参考图IF和IG示出的工艺基本相同。电介 质层118和上电极120可以顺次形成在下电极115和支撑层图案116上。根据此示例实施 例，可以制造电容器，该电容器可以包括具有柱形形状的下电极和用于支撑下电极的支撑 层图案。下电极可以通过用导电层填充开口，并平坦化该导电层来形成。于是，此示例实施 例的方法可以不包括在形成下电极之后的用于形成牺牲层图案的工艺。此外，其它示例实 施例的电容器可以包括柱形形状的下电极。图16是示出根据一些示例实施例的存储系统的框图。参见图16，此示例实施例的 系统可以包括存储器610和与存储器610连接的存储器控制器620。这里，存储器610可 以包括上述实施例中的任意一个的DRAM器件。存储器控制器620可以将用于控制存储器 610的操作的控制信号输入存储器610。这样，存储器控制器620可以基于控制信号控制存 储器610。图17是示出根据一些示例实施例的存储系统的框图。参见图17，此示例实施例 的系统可以包括安装在存储卡630内的存储器610和存储器控制器620。这里，存储卡630 可以包括上述实施例中的任何一个的DRAM器件。存储卡630可以用于诸如数码相机、个人
19计算机等的电子装置。存储器控制器620可以基于通过存储卡630来自外部装置的控制信 号控制存储器610。图18是示出根据一些示例实施例的存储系统的框图。参见图18，此示例实施例的 系统可以相当于具有存储器610和存储器控制器620的便携装置700。便携装置700可以 包括MP3播放器、视频播放器、便携多媒体播放器等。便携装置700可以额外包括编码器/ 解码器(EDC) 710、显示器720和接口 730。数据可以借助编码器/解码器710通过存储器控制器620输入存储器610/从存 储器610输出。数据可以直接输入存储器610。此外，数据可以从存储器610自编码器/解 码器710输出。编码器/解码器710可以编码存储器610中的数据。例如，为了在音频播 放器和视频播放器中储存数据，编码器/解码器710可以进行MP3编码和PMP编码。替代 地，为了在存储器610中存储视频数据，编码器/解码器710可以进行MPEG编码。此外，编 码器/解码器710可以包括多编码器，用于根据不同的格式编码具有不同类型的数据。例 如，编码器/解码器710可以包括用于音频数据的MP3编码器和用于视频数据的MPEG编码
ο在一些示例实施例中，编码器/解码器710可以仅包括解码器。例如，该解码器可 以接收并发送数据给存储器控制器620或存储器610。在一些示例实施例中，编码器/解码 器710可以通过接口 730接收用于编码的数据或已编码的数据。接口 730可以包括USB接 口。数据可以通过存储器610自接口 730输出。显示器720可以显示自存储器610输出或 被编码器/解码器710解码的数据。例如，显示器720可以包括用于输出音频数据的扬声 器插孔、用于输出视频数据的显示屏等等。图19是示出根据一些示例实施例的存储系统的框图。参见图19，存储器610可以 连接到主机系统750。主机系统750可以包括个人计算机、数码相机等。主机系统750可以 输出用于存储器610的控制信号。图20是示出根据一些示例实施例的存储系统的框图。参见图20，主机系统750 可以连接到存储卡630。主机系统750可以通过存储卡630将控制信号输入存储器控制器 620。存储器控制器620可以基于该控制信号控制存储器610。图21是示出根据一些示例实施例的存储系统的框图。参见图21，计算机系统800 中，存储器610可以与中央处理单元(CPU)SlO电连接。计算机系统800可以包括个人计算 机、个人数据助理等。存储器610可以与CPU810直接连接。替代地，存储器610可以通过 总线连接到CPU 810。根据这些示例实施例，支撑层图案可以支撑下电极，从而防止下电极倾斜。此外， 支撑层图案的位置可以通过控制模层的厚度容易地改变，使得支撑层图案可以精确地定位 在下电极的中部，从而防止下电极的中部弯曲。因而，如以上参考附图尤其是图1A-1H和2-4所图示和描述的那样，根据本发明实 施例的集成电路电容器的形成方法包括在衬底100上形成具有U形横截面的第一圆筒形 电容器电极112 ；然后形成直接接触且环绕第一圆筒形电容器电极112的外表面的至少第 一部分的电绝缘支撑116。电容器电介质层118形成在第一圆筒形电容器电极112的内表 面、第一圆筒形电容器电极的外表面的未被电绝缘支撑覆盖的第二部分、以及电绝缘支撑 116上。电容器电介质层118包括不同于电绝缘支撑116的电绝缘材料。之后，上电容器电极120形成在电容器电介质层118上。该方法还可以包括相邻于第一圆筒形电容器电极112形成具有U形横截面的第二 圆筒形电容器电极112。根据本发明的这些实施例，形成电绝缘支撑116的步骤包括形成 直接接触且环绕第二圆筒形电容器电极112的外表面的至少第一部分的电绝缘支撑，如图 4所示。本发明的另外的实施例包括通过在衬底上形成第一材料的第一模层104和在第 一模层104的上表面中形成沟槽106来形成集成电路电容器。第二模层108形成在沟槽 106中以及第一模层的上表面上。第二模层108包括不同于第一材料的第二材料。这些方 法也可以包括形成开口 110，该开口 110延伸穿过沟槽106中的第二模层的至少一部分，且 至少部分穿过沟槽106底部附近位置处的第一模层。然后，U形电容器电极112在开口 110 中形成。之后，如图1F-1G所示，第一模层的至少一部分被选择性去除，从而暴露至少第二 模层的至少部分环绕U形电容器电极112的部分。然后，如图IH所示，U形电容器电极112 的对外暴露的部分和第二模层的暴露部分用电容器电介质层118覆盖，并且上电容器电极 120形成在电容器电介质层118上。根据本发明这些实施例和图1E-1F所示实施例中的一些，在选择性去除第一模层 104b的至少一部分的步骤之前，选择性回蚀第二模层108a以暴露沟槽106的侧壁。此外， 如图1F-1G所示，选择性去除第一模层104b的至少一部分的步骤包括利用蚀刻剂蚀刻第一 模层104b，该蚀刻剂相对于第二模层108a对第一模层104b是选择性的。前述是对示例实施例的说明，不应当被解释成对本发明的限制。尽管已经描述了 一些示例实施例，但本领域技术人员应该容易理解，在示例实施例中可以进行许多修改而 不实质上脱离本发明的新颖教导和优点。从而，所有这样的修改旨在被包括在由权利要求 书定义的本发明的范围内。在权利要求书中，装置加功能的语句旨在覆盖这里所描述的执 行所述功能的结构，不仅覆盖结构上的等同物，也覆盖等同的结构。因此，应该理解的是，前 述是对各种示例实施例的说明，而不应当被解释为限于所公开的具体示例实施例，且对所 公开的示例实施例的修改以及其它示例实施例旨在被包括在所附权利要求的范围内。本申请要求2009年12月M日提交的韩国专利申请第10-2009-130973号和2010 年1月12日提交的韩国专利申请第10-2010-0(^838号的优先权，二者的内容通过参考合 并于此。
权利要求
1.一种形成集成电路电容器的方法，包括在衬底上形成具有U形横截面的第一圆筒形电容器电极；形成直接接触并环绕所述第一圆筒形电容器电极的外表面的至少第一部分的电绝缘 支撑；在所述第一圆筒形电容器电极的内表面、所述第一圆筒形电容器电极的外表面的未被 所述电绝缘支撑覆盖的第二部分、以及所述电绝缘支撑上形成电容器电介质层，所述电容 器电介质层包括不同于所述电绝缘支撑的电绝缘材料；以及 在所述电容器电介质层上形成上电容器电极。
2.如权利要求1所述的方法，还包括相邻于所述第一圆筒形电容器电极形成具有U形 横截面的第二圆筒形电容器电极，其中所述形成电绝缘支撑包括形成直接接触且环绕所述 第二圆筒形电容器电极的外表面的至少第一部分的电绝缘支撑。
3.一种形成集成电路电容器的方法，包括 在衬底上形成第一材料的第一模层；在所述第一模层的上表面中形成沟槽；在所述沟槽中以及所述第一模层的上表面上形成第二模层，所述第二模层包括不同于 所述第一材料的第二材料；形成开口，所述开口延伸穿过所述沟槽中的所述第二模层的至少一部分且至少部分穿 过所述沟槽的底部附近位置处的所述第一模层； 在所述开口中形成U形电容器电极；选择性去除所述第一模层的至少一部分，从而暴露所述第二模层的至少一部分，所述 第二模层的所述至少一部分至少部分环绕所述U形电容器电极；用电容器电介质层覆盖所述U形电容器电极的对外暴露的部分以及所述第二模层的 暴露的部分；以及在所述电容器电介质层上形成上电容器电极。
4.如权利要求3所述的方法，其中在所述选择性去除所述第一模层的至少一部分之 前，选择性回蚀所述第二模层以暴露所述沟槽的侧壁。
5.如权利要求4所述的方法，其中所述选择性去除所述第一模层的至少一部分包括用 蚀刻剂蚀刻所述第一模层，所述蚀刻剂相对于所述第二模层对所述第一模层是选择性的。
6.一种形成电容器的方法，所述方法包括在衬底上形成包括第一绝缘材料的第一模层图案，所述第一模层图案具有形成在所述 第一模层图案的上表面的沟槽；在所述沟槽中形成支撑层图案，所述支撑层图案包括第二绝缘材料，所述第二绝缘材 料相对于所述第一绝缘材料具有蚀刻选择性；在所述第一模层图案和所述支撑层图案上形成第二模层；经过所述第二模层和所述第一模层图案形成下电极，所述下电极接触所述支撑层图案 的侧壁；去除所述第一模层图案和所述第二模层；在所述下电极和所述支撑层图案上形成电介质层；以及在所述电介质层上形成上电极。
7.如权利要求6所述的方法，其中所述第一绝缘材料和所述第二绝缘材料包括氧化硅 基材料。
8.如权利要求7所述的方法，其中所述第一绝缘材料包括掺杂的氧化硅，所述第二绝 缘材料包括未掺杂的氧化硅。
9.如权利要求7所述的方法，其中所述第二模层包括所述第一绝缘材料。
10.如权利要求7所述的方法，其中所述第一模层图案和所述第二模层通过使用氟化 氢的蚀刻工艺去除。
11.如权利要求6所述的方法，其中所述第二模层和所述支撑层图案包括通过基本相 同的沉积工艺形成的基本相同的材料。
12.如权利要求11所述的方法，其中所述第一模层图案包括掺杂的氧化硅，所述第二 模层和所述支撑层图案包括未掺杂的氧化硅。
13.如权利要求6所述的方法，其中去除所述第一模层图案和所述第二模层包括用第一蚀刻剂去除所述第二模层；以及用第二蚀刻剂去除所述第一模层图案，所述第二蚀刻剂具有与所述第一蚀刻剂的成分 不同的成分。
14.如权利要求13所述的方法，其中所述第一蚀刻剂包括含氟化氢、氟化氢铵和去离 子水的蚀刻溶液。
15.如权利要求6所述的方法，其中所述第一绝缘材料包括氧化硅，所述第二绝缘材料 包括氮化硅。
16.如权利要求6所述的方法，还包括在所述下电极的上侧壁上形成第二支撑层图案。
17.如权利要求16所述的方法，其中形成所述第二支撑层图案包括蚀刻所述第二模层，从而形成第二沟槽；在所述第二沟槽中形成所述第二支撑层图案，所述第二支撑层图案包括相对于所述第 二模层具有蚀刻选择性的绝缘材料；以及在所述第二模层和所述第二支撑层图案上形成第三模层。
18.如权利要求17所述的方法，其中所述下电极形成为穿过所述第三模层，且所述第 二支撑层图案接触所述下电极的所述上侧壁。
19.如权利要求17所述的方法，其中所述第二支撑层图案和所述第三模层包括通过基 本相同的沉积工艺形成的基本相同的材料。
20.如权利要求16所述的方法，其中所述第二支撑层图案和所述支撑层图案包括基本 相同的材料。
21.如权利要求20所述的方法，其中所述第二支撑层图案和所述支撑层图案包括未掺 杂的氧化硅。
22.如权利要求16所述的方法，其中所述第二支撑层图案具有与所述支撑层图案的形 状基本相同的形状。
23.如权利要求22所述的方法，其中所述第二支撑层图案具有线形形状或网形。
24.如权利要求16所述的方法，其中形成所述第二支撑层图案包括在所述第二模层上形成第二支撑层；在所述第二支撑层上形成第三模层；去除所述第三模层，从而使所述下电极的上表面从所述第二支撑层突出；以及 蚀刻所述第二支撑层，从而形成被构建为支撑所述下电极的上侧壁的所述第二支撑层 图案。
25.如权利要求6所述的方法，其中所述下电极具有圆筒形形状。
26.如权利要求25所述的方法，其中形成圆筒形的所述下电极包括蚀刻所述第二模层、所述第一模层图案和所述支撑层图案，从而形成开口，该开口具有 暴露所述衬底的底表面和暴露所述支撑层图案的侧表面；在所述开口的所述底表面和所述侧表面上以及所述第二模层的上表面上形成导电层；在所述导电层上形成牺牲层，以填充所述开口 ；以及 平坦化所述导电层，从而暴露所述第二模层。
27.如权利要求6所述的方法，其中所述下电极具有堆叠结构。
28.如权利要求6所述的方法，还包括在形成所述第一模层图案或去除所述第一模层 图案之前，部分去除所述第一模层图案的上表面。
29.一种制造动态随机存取存储器器件的方法，所述方法包括 在衬底上形成选择晶体管和位线结构；将接触插塞与所述选择晶体管中的杂质区域中的任何一个相连； 在所述衬底上形成包括第一绝缘材料的第一模层图案，所述第一模层图案具有形成在 所述第一模层图案的上表面的沟槽；在所述沟槽中形成支撑层图案，所述支撑层图案包括相对于所述第一绝缘材料具有蚀 刻选择性的第二绝缘材料；在所述第一模层图案和所述支撑层图案上形成第二模层；穿过所述第二模层和所述第一模层图案形成下电极，所述下电极接触所述支撑层图案 的侧壁和所述接触插塞；去除所述第一模层图案和所述第二模层；在所述下电极和所述支撑层图案上形成电介质层；以及在所述电介质层上形成上电极。
全文摘要
本发明公开形成电容器及动态随机存取存储器器件的方法。在电容器的形成方法中，包括第一绝缘材料的第一模层图案可以形成在衬底上。第一模层图案可以具有沟槽。包括第二绝缘材料的支撑层可以形成在沟槽中。第二绝缘材料可以相对于第一绝缘材料具有蚀刻选择性。第二模层可以形成在第一模层图案和支撑层图案上。下电极可以形成为穿过第二模层和第一模层图案。下电极可以接触支撑层图案的侧壁。可以去除第一模层图案和第二模层。电介质层和上电极可以形成在下电极和支撑层图案上。
文档编号H01G4/005GK102117698SQ20101060568
公开日2011年7月6日 申请日期2010年12月24日 优先权日2009年12月24日
发明者吴政玟, 尹普彦, 康大赫, 朴壬洙, 李晓山, 李根泽, 沈雨宽, 车知勋, 金伶厚 申请人:三星电子株式会社