专利名称：半导体结构及其制作工艺的制作方法
技术领域：
本发明涉及一种半导体结构及其制作工艺，且特别是涉及一种具有穿硅导孔的半导体结构及其制作工艺。
背景技术：
在现今的资讯社会中，电子产品的设计是朝向轻、薄、短、小的趋势迈进，因此发展出诸如堆叠式半导体元件封装等有利于微型化的封装技术。堆叠式半导体元件封装是利用垂直堆叠的方式将多个半导体元件封装于同一封装结构中，如此可提升封装密度以使封装体小型化，且可利用立体堆叠的方式缩短半导体元件之间的信号传输的路径长度，以提升半导体元件之间信号传输的速度，并可将不同功能的半导体元件组合于同一封装体中。现行的堆叠式半导体元件封装通常会在半导体元件内制作多个穿硅导孔 (through silicon vias, TSV)，以通过穿硅导孔提供垂直方向的电连接路径。此穿硅导孔通常是伴随着半导体晶片上的元件一起制作。之后，须先由半导体晶片的背面来薄化半导体晶片，以露出穿硅导孔的接合端。然而，由于半导体晶片在被薄化时，可能产生尖锐的边缘，而导致半导体晶片于后续晶背金属化(backside metalization)等制作工艺发生半导体晶片破裂(wafer crack)， 而产生由半导体晶片边缘向半导体晶片中央区域延伸的裂痕。此裂痕将损坏半导体晶片中央区域的有效芯片区，而降低整个制作工艺的良率与产出。
发明内容
本发明的目的在于提供一种半导体结构及其制作工艺，以解决上述问题。为达上述目的，本发明提供一种半导体结构，其包括一半导体晶片、多个穿硅导孔 (through silicon via,TSV)以及一阻裂沟槽。半导体晶片具有一第一表面以及相对于第一表面的一第二表面。穿硅导孔埋入半导体晶片，其中每一穿硅导孔的一第一端连接第一表面，且每一穿硅导孔的一第二端连接第二表面。阻裂沟槽位于半导体晶片的第二表面的外围，且阻裂沟槽的深度小于或等于半导体晶片的厚度。此外，还提出一种半导体制作工艺。首先，提供一半导体晶片，其中半导体晶片具有一第一表面。半导体晶片内具有多个穿硅导孔。每一穿硅导孔的一第一端连接第一表面。接着，在背对第一表面的半导体晶片的一背侧形成一阻裂沟槽。阻裂沟槽位于半导体晶片的外围，且阻裂沟槽的深度小于或等于半导体晶片的厚度。然后，由背侧来薄化半导体晶片，以暴露出每一穿硅导孔的一第二端以及半导体晶片的一第二表面。为让本发明的上述特征能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
图IA为本发明的一实施例的一种半导体结构的剖面示意图。图IB为本发明的另一实施例的一种半导体结构的剖面示意图。图2为图IA或IB的半导体结构的上视示意图。图3为本发明的另一实施例的半导体结构的上视示意图。图4与图5分别为图IA或图IB的阻裂沟槽可能的两种断面结构示意图。图6A至6E为图IA的半导体结构制作工艺剖面示意图。主要元件符号说明100:半导体结构110:半导体晶片IlOa:第一表面IlOb:第二表面112:穿硅导孔112a:穿硅导孔的第一端112b 穿硅导孔的第二端119 半导体晶片的背侧120 第一金属化结构122:第一内连线124 第一接垫126 第一凸块130 第二金属化结构132:第二内连线134:第二接垫136 第二凸块140:阻裂沟槽190 切割道200 载具Cl 有效芯片区C2 无效芯片区D 阻裂沟槽的深度S 裂痕T 半导体晶片的厚度
具体实施例方式图IA绘示依照本发明的一实施例的一种半导体结构的剖面示意图。如图IA所示， 半导体结构100包括一半导体晶片110，且半导体晶片110的内部具有多个穿硅导孔112。 本实施例的半导体晶片110的第一表面IlOa上配置有一第一金属化结构120。此处的第一金属化结构120可能包括布线层以及位于布线层上的凸块等。在本实施例中，第一金属化结构120便包括了一第一内连线122、多个第一接垫124以及多个第一凸块126，其例如是晶片制作工艺中的后段制作工艺(back end of line,BE0L)所形成的线路结构。第一内连线122例如连接于每一穿硅导孔112的第一端11 与相应的第一接垫1 之间。第一凸块1 配置于相应的第一接垫IM上。半导体晶片110内还可能存在其他的有源或无源元件(未绘示)，因此第一内连线122也可连接该些有源或无源元件。此外，第二金属化结构 130配置于半导体晶片110的第二表面110b。第二金属化结构130可能包括布线层以及位于布线层上的凸块等。在本实施例中，第二金属化结构130便包括了一第二内连线132、多个第二接垫134以及多个第二凸块136，其中第二内连线132连接该每一穿硅导孔112的第二端112b与相应的第二接垫1；34之间。第二凸块136配置于相应的第二接垫1；34上。本实施例所绘示的是具有功能性的半导体结构100，因而具有穿硅导孔112、第一内连线122、第一接垫124、第二内连线132、第二接垫134，甚或有源元件、无源元件等。 当然，在本发明的其他实施例中，半导体结构100也可以是单纯作为堆叠结构中的中介层 (interposer)。如图IB所示的本发明的一实施例的一种半导体结构的剖面示意图，其中仅需要在半导体晶片110内形成穿硅导孔112，并且在穿硅导孔112两端形成对外连接的第一凸块126与第二凸块136，而不需在半导体晶片110上形成第一内连线122、第一接垫124、 第二内连线132、第二接垫134，以及有源元件或无源元件等。当然，本发明还可以选择在半导体晶片110的第一表面IlOa形成如同前述的第一内连线122、第一接垫124以及第一凸块126，而在半导体晶片110的第二表面IlOb仅形成连接穿硅导孔112的第二凸块136。或是，选择在半导体晶片110的第二表面IlOb形成如同前述的第二内连线132、第二接垫134以及第二凸块136，而在半导体晶片110的第一表面IlOa仅形成连接穿硅导孔112的第一凸块126。图2绘示图IA或IB的半导体结构的上视示意图。请同时参考图1A、IB与2，半导体晶片110可被多个切割道190划分为多个有效芯片区Cl以及位于半导体晶片110边缘的多个不完整的无效芯片区C2。有效芯片区Cl在半导体晶片110被裁切后可成为多个独立的芯片，而无效芯片区C2为半导体晶片110被裁切后的边料，可能被丢弃或是回收再利用。本实施例为了避免半导体晶片110的有效芯片区Cl被薄化后的半导体晶片110 边缘因后续晶背金属化等制作工艺可能产生的裂痕S所破坏，本发明在半导体晶片110外围设置了阻裂沟槽140，以阻断裂痕S延伸至半导体晶片110中央的有效芯片区Cl。由图 1A、图IB以及图2的放大图可以得知裂痕S在遭遇阻裂沟槽140便会被阻挡，而不再朝向半导体晶片110中央延伸。为了维持半导体晶片110的布局空间，本实施例选择将阻裂沟槽140设置于半导体晶片110的无效芯片区C2内。换言之，阻裂沟槽140会在裁切半导体晶片110之后连同无效芯片区C2的边料一起被移除。当然，本发明的其他实施例也可以视需求将阻裂沟槽 140设置于半导体晶片110上的任何可能的位置。另一方面，本实施例所形成的阻裂沟槽140为挖空半导体晶片110所形成的结构， 例如是如图2所示的环绕半导体晶片110的一连续沟槽。或者，在其他实施例中，如图3所示，阻裂沟槽140也可以包括位于半导体晶片110外围且为不连续分布的多个沟槽。在本实施例中，阻裂沟槽140的深度D与半导体晶片110的厚度T的比值介于0. 5 至1之间。此处的半导体晶片110的厚度T是指薄化后的半导体晶片110的厚度，一般而言，厚度T可介于5 200微米(μ m)。实际上，阻裂沟槽140的深度D应该到达能够阻挡裂痕S的深度，例如为半导体晶片110厚度T的1/2、2/3、3/4或4/5。甚至，阻裂沟槽140 可深入到接近半导体晶片110的第一表面110a。换言之，阻裂沟槽140的深度D与半导体晶片110的厚度T的比值可介于0. 9至1之间。此外，本实施例的阻裂沟槽140可具有多种不同的断面形状。图4与图5还分别绘示本实施例的阻裂沟槽140的断面结构示意图，其中图4所示的阻裂沟槽140例如是具有V型断面的V型槽，而图5所示的阻裂沟槽140例如是具有U型断面的U型槽。当然，本发明的阻裂沟槽的型态并不限于此。阻裂沟槽的形状、深度、宽度、长度以及位置等，可能因为制作工艺条件或是设计需求等因素而所不同。本技术领域中具有通常知识者当可依据实际需求来形成不同类型的阻裂沟槽，此处不再赘述。图6A至图6E绘示前述半导体结构100的制作工艺剖面示意图。首先，提供如图 6A所示的半导体晶片110。半导体晶片110内具有穿硅导孔112，每一穿硅导孔112的第一端11 连接半导体晶片110的第一表面110a，每一穿硅导孔112的第二端112b内埋于半导体晶片110内。半导体晶片110的第一表面IlOa上可进行一第一金属化制作工艺，以形成第一金属化结构120，例如晶片制作工艺中的后段制作工艺(back end of line,BE0L) 所形成的线路结构，包括内连线、接垫以及可能存在的凸块(如图IA所示)等。当然，如前文所述，半导体结构100也可以是单纯作为堆叠结构中的中介层 (interposer)，仅需要在半导体晶片110内形成穿硅导孔112，而不需在半导体晶片110上形成内连线、接垫或其他有源元件或无源元件。接着，如图6B所示，在背对第一表面IlOa的半导体晶片110的背侧119形成阻裂沟槽140。阻裂沟槽140位于半导体晶片110的外围，且阻裂沟槽140的深度小于或等于半导体晶片110的厚度。形成阻裂沟槽140的方法例如是激光切割，或者其他适用的加工方法，如蚀刻或机械切割等。此处的蚀刻例如是干式蚀刻(dry etching)。然后，如图6C所示，为了便于进行后续薄化制作工艺，将半导体晶片110接合至一载具200上。载具200例如是一承载晶片。半导体晶片110的第一表面IlOa面向载具 200。在本实施例中，半导体晶片110的第一表面IlOa上形成有第一布线层120，因此半导体晶片110是隔着第一布线层120配置于载具200上。接着，如图6D所示，由半导体晶片110的背侧119来薄化半导体晶片110，以暴露出每一穿硅导孔112的第二端112b以及半导体晶片110的第二表面110b。此处的薄化例如是先进行精度较低的粗略研磨，直到接近穿硅导孔112的第二端112b，再改为进行研磨精度较高的化学机械研磨(chemical mechanical polishing，CMP)，进而暴露出穿硅导孔 112的第二端112b。如图2或3所示，由于半导体晶片110外围设置了阻裂沟槽140，因此可以阻挡薄化后的半导体晶片110边缘产生的裂痕S朝向半导体晶片110中央的有效芯片区Cl延伸， 以避免有效芯片区Cl被裂痕S破坏。然后，本实施例可选择性地如图6E所示，在半导体晶片110的第二表面IlOb上进行一第二金属化制作工艺，以形成第二金属化结构130，以作为半导体晶片110连接到其他元件的桥梁。并且，分离半导体晶片110与载具200，以得到如图IA或IB所示的半导体结构100。此处的第二金属化结构130如前述实施例所述可包括内连线、接垫以及可能存在的凸块(如图IA所示)，或是如图IB所示，可省略内连线、接垫，仅形成连接穿硅导孔112的凸块。综上所述，本发明在半导体晶片外围设置了阻裂沟槽，即使半导体晶片在被薄化后可能在尖锐的边缘产生裂痕，但阻裂沟槽仍可以有效地阻断裂痕朝向半导体晶片中央延伸，避免位于半导体晶片中央的有效芯片区被裂痕破坏。因此，本发明提出的半导体结构及制作工艺可具有较佳制作工艺良率与产出。虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视附上的发明权利要求所界定的为准。
权利要求
1.一种半导体结构，包括半导体晶片，具有第一表面以及相对于该第一表面的一第二表面；多个穿硅导孔(through silicon via，TSV)，埋入该半导体晶片，其中每一穿硅导孔的一第一端连接该第一表面，且每一穿硅导孔的一第二端连接该第二表面；以及阻裂沟槽，位于该半导体晶片的该第二表面的外围，且该阻裂沟槽的深度小于或等于该半导体晶片的厚度。
2.如发明权利要求1所述的半导体结构，其中该阻裂沟槽为环绕该半导体晶片的一连续沟槽。
3.如发明权利要求1所述的半导体结构，其中该阻裂沟槽包括位于该半导体晶片外围且为不连续分布的多个沟槽。
4.如发明权利要求1所述的半导体结构，还包括一第一金属化结构，配置于该半导体晶片的该第一表面。
5.如发明权利要求1所述的半导体结构，还包括一第二金属化结构，配置于该半导体晶片的该第二表面。
6.如发明权利要求1所述的半导体结构，其中该半导体晶片包括多个完整的有效芯片区以及位于该半导体晶片边缘的多个不完整的无效芯片区，该阻裂沟槽位于该些无效芯片区内。
7.如发明权利要求1所述的半导体结构，其中该阻裂沟槽为U型槽或V型槽。
8.如发明权利要求1所述的半导体结构，其中该阻裂沟槽内部挖空。
9.如发明权利要求1所述的半导体结构，其中该阻裂沟槽的深度与该半导体晶片的厚度的比值介于0.5至1之间。
10.如发明权利要求9所述的半导体结构，其中该阻裂沟槽的深度与该半导体晶片的厚度的比值介于0.9至1之间。
11.一种半导体制作工艺，包括提供一半导体晶片，其中该半导体晶片具有第一表面，该半导体晶片内具有多个穿硅导孔，每一穿硅导孔的一第一端连接该第一表面；在背对该第一表面的该半导体晶片的一背侧形成一阻裂沟槽，该阻裂沟槽位于该半导体晶片的外围，且该阻裂沟槽的深度小于或等于该半导体晶片的厚度；以及由该背侧来薄化该半导体晶片，以暴露出每一穿硅导孔的一第二端以及该半导体晶片的一第二表面。
12.如发明权利要求11所述的半导体制作工艺，其中该阻裂沟槽为环绕该半导体晶片的一连续沟槽。
13.如发明权利要求11所述的半导体制作工艺，其中该阻裂沟槽包括位于该半导体晶片外围且为不连续分布的多个沟槽。
14.如发明权利要求11所述的半导体制作工艺，还包括进行一第一金属化制作工艺于该半导体晶片的该第一表面。
15.如发明权利要求11所述的半导体制作工艺，还包括进行一第二金属化制作工艺于该半导体晶片的该第二表面。
16.如发明权利要求11所述的半导体制作工艺，其中该半导体晶片包括多个完整的有效芯片区以及位于该半导体晶片边缘的多个不完整的无效芯片区，该阻裂沟槽位于该些无效芯片区内。
17.如发明权利要求11所述的半导体制作工艺，其中该阻裂沟槽内部挖空。
18.如发明权利要求11所述的半导体制作工艺，其中该阻裂沟槽的深度与薄化后的该半导体晶片的厚度的比值介于0. 5至1之间。
19.如发明权利要求18所述的半导体制作工艺，其中该阻裂沟槽的深度与该半导体晶片的厚度的比值介于0. 9至1之间。
20.如发明权利要求11所述的半导体制作工艺，其中形成该阻裂沟槽的方法包括激光切割、机械切割或蚀刻。
全文摘要
本发明公开一种半导体结构及其制作工艺。该半导体结构包括一半导体晶片、多个穿硅导孔以及一阻裂沟槽。半导体晶片具有一第一表面以及相对于第一表面的一第二表面。穿硅导孔埋入半导体晶片，并且连接第一表面以及第二表面。阻裂沟槽位于半导体晶片的第二表面的外围，且阻裂沟槽的深度小于或等于半导体晶片的厚度。所述半导体制作工艺首先提供一半导体晶片，其具有多个穿硅导孔。每一穿硅导孔的一第一端连接半导体晶片的第一表面。接着，在背对第一表面的半导体晶片的一背侧形成前述阻裂沟槽。然后，由背侧来薄化半导体晶片，以暴露出每一穿硅导孔的一第二端。
文档编号H01L23/528GK102479770SQ201010606570
公开日2012年5月30日 申请日期2010年12月27日 优先权日2010年11月25日
发明者傅焕钧, 刘汉诚, 张香鈜, 简俊贤, 蔡文力, 郭子荧 申请人:财团法人工业技术研究院