专利名称：：半导体封装装置的制作方法
技术领域：
：本实用新型涉及一种半导体封装装置，尤指一种直接以结构中的金属层作为凸块下金属结构层使用而具层数少并为X/Cu/Sn金属层的结构，特别是指具有较佳的电路结构，并可于简化制程而改进生产率的同时达到有效降低成本的目的。
背景技术：
：近年来，随着半导体制程技术的不断成熟与发展，各种高效能的电子产品不断推陈出新，而集成电路(IntegratedCircuit,IC)组件的积集度(htegration)也不断提高。在集成电路组件的封装制程中，集成电路封装(ICI^ckaging)扮演着相当重要的角色，而集成电路封装型态可大致区分为打线接合封装(WireBondingPackage,WB)、贴带自动接合封装(TapeAutomaticBonding,TAB)及覆晶接合(FlipChip,FC)等型式，且每种封装形式均具有其特殊性与应用领域。其中，对于具有高密度输出/输入(I/0)的电路线设计的芯片与基板而言，当电联机路径过长时会导致电感(Inductance)增加。此外，手动操作的打线接合技术所需的制作成本昂贵、制程质量的可靠度低、且生产率也相对较低。为了改善上述问题，另外发展出一种具有缩小封装面积及缩短讯号传输路径的覆晶(Flip-Chip)技术或称之为控制崩溃芯片接合(ControlledCollapseChipConnection,C4)。请参阅图3，其集成电路封装结构500中集成电路芯片50上的凸块通常为锡球60，欲将该锡球60焊结于该集成电路芯片50时，首先须在该集成电路芯片50的金属焊垫541上形成一具有一至多层金属层结构的凸块下金属层〔UnderBumpMetallization,UBM)70，由该集成电路芯片50至该锡球60方向包含一形成于该金属焊垫541上的黏着层(Adhesionlayer)71，例如为钛金属层；一具导电性的导电层(ConductorLayer)72，例如为铝(Al)、铜(Cu)、金(Au)或银(Ag)金属；一防止该锡球60穿透而与该导电层72反应的阻障层(BarrierLayer)73，例如镍(Ni)、铬(Cr)或钼(Pt)金属；以及一用以提供该锡球60润湿性并保护下方金属层的湿润层(WettableLayer)74，例如金、银、铜、锡(Sn)或其它有机化合物。其特征在利用该凸块下金属层70提供接置锡球、扩散阻障(DiffusionBarrier)以及适当黏着性等功能于该锡球60与该集成电路芯片50的金属焊垫Ml间，得以将焊料涂布至该凸块下金属层70上，再经回焊程序(Reflow)以将所施加的焊料形成所需的锡球60。该凸块下金属层制程一般采用的方法包括溅镀技术(Sputtering)、蒸镀技术(Evaporation)及电镀技术(Plating)等。请参阅图如至图4f，为已知于集成电路芯片上形成凸块下金属层的制程图。如图如所示，首先提供一表面具有数个电性接垫51的集成电路芯片50，该集成电路芯片50的表面形成有一保护层(PassivationLayer)52，并曝露该集成电路芯片50上的电性接垫51，该保护层52上另形成有一第一介电层53及一第二介电层55，且于该第一介电层53及该第二介电层阳之间形成有一金属层(TraceMetal>54于该电性接垫51上，该第二介电层55并曝露该金属层M上的金属焊垫Ml。如图4b所示，接着于该第二介电层55及该金属焊垫541上利用溅镀方式形成一钛层、及一第一铜层72a，其中该钛层作为黏着层71。如图如及图4d所示，于该第一铜层7上涂布一光阻层75，经曝光(Expose)与显影(Develop)后，以电镀方式于该第一铜层7上陆续形成一第二铜层72b、一镍层及一金层，其中该第一铜层7及第二铜层72b作为导电层72；该镍层作为阻障层73；以及该金层作为湿润层74。如图如及图4f所示，最后剥离该光阻层75，并蚀刻于该光阻层75之下显露的黏着层71与第一铜层72a。至此，完成一具备钛/铜/镍/金(Ti/Cu/Ni/Au)四层结构的凸块下金属层70。然而，上述结构在进行覆晶焊块时，其锡球60遇到含金的焊料时，会产生共晶反应而产生脆性的金锡介金属化合物(IntermetallicCompoundLayer,IMC)，甚而产生孔洞，造成后续于锡球与该凸块下金属层70间发生龟裂，严重影响制程信赖性。有鉴于上述已知于集成电路芯片上形成凸块下金属层技术需使用多种材料，且需经过多道程序，不仅提高制程复杂度与成本，同时亦伴随制程中信赖性风险的增加，且该焊锡材料经高温回焊制程后，导致所形成的焊锡结构的质量可靠度降低，进而导致最终产品的电性连接质量降低而有电性短路之虞，因此，将相对地增加制程成本及降低成本效益，且仍无法解决产率过低的问题。故，一般无法符合使用者于实际使用时所需。
发明内容本实用新型所要解决的技术问题是针对上述现有技术的不足，提供一种半导体封装装置，其直接以结构中的金属层作为凸块下金属结构层使用，可省下额外组装凸块下金属结构层的设备费用，且可提供一较为简化的X/Cu/Sn金属层结构，并无需额外设置阻障层，不仅得以层数减少而可具有较佳的电路结构，并可以于简化制程而改进生产率的同时而有效降低成本。为了解决上述技术问题，本实用新型所采用的技术方案是一种半导体封装装置，包括半导体装置、金属层、第二介电层、及焊锡凸块，该半导体装置表面设置有数个电性接垫，并覆盖表面保护层，该表面保护层中对应该些电性接垫的位置具有数个开孔以局部显露该些电性接垫，其中，该表面保护层上设置有第一介电层，其具有数个第一开口以至少局部显露该些电性接垫；其特点是所述金属层设置于该第一介电层上并经由该第一开口电性连接至该半导体装置的电性接垫，该金属层包含黏着层、导电层、及保护层，该黏着层设置于该第一介电层上，该导电层设置于该黏着层上，该保护层设置于该导电层上；该第二介电层设置于该第一介电层与该金属层的保护层上，其具有数个第二开口以至少局部显露该金属层的端部；该焊锡凸块设置于该金属层局部显露的端部上，其覆盖区域涵盖该第二介电层的第二开口；其中，该金属层的端部作为凸块下金属结构层，以在其上接置该焊锡凸块，且在该金属层中与该焊锡凸块接置的保护层由第一保护层及第二保护层组成。如此，该装置直接以结构中的金属层作为凸块下金属结构层使用，可省下额外组装凸块下金属结构层的设备费用，且其结构相对简单，相较于已知技术可提供一较为简化的X/Cu/Sn金属层结构，并无需额外设置以镍、铬或钼等昂贵材料的阻障层(BarrierLayer)，不仅得以层数减少而具有较佳的电路结构，并可以于简化制程而改进生产率的同时而有效降低成本。[0011]图1是本实用新型的半导体封装装置示意图。图加是本实用新型较佳实施例的半导体芯片结构示意图。图2b是本实用新型制作钛/铜/锡层于图加的半导体芯片上的结构示意图。图2c是本实用新型涂布光阻层于图2b的钛/铜/锡层上的结构示意图。图2d是本实用新型局部蚀刻图2c的钛/铜/锡层的结构示意图。图2e是本实用新型于图2d的局部钛/铜/锡层上剥离光阻层的结构示意图。图2f是本实用新型浸镀锡层于图2e的局部钛/铜/锡层上的结构示意图。图3是已知的集成电路封装结构示意图。图如是已知的半导体芯片结构示意图。图4b是已知溅镀钛/铜层于图如的半导体芯片上的结构示意图。图如是已知涂布光阻层于图4b的钛/铜层上的结构示意图。图4d是已知电镀铜/镍/金层于图如的显露钛/铜层上的结构示意图。图如是已知于图4d的钛/铜层上剥离光阻层的结构示意图。图4f是已知局部蚀刻图如的剥离光阻层下的钛/铜层的结构示意图。标号说明半导体封装装置100电性接垫11开孔13第一开口15端部2Ol导电层22第一保护层23a光阻层M第二开口31集成电路封装结构500电性接垫51第一介电层53金属焊垫Ml锡球60黏着层71第一铜层72a阻障层73光阻层具体实施方式请参阅图1及图加至图2f所示，分别为本实用新型的半导体封装装置示意图、本实用新型较佳实施例的半导体芯片结构示意图、本实用新型制作钛/铜/锡层于图加的半导体芯片上的结构示意图、本实用新型涂布光阻层于图2b的钛/铜/锡层上的结构示意图、本实用新型局部蚀刻图2c的钛/铜/锡层的结构示意图、本实用新型于图2d的局部钛/铜/锡层上剥离光阻层的结构示意图、以及本实用新型浸镀锡层于图加的局部钛/铜/半导体装置10表面保护层12第一介电层14金属层20黏着层21保护层M第二保护层23b第二介电层30焊锡凸块40半导体芯片50保护层52金属层讨第二介电层阳凸块下金属层70导电层72第二铜层72b湿润层74锡层上的结构示意图。如图所示本实用新型为一种半导体封装装置100，主要包括一半导体装置10、一金属层(TraceMetal)20、一第二介电层30及一焊锡凸块(SolderBump)40该半导体装置10为半导体芯片(Chip)、晶圆(Wafer)、半导体封装基板、或电路板的其中一种，其表面设置有数个电性接垫11，并覆盖一表面保护层(PassivationLayer)12，该表面保护层12中对应该些电性接垫11的位置具有数个开孔13以局部显露该些电性接垫11，其中，该表面保护层12上设置有一第一介电层14，其具有数个第一开口15以至少局部显露该些电性接垫11。该金属层20设置于该第一介电层14上并经由该第一开口15电性连接至该半导体装置10的电性接垫11，该金属层20主要包含一黏着层(Adhesionlayer)21,设置于该第一介电层14上，可附着基材并可供后续金属层附着、一导电层(ConductorLayer)22，设置于该黏着层21上、及一保护层23，设置于该导电层22上，以供可焊锡性(Solder-ability)表面并防止该导电层22被氧化，其中，该保护层23由一第一保护层23a及一第二保护层2组成；该金属层20为X/铜/锡(X/Cu/Sn)，且X为一或多种选自钛(Ti)、钨(W)、铬(Cr)、镍(Ni)、钯(Pd)、钼(Pt)的金属元素或其混合物所组成的钛钨(Ti/1)、铬镍(0/附)合金等。该第二介电层30设置于该第一介电层14与该金属层20的第一保护层23a上，其具有数个第二开口31以至少局部显露该金属层20的端部201。该焊锡凸块40为一锡球，设置于该金属层20局部显露的端部201上，其覆盖区域涵盖该第二介电层30的第二开口31。其中，上述金属层20的端部201作为凸块下金属结构层(UnderBumpMetallization,UBM)，以在其上接置该焊锡凸块40，且在该金属层20中与该焊锡凸块40接置的保护层23中，该第二保护层23b为一可视需求增加厚度的无电镀锡(ElectrolessTin)层或浸镀锡(ImmersionTin)层，以供强化与该焊锡凸块40的接合力。以上所述，构成一全新的半导体封装装置100。运用时，上述半导体装置10为一半导体芯片(Chip)，其上电性接垫11为一铝接垫(AlPad)。于一较佳实施例中，该半导体封装装置100的金属层20，系由在该第一介电层14表面以溅镀(Sputtering)或其它成膜方式先后形成一钛(Ti)层作为上述黏着层21，一铜层作为上述导电层22，以及一锡层作为上述第一保护层23a。接着，在该锡层局部上涂布(Coat)一光阻层M，经曝光(Expose)与显影(Develop)后，蚀刻显露于该光阻层M之外的钛层、铜层及锡层。最后，剥离该光阻层24，且于该第一介电层14与该第一保护层23a上形成有一外露出该金属层20端部201的第二介电层30，并施以浸镀方式于该端部201的锡层上形成一厚度介于0.11微米(μm)的浸镀锡(ImmersionTin)层作为上述第二保护层23b，进而形成上述保护层23；至此，使该金属层20形成一钛/铜/锡(Ti/Cu/Sn)结构层，构成本实用新型利用该金属层20的端部201作为凸块下金属结构层，以在其上的第二保护层2上接置该焊锡凸块40。于本实施例中，该黏着层21亦可选自于钨、铬、镍、钯、钼的元素或其混合物所组成的钛钨、铬镍合金。藉此，本实用新型并无需额外设置一凸块下金属结构层，即可提供后续接置于该金属层20端部上的焊锡凸块40与该铜层的润湿性，以使其接合良好并避免产生铜氧化，以强化与该焊锡凸块40的接合力。如是，本实用新型可省下额外组装凸块下金属结构层的设备费用，能直接以结构中的金属层作为凸块下金属结构层使用，且其结构亦相对简单，相较于已知技术可提供一较为简化的X/Cu/Sn金属层结构，并无需额外设置以镍、铬或钼等昂贵材料的阻障层(BarrierLayer)，不仅得以层数减少而具有较佳的电路结构，并可以于简化制程而改进生产率的同时而有效降低成本。综上所述，本实用新型为一种半导体封装装置，可有效改善现有技术的种种缺点，可省下额外组装凸块下金属结构层的设备费用，能直接以结构中的金属层作为凸块下金属结构层使用，且其结构亦相对简单，相较于已知技术可提供一较为简化的X/Cu/Sn金属层结构，并无需额外设置阻障层，不仅得以层数减少而具有较佳的电路结构，并可以于简化制程而改进生产率的同时而有效降低成本，进而能产生更进步、更实用、更符合使用者的所须，确已符合实用新型专利申请的要件，依法提出专利申请。权利要求1.一种半导体封装装置，包括半导体装置、金属层、第二介电层、及焊锡凸块，该半导体装置表面设置有数个电性接垫，并覆盖表面保护层，该表面保护层中对应该些电性接垫的位置具有数个开孔以局部显露该些电性接垫，其中，该表面保护层上设置有第一介电层，其具有数个第一开口以至少局部显露该些电性接垫；其特征在于所述金属层设置于该第一介电层上并经由该第一开口电性连接至该半导体装置的电性接垫，该金属层包含黏着层、导电层、及保护层，该黏着层设置于该第一介电层上，该导电层设置于该黏着层上，该保护层设置于该导电层上；该第二介电层设置于该第一介电层与该金属层的保护层上，其具有数个第二开口以至少局部显露该金属层的端部；该焊锡凸块设置于该金属层局部显露的端部上，其覆盖区域涵盖该第二介电层的第二开口；其中，该金属层的端部作为凸块下金属结构层，以在其上接置该焊锡凸块，且在该金属层中与该焊锡凸块接置的保护层由第一保护层及第二保护层组成。2.如权利要求1所述的半导体封装装置，其特征在于所述半导体装置为半导体芯片、晶圆、半导体封装基板、或电路板。3.如权利要求1所述的半导体封装装置，其特征在于所述导电层为铜层。4.如权利要求1所述的半导体封装装置，其特征在于所述保护层为锡层。5.如权利要求1所述的半导体封装装置，其特征在于所述第二保护层为无电镀锡层或浸镀锡层。6.如权利要求1所述的半导体封装装置，其特征在于所述焊锡凸块为锡球。7.如权利要求1所述的半导体封装装置，其特征在于所述电性接垫为铝接垫。8.如权利要求1所述的半导体封装装置，其特征在于所述第二保护层的厚度为0.11微米。专利摘要一种半导体封装装置，包括半导体装置、金属层、第二介电层及焊锡凸块，该金属层主要包含黏着层，可附着基材并可供后续金属层附着、导电层、及保护层，可供可焊锡性表面并防止该导电层被氧化。藉此，可省下额外组装凸块下金属结构层的设备费用，能直接以结构中的金属层作为凸块下金属结构层使用，且其结构亦相对简单，相较于已知技术可提供一较为简化的X/Cu/Sn金属层结构，无需额外设置阻障层，不仅得以层数减少而具有较佳的电路结构，还可于简化制程和改进生产率的同时而有效降低成本。文档编号H01L23/00GK201859866SQ20102057921公开日2011年6月8日申请日期2010年10月27日优先权日2010年10月27日发明者胡迪群申请人:胡迪群